JPS6242385A - メモリの制御装置 - Google Patents
メモリの制御装置Info
- Publication number
- JPS6242385A JPS6242385A JP60182120A JP18212085A JPS6242385A JP S6242385 A JPS6242385 A JP S6242385A JP 60182120 A JP60182120 A JP 60182120A JP 18212085 A JP18212085 A JP 18212085A JP S6242385 A JPS6242385 A JP S6242385A
- Authority
- JP
- Japan
- Prior art keywords
- address
- fixed information
- rom
- information
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マイクロコンピュータ等に使用する読み出し
専用メモリの制御装置に関する。
専用メモリの制御装置に関する。
従来の技術
第２図は、従来の読み出し専用メモＩＪ （ＲＯＭ ）
の制御装置を示している。５はＣＰＵであり、プログラ
ムＲＯＭ５、ＲＡＭ７と同じメモリ空間上の固定情報Ｒ
ＯＭａを制御している。
の制御装置を示している。５はＣＰＵであり、プログラ
ムＲＯＭ５、ＲＡＭ７と同じメモリ空間上の固定情報Ｒ
ＯＭａを制御している。
発明が解決しようとする問題点
しかしながら、上記従来の制御装置では、固定情報ＲＯ
Ｍの情報量が大きくなった場合、プログラムＲＯＭ又は
ＲＡＭの占めるメモリ空間が制限を受けるという問題が
あった。
Ｍの情報量が大きくなった場合、プログラムＲＯＭ又は
ＲＡＭの占めるメモリ空間が制限を受けるという問題が
あった。
本発明はこのような従来の問題を解決するものであり固
定情報ＲＯＭの情報量の大小にかかわらず、その固定情
報ＲＯＭを制御するだめのメモリ空間は小さく、かつ一
定であるという制御方法を提供することを目的とするも
のである。
定情報ＲＯＭの情報量の大小にかかわらず、その固定情
報ＲＯＭを制御するだめのメモリ空間は小さく、かつ一
定であるという制御方法を提供することを目的とするも
のである。
問題点を解決するための手段
本発明は上記目的を達成するために、固定情報ＲＯＭに
対して任意のアドレス並びにそれに続く連続アドレスを
順次与えるアドレス生成器を備えたものである。
対して任意のアドレス並びにそれに続く連続アドレスを
順次与えるアドレス生成器を備えたものである。
作用
本発明は上記のような構成により、次のような作用を有
する。すなわち、固定情報ＲＯＭに、任意のアドレスを
与えることによシ、ランダムアクセスすることができ、
そのアドレス以降の情報は、一つのアドレスを読み込む
だけで得られるため、メモリ空間の占有を小さくできる
効果を有する。
する。すなわち、固定情報ＲＯＭに、任意のアドレスを
与えることによシ、ランダムアクセスすることができ、
そのアドレス以降の情報は、一つのアドレスを読み込む
だけで得られるため、メモリ空間の占有を小さくできる
効果を有する。
実施例
第１図は本発明の一実施例の構成を示すものである。第
１図において１は固定情報ＲＯＭのだめのアドレス生成
器（プリセット型２進カウンタ）、２は固定情報ＲＯＭ
、３は上記１のアドレスデコーダ、４は上記固定情報Ｒ
ＯＭ２の情報を読み出すためのアドレスデコーダである
。
１図において１は固定情報ＲＯＭのだめのアドレス生成
器（プリセット型２進カウンタ）、２は固定情報ＲＯＭ
、３は上記１のアドレスデコーダ、４は上記固定情報Ｒ
ＯＭ２の情報を読み出すためのアドレスデコーダである
。
次に上記実施例の動作について説明する。上記実施例に
おいて、最初にアドレス生成器１に固定情報ＲＯＭを読
み出し先頭アドレスをアドレスデコーダ３を用いて与え
る。次にアドレスデコーダ４によって固定情報ＲＯＭ２
の情報を読み出すと、読み出す毎にアドレス生成器１の
カウンタがインクリメントされ、最初に与えた読み出し
先頭アドレス以降の情報が順次得られる。
おいて、最初にアドレス生成器１に固定情報ＲＯＭを読
み出し先頭アドレスをアドレスデコーダ３を用いて与え
る。次にアドレスデコーダ４によって固定情報ＲＯＭ２
の情報を読み出すと、読み出す毎にアドレス生成器１の
カウンタがインクリメントされ、最初に与えた読み出し
先頭アドレス以降の情報が順次得られる。
このように上記実施例によれば、固定情報ＲＯＭ２の任
意のアドレスを与えるためと固定情報ＲＯＭ２の読み出
しのためのメモリ空間のみで、固定情報ＲＯＭ２の情報
をランダムアクセス同様に読み出せるという利点を有す
る。
意のアドレスを与えるためと固定情報ＲＯＭ２の読み出
しのためのメモリ空間のみで、固定情報ＲＯＭ２の情報
をランダムアクセス同様に読み出せるという利点を有す
る。
発明の効果
本発明は上記実施例より明らかなように以下に示す効果
を有する。
を有する。
（１）固定情報ＲＯＭに任意のアドレスを与えるためと
同ＲＯＭ１読み出すためだけのメモリ空間で構成してい
るので、同ＲＯＭの情報量が大きくなっても、小さいメ
モリ空間で、その情報を読み出せる。
同ＲＯＭ１読み出すためだけのメモリ空間で構成してい
るので、同ＲＯＭの情報量が大きくなっても、小さいメ
モリ空間で、その情報を読み出せる。
（２り固定情報ＲＯＭに読み出すべき任意のアドレスを
与え、それ以降のアドレスを読み出せるので、ランダム
アクセスとほぼ同じ速さで情報が取り出せる。
与え、それ以降のアドレスを読み出せるので、ランダム
アクセスとほぼ同じ速さで情報が取り出せる。
（３）従来の方法に固定情報ＦｔＯＭのだめのアドレス
生成器とデコーダを追加するだけなので容易に構成でき
る。
生成器とデコーダを追加するだけなので容易に構成でき
る。
第１図は本発明の一実施例における固定情報記憶装置の
制御装置の概略ブロック図、第２図は同じ〈従来例の概
略ブロック図である。 １・・・・・・固定情報ＲＯＭ用のアドレス生成器、２
・・・・・・固定情報ＲＯＭ、３・・・・・・アドレス
生成器用のアドレスデコーダ、４・・・・・・情報読み
出し用のアドレスデコーダ、６・・・・・・ＣＰＵ、６
・・・・・・プログラムを格納するＲＯＭ、７・・・・
・・ＲＡＭ、８・・・・−・固定情報ＲＯＭｏ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ｐδ〜−−ｆ−４ハ゛ス ｗＲ−一一杏を込トチを号 ｇｏ−一一客死？ｒ出し１１テ ＣＫ−一−りυブク入力
制御装置の概略ブロック図、第２図は同じ〈従来例の概
略ブロック図である。 １・・・・・・固定情報ＲＯＭ用のアドレス生成器、２
・・・・・・固定情報ＲＯＭ、３・・・・・・アドレス
生成器用のアドレスデコーダ、４・・・・・・情報読み
出し用のアドレスデコーダ、６・・・・・・ＣＰＵ、６
・・・・・・プログラムを格納するＲＯＭ、７・・・・
・・ＲＡＭ、８・・・・−・固定情報ＲＯＭｏ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ｐδ〜−−ｆ−４ハ゛ス ｗＲ−一一杏を込トチを号 ｇｏ−一一客死？ｒ出し１１テ ＣＫ−一−りυブク入力
Claims (1)
- 固定情報ＲＯＭ（ここではプログラムを格納するのでは
なく、固定情報を格納するＲＯＭをさす）に対して、任
意のアドレス並びにそれに続く連続アドレスを順次与え
るアドレス生成器を備えたメモリの制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182120A JPS6242385A (ja) | 1985-08-20 | 1985-08-20 | メモリの制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182120A JPS6242385A (ja) | 1985-08-20 | 1985-08-20 | メモリの制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6242385A true JPS6242385A (ja) | 1987-02-24 |
Family
ID=16112678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60182120A Pending JPS6242385A (ja) | 1985-08-20 | 1985-08-20 | メモリの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242385A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH033324A (ja) * | 1989-05-13 | 1991-01-09 | Hyundai Electron Ind Co Ltd | 半導体接続装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5824954A (ja) * | 1981-08-06 | 1983-02-15 | Fujitsu Ltd | アドレス制御方式 |
| JPS59197946A (ja) * | 1983-04-25 | 1984-11-09 | Nec Corp | メモリ装置 |
-
1985
- 1985-08-20 JP JP60182120A patent/JPS6242385A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5824954A (ja) * | 1981-08-06 | 1983-02-15 | Fujitsu Ltd | アドレス制御方式 |
| JPS59197946A (ja) * | 1983-04-25 | 1984-11-09 | Nec Corp | メモリ装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH033324A (ja) * | 1989-05-13 | 1991-01-09 | Hyundai Electron Ind Co Ltd | 半導体接続装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860007594A (ko) | 입출력 제어시스템 | |
| JPS6242385A (ja) | メモリの制御装置 | |
| JPH02128249A (ja) | 記憶制御方式 | |
| JPH0731523B2 (ja) | プログラマブルコントロ−ラ装置 | |
| JPH01246635A (ja) | タスク切替方式 | |
| JPH07160575A (ja) | メモリシステム | |
| JPH11167519A (ja) | メモリリフレッシュ制御回路、メモリ、メモリモジュー ル、デジタル装置 | |
| JPH01142955A (ja) | 情報処理装置 | |
| JPS60220442A (ja) | メモリのアクセス方式 | |
| JPH01266656A (ja) | メッセージ管理方式 | |
| JPH02257282A (ja) | 作表処理装置 | |
| JPH09245006A (ja) | 密結合マルチプロセッサシステムにおけるジョブの実行装置および実行方法 | |
| JPH0193823A (ja) | パーソナルコンピュータのｒｏｍ制御方式 | |
| JPS63155338A (ja) | プログラム実行履歴記録制御方式 | |
| JPS63171850U (ja) | ||
| JPS646487B2 (ja) | ||
| JPS62133529A (ja) | メツセ−ジ制御方式 | |
| JPS5856122A (ja) | デ−タ処理方式 | |
| JPH04352235A (ja) | イニシャルプログラムロード方式 | |
| JPH02245844A (ja) | メモリ領域の切替設定方式 | |
| JPS6029401B2 (ja) | デ−タ出力方式 | |
| JPS59168505A (ja) | シ−ケンサの制御方式 | |
| JPS6120294A (ja) | リフレツシユ制御方式 | |
| JPH0588971A (ja) | メモリのデータ格納方法 | |
| JPH0277874A (ja) | 外字表示方式 |