JPS6242536B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は位相合成ダイバシテイ方式の受信装置
に関するものである。 従来、位相合成型スペースダイバーシテイ受信
装置は、第１図のブロツク図に示すように構成さ
れている。すなわち、所定間隔に設けられた２台
の空中線１，２から受信される信号のうちの一方
を位相制御部３で位相調整し、もう一方の受信信
号とともにハイブリツド４で合成して出力端８に
出力する。この際、位相変動を検出するための位
相変調器６により受信信号に一定の位相変調をか
ける。この位相変調された受信信号はもう一方の
受信信号と合成されると位相ベクトルが異ること
により振幅変動を生ずる。この振動変動を振幅検
出器５により検出して、その振幅変調成分が最小
となるように回転移相器７を制御している。この
ように合成された受信信号は同相となるように制
御される。ここで用いられる位相変調器６、回転
移相器７はともに位相変化を与えるものであるか
ら２個の位相制御器を用いることは不経済であ
る。また、従来のモーターを用いて回転させる機
械的な回転移相器７は、信頼度が低く応答速度も
遅いという問題がある。 また、デイジタル回路により電気的に位相を制
御する電気的エンドレス移相器は昭和45年電気四
学会講演論文集第2353号（以下文献という）に説
明されている。この場合は、位相差に対応した誤
差電圧をデイジタル化して、制御電圧としている
ので、このＡ／Ｄ変換器と三角関数を変換する
Ｄ／Ａ変換器とが必要であり全体の構成が複雑に
なつていた。 本発明の目的は、１つの位相変調器により、位
相変調と移相動作を行うようにした位相合成スペ
ースダイバーシテイ受信装置を提供することにあ
る。 本発明の他の目的は、簡単化されたデイジタル
回路を用いる回路の固体電子化により高信頼性と
高速性を図つた位相合成スペースダイバーシテイ
受信装置を提供することにある。 本発明によれば、所定間隔に設けられた２台の
空中線から受信される信号のうち一方に対し所定
デイジタル制御値に対応して予め定められた
３６０゜／Ｎ（但し、Ｎは自然数）の整数倍の移相を行 う移相回路と、この移相回路の出力とこの移相回
路に入力されない方の受信信号の出力とを合成す
る信号合成回路と、この信号合成回路の出力の位
相変動を振幅変動値として検出する振幅検波器
と、この振幅検波器の出力に応じて所定デイジタ
ル制御値を形成する移相制御回路とを含み、移相
制御回路が、所定クロツクを入力とし、この所定
クロツクを分周してアツプ周期およびダウン周期
を同一にしたアツプダウン信号を生成する分周器
と、このアツプダウン信号の周期に同期し、位相
振幅検出器の出力から、２台の空中線から受信さ
れるそれぞれの信号の位相の一致、不一致を極性
として検出する位相検波器と、この極性に対応し
て所定入力クロツクまたはアツプダウン信号を制
御し、計数信号およびアツプダウン制御信号をつ
くるパルス制御回路と、アツプダウン制御信号に
応じて前記計数信号をアツプまたはダウン計数し
所定デイジタル制御値を出力するＮ進アツプダウ
ンカウンタとから構成され、信号合成回路の出力
の位相変動が少くなるようにパルス制御回路がア
ツプダウンカウンタの計数を制御することを特徴
とする位相合成型スペースダイバーシテイ受信装
置が得られる。 以下図面により本発明を詳細に説明する。 第２図は本発明の実施例のブロツク図である。 図中、１０１はメモリ２５，２６、Ｄ／Ａコン
バータ２７，２８、平衡変調器２９，３０および
90゜ハイブリツド３１からなる移相回路である。
１０２はパルス発生器２０、分周器２１、パルス
制御回路２２、アツプダウンカウンタ２３および
位相検波器２４からなる移相制御回路である。１
０はRF信号の入力端子、１１はRF信号の出力端
子、１２は復調された振幅変調分の入力端子であ
る。まず、位相制御系の応答速度から繰返し周波
数1KHz程度のパルス発生器２０によりパルスを
発生する。このパルスは２分され、１方は分周器
２１により分周され、50％のデユーテイ
（DUTY）をもつた波形となりアツプダウンカウ
ンタ２３（例えば、16進カウンタ）のアツプカウ
ント、ダウンカウントの切替入力Ｕ／Ｄに接続さ
れる。このカウンタ２３はアツプカウントとダウ
ンカウントを等しい時間ずつ交互に行う（第３図
ａ参照）。また、パルス発生器２０からのもう一
方のパルスは、パルス制御回路２２を通りカウン
タ２３のクロツク入力CL（繰返し周波数1KHz）
となる。このパルス制御回路２２の出力パルスは
分周器２１の出力と同期しており、合成した二波
の位相が一致している場合は位相検波器２４から
の出力が零となるので、第３図ａに示すように、
アツプカウント、ダウンカウントの両期間に等し
いクロツクパルスをカウンタ２３に供給する。 アツプダウンカウンタ２３の出力（例えば、
0101＝５）は、メモリ２５，２６とそれぞれ接続
され、このカウント数（例えば５）に対応して90
゜ずれた正弦波でそれぞれ重みづけされた出力を
読み出し、これら出力はＤ／Ａコンバータ２７，
２８によりアナログ量にそれぞれ変換される。こ
れらアナログ信号に従つて平衡変調器２９，３０
は分岐した受信信号をそれぞれ振幅変調される。
これらの変調信号は90゜ハイブリツド３１により
90゜ずれた位相で合成されることにより受信信号
にアナログ信号に従つた位相変調信号を出力す
る。この動作原理は、前述の文献に説明されてい
る。なお、メモリ２５，２６の内容はＮ進アツプ
ダウンカウンタ２３の出力に対応して出力信号の
出力振幅は一定で位相が円周上をＮ等分し、第４
図に示すようにＮの値が０，１，２となるに従
い、位相も円周上の点０，１，２と変化するよう
に対応している。例えば、Ｎ＝16の場合、22.5゜
毎に位相が制御でき、この場合の関係は、例えば
第１表のように示される。

【表】 この表は、カウンタの出力に対応してメモリ２
５が余弦波状出力値を、メモリ２６がこれと90゜
ずれた正弦波状出力値を、それぞれ記憶している
場合を示している。この表により、例えばカウン
タの出力が「0101（＝５）」のとき、この「５」
に対応してメモリ２５が「−0.4」を読み出し、
メモリ２６が「0.9」を読み出し、これらの数を
Ｄ／Ａ変換器２７，２８がアナログ電圧に変換さ
れる。これらアナログ電圧により受信信号に平衡
変調器２９，３０でそれぞれ「−0.4」，「0.9」に
相当する振幅変調がかけられると、90゜ハイブリ
ツド３１で合成された受信出力は受信信号に対し
「112.5゜」の位相ずれを生ずることを示してい
る。 また、位相検波器２４は合成された二波の位相
が一致していない場合にはその位相のずれに従つ
て正または負の電圧を出力する。この位相検波器
２４の出力電圧の正負に従つて、パルス制御回路
２２は、第３図ｂまたは第３図ｃの点線で示すよ
うに、アツプカウントまたはダウンカウントの期
間に１個だけ余分のクロツクパルスを発生する。
この挿入パルスは、例えばアツプカウントまたは
ダウンカウントの対応する期間にパルス遅延回路
を挿入してつくることができる。 このような構成により、合成した二つの受信波
の位相が合つていて、位相検波器２４の出力が零
の場合には、カウンタ２３は等しい回数ずつアツ
プカウント、ダウンカウントをくり返す。すなわ
ち、カウンタ２３の出力は０→１→２→１→０の
如く変化するので、これに対する位相変化も、第
４図の０，１，２の点を同様に変化し、１の点を
中心に±360゜／Ｎの位相変調がかけられること
になる。この変調周波数はカウンタ２３の周波数
に等しい。この位相変調は合成後の位相のずれを
検出するためのセンシング動作も含まれている。 フエージング等により合成している２波の一方
が位相変動を起すと、この位相変調分は振幅変調
分として現われ復調されて、位相検波器２４に帰
還される。位相がずれている間位相検波器２４は
パルス制御回路２２を制御し、RF出力の位相が
他方の信号に対して遅れている場合は、第３図ｂ
の如くアツプカウントの期間にクロツクパルスを
余分にそう入し、アツプカウントの回数をダウン
カウントよりも多くする。このようにRF出力に
おける位相は円周上を行きつもどりつしながら１
ステツプ（例えば、22.5゜）づつ進む。すなわち
一定の位相変調を受けながら、回転移相が行なわ
れ、２波の位相が一致した所で位相回転は停止す
る。位相が進んでいる場合の動作も同様である。 第５図は本発明の他の実施例の位相制御部のブ
ロツク図である。この実施例は、第２図の実施例
におけるパルス数を制御するパルス制御回路２２
の代わりに分周期２１の出力の幅を制御するパル
ス制御回路３２を用いた移相制御回路１０３を用
い、一定周期で入力されるクロツクパルスの数を
カウンタ２３によりアツプダウンカウントするも
のである。したがつて、合成した二波の位相が等
しい場合には、第６図ａに示すように、等間隔で
アツプカウントおよびダウンカウントを繰返す
が、位相検波器２４の出力に正または負電圧を出
力すると、パルス幅制御回路３２が分周器２１の
出力波形を、第６図ｂまたは第６図ｃに示すよう
にアツプカウントおよびダウンカウントの幅を増
減制御しカウンタ２３の計数を増減する。ただ
し、この実施例は例えば第６図ｂの計数が「０→
１→２→３→２」→３→４……と進むので１回の
アツプダウン期間に２ステツプづつ増加すること
になり、したがつて、この実施例は第２図の実施
例より応答速度が早くなる。 以上の実施例は移相器として平衡変調器を用い
たもので説明したが、この移相器の代りに特願昭
47―29375に示すように、サーキユレータおよび
可変減衰器を用いた移相器にも本願の構成を適用
できる。 以上説明したように、本発明によれば一つの位
相変調器を用いることにより、センシングのため
の位相変調と、回転移相とを行うことができ、高
価な変調器を多数必要としない。また、円周上の
点をデジタル的に設定しており、必要なだけの精
度が得られ、また移相を電子的に行うため、高速
であり、かつ高信頼度である他低消費電力、小形
化といつた利点もある。また、移相回路の損失は
従来のモータを使用した方式に比べて大きいが、
現在は低雑音の増幅が容易に行えるので、この低
雑音増幅器を移相回路の前に配置することにより
問題はなくなる。

【図面の簡単な説明】

第１図は従来の位相合成ダイバシテイ受信装置
のブロツク図、第２図は本発明の実施例のブロツ
ク図、第３図ａ，ｂ，ｃはアツプダウンカウンタ
の入力波形図、第４図はＮ進アツプダウンカウン
タの出力に対応する位相状態の説明図、第５図は
本発明の第２の実施例の位相制御部のブロツク
図、第６図ａ，ｂ，ｃは第５図のカウンタ入力波
形図である。 図において、１，２……アンテナ、３……移相
制御部、４……ハイブリツド、５……振幅検波
器、６……位相変調器、７……回転移相器、８…
…合成出力端子、１０……RF入力端子、１１…
…RF出力端子、１２……AM入力端子、２０…
…パルス発生器、２１……分周器、２２……パル
ス制御回路、２３……アツプダウンカウンタ、２
４……位相検波器、２５，２６……メモリ、２
７，２８……Ｄ／Ａコンバータ、２９，３０……
平衡変調器、３１……90゜ハイブリツド、３２…
…パルス制御回路、１０１……移相回路、１０
２，１０３……移相制御回路である。

Claims (1)

1. 【特許請求の範囲】 １ 所定間隔に設けられた２台の空中線から受信
   される信号のうち一方に対し所定デイジタル制御
   値に対応して予め定められた３６０゜／Ｎ（但し、Ｎは 自然数）の整数倍の移相を行う移相回路と、前記
   移相回路の出力と前記移相回路に入力されない方
   の受信信号の出力とを合成する信号合成回路と、
   この信号合成回路の出力の位相変動を振幅変動値
   として検出する振幅検波器と、この振幅検波器の
   出力に応じて前記所定デイジタル制御値を形成す
   る移相制御回路とを含み、前記移相制御回路が、
   所定クロツクを入力とし、この所定入力クロツク
   を分周してアツプ周期およびダウン周期を同一に
   したアツプダウン信号を生成する分周器と、前記
   アツプダウン信号の周期に同期し、前記位相振幅
   検出器の出力から前記２台の空中線から受信され
   るそれぞれの信号の位相の一致、不一致を極性と
   して検出する位相検波器と、前記極性に対応して
   前記所定入力クロツクまたはアツプダウン信号を
   制御し、計数信号およびアツプダウン制御信号を
   つくるパルス制御回路と、前記アツプダウン制御
   信号に応じて前記計数信号をアツプまたはダウン
   計数し前記所定デイジタル制御値を出力するＮ進
   アツプダウンカウンタとから構成され、前記信号
   合成回路の出力の位相変動が少くなるように前記
   パルス制御回路が前記アツプダウンカウンタの計
   数を制御することを特徴とする位相合成型スペー
   スダイバーシテイ受信装置。 ２ 前記パルス制御回路が、前記所定のクロツク
   を入力とし、前記位相検波器の出力に応じて前記
   アツプ周期あるいはダウン周期内にクロツクを挿
   入した前記計数信号を形成するように構成した特
   許請求の範囲第１項記載の位相合成型スペースダ
   イバーシテイ受信装置。 ３ 前記パルス制御回路が、前記アツプダウン信
   号を入力とし、前記位相検波器の出力に応じて前
   記アツプ周期およびダウン周期の間隔を増減した
   前記アツプダウン制御信号を形成するようにした
   特許請求の範囲第１項記載の位相合成型スペース
   ダイバーシテイ受信装置。