JPS6242551A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6242551A
JPS6242551A JP60182265A JP18226585A JPS6242551A JP S6242551 A JPS6242551 A JP S6242551A JP 60182265 A JP60182265 A JP 60182265A JP 18226585 A JP18226585 A JP 18226585A JP S6242551 A JPS6242551 A JP S6242551A
Authority
JP
Japan
Prior art keywords
lead
lead frame
bent
frame
plastic package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60182265A
Other languages
English (en)
Inventor
Takeshi Takenaka
竹中 武
Toshio Hamano
浜野 寿夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60182265A priority Critical patent/JPS6242551A/ja
Publication of JPS6242551A publication Critical patent/JPS6242551A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 プラスチックパッケージの外リード部の曲げ工程を、リ
ードフレームの作成段階で行うことにより、めっきクラ
ンク(割れ)、剥離等を防止し、耐腐蝕性を向上する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関するもので、さらに
詳しく言えば、プラスチックパッケージの外リード部の
形成方法に関するものである。
〔従来の技術〕
第3図に示される半導体装置はプラスチックパッケージ
と呼称されるもので、同図で、IJは集積回路が形成さ
れた半導体装ツブ(以下単にチップという)、12はチ
ップ11が接着(グイ付け)されるステージ、13はパ
ンケージ内に位置するインナーリード、14はパッケー
ジの外にある外リード、15はチップのパッド(電極)
とインナーリード13とを接続するワイヤ、16はチッ
プ11を封止する封止樹脂である。
ダイステージ12、インナーリード13、外リード14
は一体的に第4図の平面図に示されるリードフレーム1
9を構成する。リードフレーム19は第4図に見て中心
線Iの左右に対称な構造が連結されたものである。なお
第4図において、17はタイバー(ダムバー)、18は
外フレームを示す。
第3図のパンケージを作るには、第4図に示したリード
フレームのダイステージ12にチップ11をグイ付けし
、ワイヤ15をボンディングマシンにより接着しくワイ
ヤボンディング)、次いでモールド装置で樹脂封止され
るが、第4図に見て線■の部分までが封止樹脂16内に
入る。その段階で、プラスチックの手部分は第4図のV
−V線に沿う第5図の形状をとる。
次いで外リード14をメッキし、曲げ/切断工程が実施
され、この工程で、外リードは第4図の線■とIVに沿
って曲げられ、それと同時に、タイバー17はインナー
リードと外リードを結ぶ線13aに沿って切断され外フ
レーム18も外リードの延長線14aに沿って切断され
る。
〔発明が解決しようとする問題点〕
前記した外リードの曲げ工程で、外リードの曲る部分(
R部)でめっきクラック、めっき剥離などが発生し、そ
れを看過するとリード腐蝕を惹起する問題がある。
本発明はこのような点に鑑みて創作されたもので、外リ
ードのめっきに前記したクラックなどの損傷が発生ずる
ことのないように外リードを形成することによるプラス
チックパッケージの製造方法を提供することを目的とす
る。
〔問題点を解決するための手段〕
第1図は本発明実施例の平面図、第2図は第1図のA−
A線に沿う断面図で、リードフレームおよびパッケージ
は中心線rに対し左右対称の形態をとる。なお第2図に
おいて、封止樹脂は点線でその輪郭を示す。
第1図において、リードフレーム19を作る段階で、リ
ードフレームの外リード14を第2図に示す形状に、す
なわちインナーリード側から見て先ず下方向にほぼ直角
に、次いである間隔をおいて水平方向にほぼ直角に曲げ
るものである。
〔作用〕
上記の方法においては、外リード14をプラスチックパ
ッケージ完成後の形態に曲げて作っておき、グイ付け・
ワイヤボンディング、樹脂封止を従来通り実施した後に
、外リードをめっきし、次いでタイバーと外フレームの
切断のみを行うものであるので、切断によるめっきのク
ラック、剥離の発生が防止されるものである。
〔実施例〕
以下、図面を参照して本発明の実施例を詳細に説明する
。
第1図を参照すると、リードフレーム19を作成する段
階で、外リード14は第1図の線Bに沿ってほぼ90°
ずつ下方と横方向に曲げられ、第2図に示す形状をとる
ようにする。
より具体的に説明すると、封止樹)JFIの外縁から1
.0 mmの線Bの部分で下にほぼ90’曲げで垂直部
14aを作り、垂直部の1.5 mmの長さのところで
横に曲げ、この横方向に延びる水平部14b(長さ0.
8〜2.0mm )を提供する。他方、封止樹脂は16
その外縁部から水平距離にして0.5+nm第2図に見
て上方に延び次いで平坦な形状をとる。封止樹脂16の
第2図に見て底部は、外リードの先端の水平部よりも0
.1〜0.2 mm第2図に見て上方に位置する。かく
することにより、水平部14bを例えば印刷配線板に実
装したとき、印刷配線板とプラスチックパッケージの間
には隙間が形成される。
リードフレーム19をエツチングで作るものである場合
には、エツチング終了後に前記の如くに外リード14を
曲げ、またリードフレームがスタンピング(stamp
ing+打抜き)によって作られるものであれば、従来
の打抜き用のダイスを変更した上でプレスで打抜ぎと同
時に外リード14の曲げ加工をなす。
第2図に示したパンケージは従来の場合と同様に形成さ
れ(グイ付け、ワイヤボンディング、+j(脂封止)、
シかる後に外リード14のめっきを行い、次いでタイバ
ーと外フレームを従来と同様に切断する。
〔発明の効果〕
以上述べてきたように、本発明によれば、外リードを上
記した如く形成することにより、従来のめっきクラック
、剥離は全くなくなったことが確認され、プラスチック
パッケージの製造歩留りが改善され、信頼性を高めるに
も効果的であることが判明した。
【図面の簡単な説明】
第1図は本発明実施例の平面図、 第2図は第1図の線A−Aに沿う断面図、第3図はプラ
スチックパッケージの断面図、第4図は従来例の平面図
、 第5図は第4図の線V−V線に沿う断面図である。 第1図と第2図において、 11は半導体チップ、 12はダイステージ、 13はインナーリード、 14は外リード、 14aは外リードの垂直部、 14bは外リードの水平部、 15はワイヤ、 16は封止樹脂、 19はリードフレームである。 ′ニー′・□、と 代理人 弁理士  井 桁 貞 −\1−2゛(・ \゛=− 事項5g月 咲)セイ列ダしろb間 第1図 本イト鐸月 !1′捷例 勿Ta、酉コ第2図 ノぐ、ゾケー二ン断d打m 第3図

Claims (1)

  1. 【特許請求の範囲】 リードフレーム(19)のダイステージ(12)に半導
    体チップ(11)を接着し、該半導体チップを樹脂封止
    してプラスチックパッケージを形成する方法において、 樹脂封止後に封止樹脂(16)の外方に延びるリードフ
    レームの外リード(14)は、リードフレームの作成時
    において、タイバー(17)と外フレーム(18)の間
    で垂直方向にほぼ直角に曲げ、次いで所定の間隔をおい
    て水平方向にほぼ直角に曲げて作ることを特徴とする半
    導体装置の製造方法。
JP60182265A 1985-08-20 1985-08-20 半導体装置の製造方法 Pending JPS6242551A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60182265A JPS6242551A (ja) 1985-08-20 1985-08-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60182265A JPS6242551A (ja) 1985-08-20 1985-08-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6242551A true JPS6242551A (ja) 1987-02-24

Family

ID=16115232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60182265A Pending JPS6242551A (ja) 1985-08-20 1985-08-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6242551A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007099322A (ja) * 2005-09-30 2007-04-19 Yoshino Kogyosho Co Ltd 計量カップと該計量カップ装着容器
JP2010177510A (ja) * 2009-01-30 2010-08-12 Renesas Electronics Corp 半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5198965A (ja) * 1975-02-26 1976-08-31
JPS60217650A (ja) * 1984-04-13 1985-10-31 Hitachi Ltd レジンモ−ルド半導体の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5198965A (ja) * 1975-02-26 1976-08-31
JPS60217650A (ja) * 1984-04-13 1985-10-31 Hitachi Ltd レジンモ−ルド半導体の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007099322A (ja) * 2005-09-30 2007-04-19 Yoshino Kogyosho Co Ltd 計量カップと該計量カップ装着容器
JP2010177510A (ja) * 2009-01-30 2010-08-12 Renesas Electronics Corp 半導体装置およびその製造方法
US8466540B2 (en) 2009-01-30 2013-06-18 Renesas Electronics Corporation Semiconductor device and manufacturing method therefor

Similar Documents

Publication Publication Date Title
CN101661894B (zh) 树脂密封型半导体装置及其制造方法、树脂密封型电子装置
JP6518547B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JPH0815193B2 (ja) 半導体装置及びこれに用いるリードフレーム
KR200492009Y1 (ko) 예비성형된 리드 프레임 및 이 리드 프레임으로부터 제조된 리드 프레임 패키지
JP7044142B2 (ja) リードフレームおよびその製造方法
US20070262462A1 (en) Manufacturing method of resin-molding type semiconductor device, and wiring board therefor
US20190115289A1 (en) Lead frame assembly
JP3994095B2 (ja) 面実装型電子部品
TW201742197A (zh) 導線架及其製造方法、以及半導體封裝體
KR20070027625A (ko) 가요성 리드프레임 구조 및 집적 회로 패키지 형성 방법
CN212277191U (zh) 引线框架及封装体
JP2015041684A (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
TWI841393B (zh) 減少半導體封裝結構發生連錫的方法
JP6143726B2 (ja) 樹脂封止型半導体装置とその製造方法、リードフレーム
CN110520987A (zh) 半导体器件和半导体器件的制造方法
JP2002076234A (ja) 樹脂封止型半導体装置
JP4058028B2 (ja) 半導体装置
JP7215110B2 (ja) リードフレームおよび半導体装置
JPH02170454A (ja) リードフレーム
JPH0738036A (ja) 半導体装置の製造方法
JP3018211B2 (ja) リードフレーム
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
JPH05109957A (ja) 樹脂封止型半導体装置の製造方法およびリードフレーム
JPS6020546A (ja) 半導体装置
CN120109117A (zh) 一种引线框架结构及封装方法