JPS6242571A - Manufacture of compound semiconductor device - Google Patents
Manufacture of compound semiconductor deviceInfo
- Publication number
- JPS6242571A JPS6242571A JP60182046A JP18204685A JPS6242571A JP S6242571 A JPS6242571 A JP S6242571A JP 60182046 A JP60182046 A JP 60182046A JP 18204685 A JP18204685 A JP 18204685A JP S6242571 A JPS6242571 A JP S6242571A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- compound semiconductor
- gate metal
- heat
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は化合物半導体装置の製造方法に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a method of manufacturing a compound semiconductor device.
従来の技術
近年、化合物半導体装置は化合物半導体の特長である高
速動作と低消費電力を生かした集積回路を実現できるこ
とから注目されている。化合物半導体基板上に形成した
耐熱ゲート金属をマスクとして選択イオン注入を行ない
、高温で熱処理することによって注入イオンの活性化を
行ない、電界効果トランジスタを形成する所謂セルファ
ラインプロセスが化合物半導体装置の性能をさらに向上
させる技術として関心を集めている。しかしながら、化
合物半導体と耐熱ゲート金属は熱膨張係数が異なるため
に、耐熱ゲート金属を形成した化合物半導体基板に選択
イオン注入を行ない、高温で熱処理すると両者の間に熱
膨張係数の差に起因する応力が発生し、その応力が耐熱
ゲート金属のはく離を誘発して化合物半導体装置の性能
を著しく低下させる原因となっていた。BACKGROUND OF THE INVENTION In recent years, compound semiconductor devices have attracted attention because they can realize integrated circuits that take advantage of the characteristics of compound semiconductors, such as high-speed operation and low power consumption. The so-called self-line process, in which selective ion implantation is performed using a heat-resistant gate metal formed on a compound semiconductor substrate as a mask, and the implanted ions are activated by heat treatment at high temperatures to form a field effect transistor, improves the performance of compound semiconductor devices. This technology is attracting attention as a technology that can further improve it. However, since the compound semiconductor and the heat-resistant gate metal have different coefficients of thermal expansion, when selective ion implantation is performed on the compound semiconductor substrate on which the heat-resistant gate metal is formed and heat treatment is performed at a high temperature, stress due to the difference in the coefficient of thermal expansion between the two occurs. occurs, and the stress induces peeling of the heat-resistant gate metal, causing a significant deterioration in the performance of the compound semiconductor device.
以下、図面を参照しながら上述したような従来の化合物
半導体装置の製造方法について説明する。Hereinafter, a conventional method for manufacturing a compound semiconductor device as described above will be described with reference to the drawings.
第2図は従来の化合物半導体装置の耐熱ゲート金属形成
工程の概念図を示したものである。第2図において、1
は高周波スパッタ装置のペルジャーで容器内部を密閉状
態に保つ働きをする。2はターゲット金属3を保護する
だめのターゲットカバーである。3は砒化ガリウム基板
5上にメンタルタングステンシリサイドゲート金属4を
形成するだめのタンタルタングステンシリサイドターゲ
ットである。4は砒化ガリウム基板6上に被着された砒
化ガリウム基板5との間にンヨットキー接合を形成する
タンタルタングステンシリサイド耐熱ゲート金属である
。6は砒化ガリウム基板5を載せるだめの基板支持皿で
ある。7は基板支持皿6を固定するだめの支持台である
。9は砒化ガリウム基板5を室温に保つだめの基板冷却
用水導管である。FIG. 2 shows a conceptual diagram of a process for forming a heat-resistant gate metal of a conventional compound semiconductor device. In Figure 2, 1
The Pelger, a high-frequency sputtering device, works to keep the inside of the container airtight. 2 is a target cover for protecting the target metal 3. 3 is a tantalum tungsten silicide target for forming a mental tungsten silicide gate metal 4 on a gallium arsenide substrate 5. Reference numeral 4 denotes a tantalum tungsten silicide heat-resistant gate metal that forms a Njot-Key junction between the gallium arsenide substrate 5 deposited on the gallium arsenide substrate 6. 6 is a substrate support plate on which the gallium arsenide substrate 5 is placed. Reference numeral 7 denotes a support base for fixing the substrate support plate 6. 9 is a substrate cooling water conduit for keeping the gallium arsenide substrate 5 at room temperature.
以上のように構成された化合物半導体装置の耐熱ゲート
金属形成工程について説明する。A process for forming a heat-resistant gate metal of the compound semiconductor device configured as described above will be described.
まず、砒化ガリウム基板5を基板支持皿6の上に置く。First, the gallium arsenide substrate 5 is placed on the substrate support plate 6.
基板支持皿eを支持台7の上に置き、ターゲット3が砒
化ガリウム基板5の真上に来るように支持皿6を設定す
る。次に、ペルジャー1の内部を高真空にしたのち、基
板冷却用水導管9に水を流して砒化ガリウム基板5を室
温に保つ。最後に、ペルジャー1内にアルゴンガスを導
入して、アルゴンイオンによるプラズマ放電を誘起し、
このプラズマ放電によってターゲット3をスパッタして
、砒化ガリウム基板5上にメンタルタングステンシリサ
イド耐熱ゲート金属4を形成する。A substrate support plate e is placed on a support stand 7, and the support plate 6 is set so that the target 3 is directly above the gallium arsenide substrate 5. Next, after creating a high vacuum inside the Pelger 1, water is flowed through the substrate cooling water conduit 9 to keep the gallium arsenide substrate 5 at room temperature. Finally, argon gas is introduced into the Pelger 1 to induce plasma discharge by argon ions,
The target 3 is sputtered by this plasma discharge to form a mental tungsten silicide heat-resistant gate metal 4 on the gallium arsenide substrate 5.
発明が解決しようとする問題点
しかしながら、上記のような構成では形成したタンタル
タングステンシリサイド耐熱ゲート金属4と砒化ガリウ
ム基板5との間に選択イオン注入後の高温熱処理工程に
おいて、熱膨張係数の差による応力が発生するためにタ
ンタルタングステンシリサイド耐熱ゲート金属4のはく
離を生じ、化合物半導体装置の性能を著しく低下させて
しまうという欠点を有していた。Problems to be Solved by the Invention However, in the above structure, in the high temperature heat treatment process after selective ion implantation between the formed tantalum tungsten silicide heat-resistant gate metal 4 and the gallium arsenide substrate 5, due to the difference in thermal expansion coefficient. The generation of stress causes peeling of the tantalum tungsten silicide heat-resistant gate metal 4, which has the drawback of significantly reducing the performance of the compound semiconductor device.
本発明は上記欠点に鑑み、メンタルタングステンシリサ
イド耐熱ゲート金属を形成した砒化ガリウム基板を高温
で熱処理してもはく離が生じず、しかも化合物半導体装
置の性能を低下させることがない化合物半導体装置の製
造方法を提供するものである。In view of the above drawbacks, the present invention provides a method for manufacturing a compound semiconductor device in which peeling does not occur even when a gallium arsenide substrate on which a mental tungsten silicide heat-resistant gate metal is formed is heat-treated at high temperature, and the performance of the compound semiconductor device does not deteriorate. It provides:
問題点を解決するための手段
上記問題点を解決するために、本発明の化合物半導体装
置の製造方法は、化合物半導体基板を加熱する工程と加
熱した化合物半導体基板上に耐熱ゲート金属を形成する
工程とから構成されている。Means for Solving the Problems In order to solve the above problems, the method for manufacturing a compound semiconductor device of the present invention includes a step of heating a compound semiconductor substrate and a step of forming a heat-resistant gate metal on the heated compound semiconductor substrate. It is composed of.
作用
この構成によって、これまで化合物半導体基板と耐熱ゲ
ート金属との間に生じていた両者の熱膨張係数の差によ
る応力を低減することができ、また耐熱ゲート金属の結
晶性も向上することから化合物半導体基板との密着性が
良くなり、選択イオン注入後の高温熱処理工程において
耐熱ゲート金属のはく離を防止することができ、しかも
化合物半導体装置の性能も向上させることができる。Effect: This structure makes it possible to reduce the stress caused by the difference in thermal expansion coefficient between the compound semiconductor substrate and the heat-resistant gate metal, and also improves the crystallinity of the heat-resistant gate metal. Adhesion to the semiconductor substrate is improved, and peeling of the heat-resistant gate metal can be prevented in the high-temperature heat treatment step after selective ion implantation, and the performance of the compound semiconductor device can also be improved.
実施例
以下、本発明の一実施例について図面を参照しながら説
明する。EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例における化合物半導体装置の
耐熱ゲート金属形成工程の概念図を示したものである。FIG. 1 shows a conceptual diagram of a process for forming a heat-resistant gate metal of a compound semiconductor device in an embodiment of the present invention.
第1図において、1は高周波スパッタ装置のペルジャー
で容器内部を密閉状態に保つ働きをする。2はターゲッ
ト3を保護するだめのターゲットカバーである。3は砒
化ガリウム基板ε上にタンタルタングステンシリサイド
耐熱ゲート金属4を形成するだめのタンタルタングステ
ンシリサイドターゲットである。4は砒化ガリウム基板
6との間にショットキー接合を形成するだめのタンタル
タングステンシリサイドゲート金属である。6は砒化ガ
リウム基板6を載せる基板支持皿である。7は基板支持
皿6を固定するための支持台である。8は砒化ガリウム
基板6を加熱するだめの基板加熱用ヒータである。In FIG. 1, reference numeral 1 denotes a Pelger of a high-frequency sputtering device, which serves to keep the inside of the container in a sealed state. 2 is a target cover for protecting the target 3. 3 is a tantalum tungsten silicide target for forming a tantalum tungsten silicide heat-resistant gate metal 4 on a gallium arsenide substrate ε. Reference numeral 4 denotes a tantalum tungsten silicide gate metal that forms a Schottky junction with the gallium arsenide substrate 6. 6 is a substrate support plate on which the gallium arsenide substrate 6 is placed. Reference numeral 7 denotes a support base for fixing the substrate support plate 6. 8 is a heater for heating the gallium arsenide substrate 6;
以上のように構成された化合物半導体装置の耐熱ゲート
金属形成工程について以下その動作を説明する。The operation of the heat-resistant gate metal forming process of the compound semiconductor device configured as described above will be described below.
まず、砒化ガリウム基板6を基板支持皿6の上に置く。First, the gallium arsenide substrate 6 is placed on the substrate support plate 6.
基板支持皿6を支持台子の上に置き、ターゲット3が砒
化ガリウム基板6の真上に来るように支持皿6を設定す
る。次に、ペルジャー1の内部を高真空にしたのち、基
板加熱用ヒータ8を使って砒化ガリウム基板5を120
’Cに加熱する。A substrate support plate 6 is placed on a support pedestal, and the support plate 6 is set so that the target 3 is directly above the gallium arsenide substrate 6. Next, after creating a high vacuum inside the Pelger 1, the gallium arsenide substrate 5 is heated to 120℃ using the heater 8 for heating the substrate.
Heat to 'C.
最後に、ペルジャー1内にアルゴンガスを導入してアル
ゴンイオンによってプラズマを誘起し、このプラズマ放
電によってターゲット3をスパッタして砒化ガリウム基
板5上にタンタルタングステンシリサイド耐熱ゲート金
属4を形成する。Finally, argon gas is introduced into the Pelger 1 to induce plasma with argon ions, and the target 3 is sputtered by this plasma discharge to form the tantalum tungsten silicide heat-resistant gate metal 4 on the gallium arsenide substrate 5.
以上のように本実施例によれば、砒化ガリウム基板6を
120°Cに加熱することによって、タンタルタングス
テンシリサイド耐熱ゲート金属4と砒化ガリウム基板6
との密着性の向上を図ることができた。その結果として
、これまで選択イオン注入後の高温熱処理工程において
両者の熱膨張係数の違いによって生じていた耐熱ゲート
金属4のはく離を防止することができ、また化合物半導
体装置の性能を向上させることができた。As described above, according to this embodiment, by heating the gallium arsenide substrate 6 to 120°C, the tantalum tungsten silicide heat-resistant gate metal 4 and the gallium arsenide substrate 6 are heated.
We were able to improve the adhesion between the two. As a result, it is possible to prevent the peeling of the heat-resistant gate metal 4 that has conventionally occurred due to the difference in thermal expansion coefficient between the two in the high-temperature heat treatment step after selective ion implantation, and it is also possible to improve the performance of the compound semiconductor device. did it.
なお、実施例では基板加熱温度を120′Cとしたが、
基板加熱温度は120’Cに限定されるものではなく室
温以上であれば何度でもよい。例えば、200°Cに設
定することができる。また、耐熱ゲ有するものであれば
何でもよい。例えば、タングステンシリサイドを用いる
ことができる。In addition, in the example, the substrate heating temperature was 120'C,
The substrate heating temperature is not limited to 120'C, but may be any temperature as long as it is above room temperature. For example, it can be set to 200°C. Also, any material may be used as long as it has heat resistance. For example, tungsten silicide can be used.
発明の効果
以上のように本発明は、耐熱ゲート金属形成時において
化合物半導体基板の基板加熱を実施することによって、
化合物半導体基板と耐熱ゲート金属との密着性を良くし
、選択イオン注入後の高温熱処理工程において、両者の
熱膨張係数の差によって生じていた耐熱ゲート金属のは
く離を無くし、化合物半導体装置の性能を向上させるこ
とができることから、その実用的効果は犬なるものがあ
る。Effects of the Invention As described above, the present invention provides substrate heating of a compound semiconductor substrate during formation of a heat-resistant gate metal.
This improves the adhesion between the compound semiconductor substrate and the heat-resistant gate metal, eliminates the peeling of the heat-resistant gate metal that occurs due to the difference in thermal expansion coefficient between the two during the high-temperature heat treatment process after selective ion implantation, and improves the performance of compound semiconductor devices. Since it can be improved, its practical effects are significant.
第1図は本発明の一実施例における化合物半導体装置の
耐熱ゲート金属形成工程の概念図、第2図は従来の化合
物半導体装置の耐熱ゲート金属形成工程の概念図である
。
1・・・・・・スパッタ装置のペルジャー、2・・・・
・・ターゲットカバー、3・・・・・・タンタルタング
ステンシリサイドターゲット、4・・・・・・タンタル
タングステンシリサイドゲート金属、6・・・・・砒化
ガリウム基板、6・・・・・・基板支持皿、7・・・・
・・支持台、8・・・・・・基板加熱用ヒータ、9・・
・・・・基板冷却用水導管。FIG. 1 is a conceptual diagram of a process for forming a heat-resistant gate metal of a compound semiconductor device according to an embodiment of the present invention, and FIG. 2 is a conceptual diagram of a process of forming a heat-resistant gate metal of a conventional compound semiconductor device. 1... Pelger of sputtering equipment, 2...
...Target cover, 3...Tantalum tungsten silicide target, 4...Tantalum tungsten silicide gate metal, 6...Gallium arsenide substrate, 6...Substrate support plate ,7...
...Support stand, 8...Heater for heating the substrate, 9...
...Water conduit for board cooling.
Claims (2)
化合物半導体基板上に耐熱ゲート金属を被着する工程と
を有することを特徴とする化合物半導体装置の製造方法
。(1) A method for manufacturing a compound semiconductor device, comprising the steps of heating a compound semiconductor substrate and depositing a heat-resistant gate metal on the heated compound semiconductor substrate.
熱ゲート金属が金属硅化物であることを特徴とする特許
請求の範囲第1項記載の化合物半導体装置の製造方法。(2) The method for manufacturing a compound semiconductor device according to claim 1, wherein the compound semiconductor substrate is a gallium arsenide substrate, and the heat-resistant gate metal is a metal silicide.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182046A JPS6242571A (en) | 1985-08-20 | 1985-08-20 | Manufacture of compound semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182046A JPS6242571A (en) | 1985-08-20 | 1985-08-20 | Manufacture of compound semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6242571A true JPS6242571A (en) | 1987-02-24 |
Family
ID=16111395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60182046A Pending JPS6242571A (en) | 1985-08-20 | 1985-08-20 | Manufacture of compound semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242571A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0390765U (en) * | 1989-12-29 | 1991-09-17 | ||
| JPH0576280A (en) * | 1991-09-17 | 1993-03-30 | Oyama Nyugyo Nogyo Kyodo Kumiai | Preparation of milk curd |
-
1985
- 1985-08-20 JP JP60182046A patent/JPS6242571A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0390765U (en) * | 1989-12-29 | 1991-09-17 | ||
| JPH0576280A (en) * | 1991-09-17 | 1993-03-30 | Oyama Nyugyo Nogyo Kyodo Kumiai | Preparation of milk curd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985372A (en) | Method of forming conductive layer including removal of native oxide | |
| US5807760A (en) | Method of despositing an aluminum-rich layer | |
| JPS62177909A (en) | Manufacture of semiconductor device | |
| JP2001210828A (en) | Manufacturing method of thin-film semiconductor device | |
| Lin et al. | Localized epitaxial growth of hexagonal and tetragonal MoSi2 on (111) Si | |
| JPS6242571A (en) | Manufacture of compound semiconductor device | |
| JPH03108716A (en) | Heat treating method for semiconductor integrated circuit device | |
| JPS60152018A (en) | Manufacture of semiconductor thin film crystal layer | |
| JPS596577A (en) | Semiconductor device and manufacture thereof | |
| JPS6226575B2 (en) | ||
| JP3431318B2 (en) | Method for producing chalcopyrite structure semiconductor thin film | |
| JPH0242731A (en) | Semiconductor device and its manufacturing method | |
| JPH0461218A (en) | Semiconductor device, its manufacturing method and alignment method | |
| JPH04219928A (en) | Manufacture of semiconductor device | |
| JPS5860535A (en) | Preparation of multilayer electrode | |
| JPH02211616A (en) | Formation of soi structure | |
| JPH0322429A (en) | Chemical vapor deposition device | |
| JPS616823A (en) | Manufacture of semiconductor device | |
| JPH0648692B2 (en) | Method for manufacturing semiconductor device | |
| JPH04232251A (en) | Formation of lanthanum aluminate thin film | |
| JPS5922323A (en) | Manufacture of semiconductor device | |
| JPS6331933B2 (en) | ||
| JPH0395930A (en) | Schottky barrier diode | |
| JPS63240017A (en) | Manufacturing method of semiconductor device | |
| JPS5961130A (en) | Method for fomration of metal silicide thin film |