JPS6244232B2 - - Google Patents

Info

Publication number
JPS6244232B2
JPS6244232B2 JP56175498A JP17549881A JPS6244232B2 JP S6244232 B2 JPS6244232 B2 JP S6244232B2 JP 56175498 A JP56175498 A JP 56175498A JP 17549881 A JP17549881 A JP 17549881A JP S6244232 B2 JPS6244232 B2 JP S6244232B2
Authority
JP
Japan
Prior art keywords
alarm
response
audible
audio signal
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56175498A
Other languages
Japanese (ja)
Other versions
JPS57103088A (en
Inventor
Takashi Kinoshita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56175498A priority Critical patent/JPS57103088A/en
Publication of JPS57103088A publication Critical patent/JPS57103088A/en
Publication of JPS6244232B2 publication Critical patent/JPS6244232B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G13/00Producing acoustic time signals
    • G04G13/02Producing acoustic time signals at preselected times, e.g. alarm clocks
    • G04G13/028Producing acoustic time signals at preselected times, e.g. alarm clocks combined with a radio

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Circuits Of Receivers In General (AREA)
  • Electric Clocks (AREA)
  • Electromechanical Clocks (AREA)

Description

【発明の詳細な説明】 本発明は目覚し動作可能な、たとえば時計付き
ラジオ受信機のような機器において、時計回路か
らの断続アラーム信号を用いて目覚し動作を、ア
ラームによる目覚し、またはラジオ受信機による
目覚しを簡便に選択使用可能とすることを目的と
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides an apparatus that can perform an alarm operation, such as a radio receiver with a clock, by using an intermittent alarm signal from a clock circuit. The purpose is to enable easy selection and use of alarm clocks.

以下本発明の一実施例について添付図面を用い
て説明する。図において、1は電源、2は電源ス
イツチ、3はアラーム切換スイツチ、4はリセツ
トスイツチ、5,6はRSフリツプフロツプを構
成するNANDゲート、7は電圧安定化回路で、直
列制御トランジスタ8、そのコレクタ・エミツタ
間に接続された起動抵抗9、誤差増巾トランジス
タ10,11、分圧抵抗12,13、基準電圧用
ツエナーダイオード14およびそのブリーダ抵抗
15より構成される。16はスイツチングトラン
ジスタで、前記直列制御トランジスタ8のベース
と誤差増巾トランジスタ11のエミツタとの間に
直列に挿入され、ベースを電流制限抵抗17を介
して前記RSフリツプフロツプの出力端子Qに接
続している。18,19は負荷で、たとえば負荷
18はラジオ受信機、負荷19は音声増幅器であ
る。20はスピーカ、21,22は負荷18と負
荷19との間に直列に挿入されたダイオードおよ
びカツプリングコンデンサ、23はRSフリツプ
フロツプのセツト端子Sとアース間に挿人された
起動用トランジスタ、24,25および26は前
記電源スイツチ2と起動用トランジスタ23のベ
ースとの間に挿入された微分回路を構成する抵抗
およびコンデンサである。前記アラーム切換スイ
ツチ3は一端を電源ラインに接続し、他端をプル
アツプ用抵抗27およびスイツチングダイオード
28を介して前記RSフリツプフロツプのセツト
端子Sに接続し、さらに抵抗27からスイツチン
グダイオード29を介して前記ダイオード21と
カツプリングコンデンサ22の接続点に接続して
いる。30は前記ダイオード21のカソードとア
ース間に挿入された抵抗である。また前記リセツ
トスイツチ4は一端をアースに、他端を抵抗31
を介して電源ラインに接続し、このリセツトスイ
ツチ4と抵抗31の接続点にRSフリツプフロツ
プのリセツト端子Rを接続している。32はRS
フリツプフロツプのセツト端子Sと電源ラインと
の間に挿入された抵抗である。また、RSフリツ
プフロツプはセツト端子Sを、時計回路(図示せ
ず)から供給される可聴域断続パルス(アラーム
信号)33の入力端子34に接続している。
An embodiment of the present invention will be described below with reference to the accompanying drawings. In the figure, 1 is a power supply, 2 is a power switch, 3 is an alarm changeover switch, 4 is a reset switch, 5 and 6 are NAND gates that constitute an RS flip-flop, 7 is a voltage stabilization circuit, and a series control transistor 8 is connected to its collector. - Consists of a starting resistor 9 connected between emitters, error amplification transistors 10 and 11, voltage dividing resistors 12 and 13, a reference voltage Zener diode 14, and its bleeder resistor 15. A switching transistor 16 is inserted in series between the base of the series control transistor 8 and the emitter of the error amplification transistor 11, and its base is connected to the output terminal Q of the RS flip-flop via a current limiting resistor 17. ing. Loads 18 and 19 are, for example, load 18 a radio receiver and load 19 an audio amplifier. 20 is a speaker; 21 and 22 are diodes and coupling capacitors inserted in series between the loads 18 and 19; 23 is a starting transistor inserted between the set terminal S of the RS flip-flop and the ground; 24; 25 and 26 are a resistor and a capacitor that constitute a differential circuit inserted between the power switch 2 and the base of the starting transistor 23. The alarm changeover switch 3 has one end connected to the power supply line, the other end connected to the set terminal S of the RS flip-flop through a pull-up resistor 27 and a switching diode 28, and further connected from the resistor 27 through a switching diode 29. and is connected to the connection point between the diode 21 and the coupling capacitor 22. 30 is a resistor inserted between the cathode of the diode 21 and the ground. The reset switch 4 has one end connected to ground and the other end connected to a resistor 31.
The reset terminal R of the RS flip-flop is connected to the connection point between the reset switch 4 and the resistor 31. 32 is RS
This is a resistor inserted between the set terminal S of the flip-flop and the power supply line. The RS flip-flop also has a set terminal S connected to an input terminal 34 of an audible intermittent pulse (alarm signal) 33 supplied from a clock circuit (not shown).

次にその動作を説明する。 Next, its operation will be explained.

いま、アラーム切換スイツチ3、リセツトスイ
ツチ4が開いた状態で、電源スイツチ2を閉じる
と微分回路24,25,26の働きにより、スイ
ツチ2を閉じた直後だけトランジスタ23が導通
し、RSフリツプフロツプはセツトされる。この
結果RSフリツプフロツプの出力端子Qがハイレ
ベルとなり、抵抗17を介してスイツチングトラ
ンジスタ16を導通せしめる。
Now, when power switch 2 is closed with alarm changeover switch 3 and reset switch 4 open, transistor 23 becomes conductive only immediately after switch 2 is closed due to the action of differential circuits 24, 25, and 26, and the RS flip-flop is set. be done. As a result, the output terminal Q of the RS flip-flop becomes high level, and the switching transistor 16 is made conductive via the resistor 17.

一方、電源電圧が起動用抵抗9、分圧抵抗12
を介して誤差増巾用トランジスタ10,11に印
加されているため、前記スイツチングトランジス
タ16の導通により、直列制御トランジスタ8が
導通し、安定化電源回路7より安定化出力電圧が
出力される。これにより、負荷18,19が動作
し、スピーカ20より音声信号が得られる。
On the other hand, the power supply voltage is
Since the voltage is applied to the error amplification transistors 10 and 11 via the switching transistor 16, the series control transistor 8 becomes conductive, and the stabilized output voltage is output from the stabilized power supply circuit 7. As a result, the loads 18 and 19 operate, and an audio signal is obtained from the speaker 20.

ここで、リセツトスイツチ4をモーメンタリー
に閉じるとRSフリツプフロツプはリセツトさ
れ、その出力端子Qがローレベルとなるため、ス
イツチングトランジスタ16が非導通となり、安
定化電源回路7が動作を停止し、負荷18,19
も動作を停止する。
Here, when the reset switch 4 is momentarily closed, the RS flip-flop is reset and its output terminal Q becomes low level, so the switching transistor 16 becomes non-conductive, the stabilized power supply circuit 7 stops operating, and the load 18 ,19
also stops working.

このように負荷18,19が動作を一時停止す
る状態において、設定された時刻になると、時計
回路より入力端子34に可聴域断続パルス33が
印加される。この結果、前述と同様に入力パルス
33の立下がりでRSフリツプフロツプがセツト
され、安定化電源回路7が動作状態となり、負荷
18,19が動作し、スピーカ20より音声信号
が得られる。このとき、入力端子34に印加され
ている可聴域断続パルス33がなくなつてもRS
フリツプフロツプはこの状態を継続する。
In this state where the loads 18 and 19 temporarily stop their operations, when the set time comes, an intermittent audible pulse 33 is applied to the input terminal 34 from the clock circuit. As a result, as described above, the RS flip-flop is set at the fall of the input pulse 33, the stabilized power supply circuit 7 becomes operational, the loads 18 and 19 operate, and an audio signal is obtained from the speaker 20. At this time, even if the audible range intermittent pulse 33 applied to the input terminal 34 disappears, the RS
The flip-flop continues in this state.

なお、負荷18の出力はダイオード21を導通
せしめ、コンデンサ22を介して負荷19に印加
され、負荷19にて増巾されてスピーカ20より
発せられる。
Note that the output of the load 18 makes the diode 21 conductive, is applied to the load 19 via the capacitor 22, is amplified by the load 19, and is emitted from the speaker 20.

すなわち、ラジオ受信機による目覚し動作が行
われるわけである。
In other words, the radio receiver performs a wake-up operation.

ここで、目覚し動作を停止させるにはリセツト
スイツチ4をモーメンタリーに閉じる。この結
果、上記したようにRSフリツプフロツプがリセ
ツトされ、安定化電源回路7および負荷18,1
9が動作を停止する。
Here, to stop the alarm operation, the reset switch 4 is momentarily closed. As a result, the RS flip-flop is reset as described above, and the stabilized power supply circuit 7 and loads 18, 1
9 stops working.

次に、アラーム切換スイツチ3を閉じた状態で
入力端子34に可聴域断続パルス33が印加され
たとき、前述と同様にRSフリツプフロツプがセ
ツトされ、出力端子Qの電位がハイレベルとな
り、安定化電源回路7が動作し、負荷18,19
が動作する。一方、アラーム切換スイツチ3が閉
じていることより、入力端子34に印加された可
聴域断続パルス33のローレベル時にダイオード
28が導通し、抵抗27によりハイレベルとなつ
ていたA点の電位を可聴域断続パルス33で断続
し、スイツチングダイオード29を介して抵抗3
0の両端にこの可聴域断続パルス33が印加さ
れ、スイツチングダイオード21を逆バイアスと
し、この結果、負荷18からの音声信号は遮断さ
れ、これに代わつて可聴域断続パルス33がコン
デンサ22を介して負荷19に印加され、増巾さ
れてスピーカ20よりアラーム信号として発生さ
れる。
Next, when the audible range intermittent pulse 33 is applied to the input terminal 34 with the alarm changeover switch 3 closed, the RS flip-flop is set in the same manner as described above, the potential of the output terminal Q becomes high level, and the stabilized power supply Circuit 7 operates and loads 18, 19
works. On the other hand, since the alarm changeover switch 3 is closed, the diode 28 becomes conductive when the audible intermittent pulse 33 applied to the input terminal 34 is at a low level, and the resistor 27 makes the potential at point A, which had been at a high level, become audible. It is intermittent with the intermittent pulse 33 and the resistor 3 is connected via the switching diode 29.
This intermittent audible pulse 33 is applied to both ends of 0, reverse biasing the switching diode 21, and as a result, the audio signal from the load 18 is cut off, and in its place, the intermittent audible pulse 33 is applied via the capacitor 22. The signal is applied to the load 19, amplified, and generated as an alarm signal from the speaker 20.

このように本構成によれば、時計回路からの可
聴域断続パルスを利用して安定化電源回路を駆動
し、負荷を動作させることにより、ラジオ受信機
からの音声信号を目覚し音として使用することが
でき、またアラーム切換スイツチ3を閉じること
により、ラジオ受信機からの音声信号をスイツチ
ングダイオード28,29の接続点に再現した可
聴域断続パルスに応答して断続して効果的なアラ
ームを実現することができる。そして、ラジオ受
信機が非同調の状況にあつたとしても、アラーム
切換スイツチ3を閉じることによりラジオ受信機
からの音声信号に代わつて、時計回路からの可聴
域断続パルスをアラーム信号として発生させるこ
とができる。また、リセツトスイツチ4をモーメ
ンタリーに閉じることにより、目覚し音の発生を
停止させることもできる。
According to this configuration, the audio signal from the radio receiver can be used as an alarm sound by driving the stabilized power supply circuit and operating the load using the audible intermittent pulses from the clock circuit. By closing the alarm changeover switch 3, the audio signal from the radio receiver is intermittent in response to the audible intermittent pulse reproduced at the connection point of the switching diodes 28 and 29, thereby realizing an effective alarm. can do. Even if the radio receiver is out of synchronization, by closing the alarm changeover switch 3, an audible intermittent pulse from the clock circuit is generated as an alarm signal in place of the audio signal from the radio receiver. Can be done. Further, by momentarily closing the reset switch 4, the generation of the alarm sound can be stopped.

以上説明したように本発明によれば、時計回路
からの可聴域断続パルスを利用して、ラジオ音声
による目覚し動作と時計によるアラーム動作とを
簡単な操作で選択使用することができ、ラジオ動
作中にアラーム信号があつた場合にはラジオ音声
信号をアラーム信号としての可聴域断続パルスに
て断続して効果的なアラーム音とすることがで
き、その実用的効果は極めて大なるものがある。
As explained above, according to the present invention, by using intermittent pulses in the audible range from the clock circuit, it is possible to select and use the wake-up operation by the radio sound and the alarm operation by the clock with a simple operation, and when the radio is operating. When an alarm signal is received, the radio audio signal can be made into an effective alarm sound by intermittent pulses in the audible range as an alarm signal, and the practical effects thereof are extremely large.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明の一実施例におけるスイツチング
装置の回路図である。 1……電源、2……電源スイツチ、3……アラ
ーム切換スイツチ、4……リセツトスイツチ、
5,6……RSフリツプフロツプを構成する
NANDゲート、7……安定化電源回路、16……
スイツチングトランジスタ、18,19……負
荷、20……スピーカ、21,28,29……ス
イツチングダイオード、34……可聴域断続パル
ス入力端子。
The drawing is a circuit diagram of a switching device in one embodiment of the present invention. 1...Power supply, 2...Power switch, 3...Alarm selection switch, 4...Reset switch,
5, 6... Configuring the RS flip-flop
NAND gate, 7... Stabilized power supply circuit, 16...
Switching transistor, 18, 19...Load, 20...Speaker, 21, 28, 29...Switching diode, 34...Audio range intermittent pulse input terminal.

Claims (1)

【特許請求の範囲】[Claims] 1 ラジオ受信機からの音声信号と時計回路から
のアラーム信号としての可聴域断続パルスとが入
力される入力端子をもつ音声増幅器を備え、アラ
ーム切換スイツチに応動して上記音声増幅器に上
記音声信号又は可聴域断続パルスを選択的に入力
するためのスイツチング装置であつて、上記可聴
域断続パルスに応動して作動されて上記ラジオ受
信機と上記音声増幅器とに電源を供給するための
電圧安定化回路を動作状態に設定するも、リセツ
トスイツチの操作に応動して作動されて上記電圧
安定化回路を非動作状態に設定する制御手段と、
電源スイツチの操作に応動して作動され、上記電
圧安定化回路を動作状態に設定するように上記制
御手段を起動する起動手段と、上記時計回路と上
記音声増幅器の入力端子の間に接続され、上記ア
ラーム切換スイツチの操作に応動して上記入力端
子に上記可聴域断続パルスを再現し、この再現し
た可聴域断続パルスに応答して上記ラジオ受信機
からの音声信号を上記音声増幅器に入力するスイ
ツチング素子をオン・オフ制御し、上記音声信号
を断続する切換手段を備えてなるスイツチング装
置。
1.Equipped with an audio amplifier having an input terminal into which an audio signal from a radio receiver and an audible intermittent pulse as an alarm signal from a clock circuit are input, and in response to an alarm changeover switch, the audio signal or the audio signal is input to the audio amplifier. A switching device for selectively inputting an audible intermittent pulse, the voltage stabilizing circuit being activated in response to the audible intermittent pulse to supply power to the radio receiver and the audio amplifier. a control means that is activated in response to operation of a reset switch to set the voltage stabilizing circuit to an inoperative state;
activating means that is activated in response to the operation of a power switch and activates the control means to set the voltage stabilizing circuit to an operating state, and is connected between the clock circuit and the input terminal of the audio amplifier; Switching that reproduces the audible intermittent pulse at the input terminal in response to the operation of the alarm changeover switch, and inputs the audio signal from the radio receiver to the audio amplifier in response to the reproduced audible intermittent pulse. A switching device comprising switching means for controlling on/off of an element and for intermittent switching of the audio signal.
JP56175498A 1981-10-30 1981-10-30 Switching device Granted JPS57103088A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56175498A JPS57103088A (en) 1981-10-30 1981-10-30 Switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56175498A JPS57103088A (en) 1981-10-30 1981-10-30 Switching device

Publications (2)

Publication Number Publication Date
JPS57103088A JPS57103088A (en) 1982-06-26
JPS6244232B2 true JPS6244232B2 (en) 1987-09-18

Family

ID=15997085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56175498A Granted JPS57103088A (en) 1981-10-30 1981-10-30 Switching device

Country Status (1)

Country Link
JP (1) JPS57103088A (en)

Also Published As

Publication number Publication date
JPS57103088A (en) 1982-06-26

Similar Documents

Publication Publication Date Title
FR91357E (en)
US4371841A (en) Circuit arrangement for eliminating turn-on and turn-off clicks in an amplifier
GB1219557A (en) Single wire control system
JPS6244232B2 (en)
US4250500A (en) Smoke detector
US2935698A (en) Oscillator
US4495649A (en) Power source device for portable type radio apparatus
US3631268A (en) Pulser for intruder detection systems
JPS6122345Y2 (en)
JPS6359283B2 (en)
JPS5843317Y2 (en) Power-on clear device
JPS6012234Y2 (en) sound device
US3238502A (en) Noise immunity circuit
JP2710334B2 (en) Power amplifier
JP3581472B2 (en) Pulse signal generation circuit
KR910000156Y1 (en) Noticing circuit of starting output level
JPS6145654Y2 (en)
KR860002760Y1 (en) Voice Muting Circuit in Large Output Amplifiers
US4453265A (en) Speaker driving circuit
JP2538367Y2 (en) Holding circuit
JPS6286717U (en)
JPS6240807A (en) Muting circuit
JPS6348975Y2 (en)
KR900001320Y1 (en) Integrated circuit used in small signal amplification with muting circuit
JPH0894680A (en) Timing-detecting circuit