JPS6244473B2 - - Google Patents

Info

Publication number
JPS6244473B2
JPS6244473B2 JP1647383A JP1647383A JPS6244473B2 JP S6244473 B2 JPS6244473 B2 JP S6244473B2 JP 1647383 A JP1647383 A JP 1647383A JP 1647383 A JP1647383 A JP 1647383A JP S6244473 B2 JPS6244473 B2 JP S6244473B2
Authority
JP
Japan
Prior art keywords
signal
output
data
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1647383A
Other languages
English (en)
Other versions
JPS59141886A (ja
Inventor
Akira Yamashita
Toshiro Nozoe
Shigeru Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58016473A priority Critical patent/JPS59141886A/ja
Publication of JPS59141886A publication Critical patent/JPS59141886A/ja
Publication of JPS6244473B2 publication Critical patent/JPS6244473B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/025Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H04N7/0355Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for discrimination of the binary level of the digital data, e.g. amplitude slicers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、文字多重放送受信機でテレビジヨン
信号のある予め定められた水平走査期間に重畳さ
れた情報(以下、文字データ信号という)をスラ
イスして2値のデイジタル信号に変換するような
場合に用いることのできるデータスライス回路に
関するものである。
従来例の構成とその問題点 テレビジヨン文字多重放送のデータ信号は、一
般に、2値NRZ信号であり、1水平走査期間
(1H)を単位とするデータパケツト形式でテレビ
ジヨン映像信号の垂直帰線期間に重畳される。
第1図に重畳された文字データ信号の波形図を
示す。第1図A中の1は水平同期信号、2はカラ
ーバースト信号である。3,4,5は重畳される
2値信号で、3の部分はクロツクライン信号(以
下、CR信号と略す)であり、6はこれを拡大し
て示したものである。4の部分はフレーミングコ
ード信号(以下、FC信号と略す)であり、7は
これを拡大して示したものである。CR信号はデ
ータサンプリングクロツクを再生するための同期
信号、FC信号はデータパケツトの同期をとる為
の信号でこれらはすべての多重された文字データ
に共通の信号である。5の部分は種々のデータ情
報が含まれる部分である。
第1図Bに示すように、多重化されたデータ信
号は帯域制限を受けている為に正弦波状のパルス
列となつている。今、仮に、第1図Bの波形が一
点鎖線8に示すレベルと比較されスライスされた
とすると、そのスライス出力波形は第1図Cのよ
うになり、テレビジヨン信号に重畳する前の2値
NRZ信号が再生される。文字多重受信機ではこの
スライスされたデータを適当なサンプリングクロ
ツクで読みとることによりデータの読み込みが行
われる。
上記のスライスレベル8を作り出し重畳された
文字データ信号をスライスする従来の回路例とし
て、第2図に示すものがある。これは、アンテナ
9でRF信号を受信し、映像復調器10の出力と
して第1図Aに相当するテレビジヨン映像信号1
1を得る。このテレビジヨン複合映像信号11を
電圧比較器12の一方の端子に印加し、さらに、
テレビジヨン複合映像信号11を正ピーク検出回
路13と負ピーク検出回路14の各々に印加し、
両ピーク検出回路13,14の出力の中間電圧を
電圧比較器12の他方の端子にスライスレベルと
して印加することにより重畳信号を2値デイジタ
ル信号に再生するものである。
しかし、この方法ではピーク検出回路13,1
4をもつため、RF入力が小さい場合などでは雑
音のピークを検出してしまうために重畳信号の再
生誤りが少なくない。また、映像復調器の群遅延
特性などにより波形歪みが生じた場合にはその歪
んだ波形に対してピーク検出を行うために適正な
スライスレベルを設定し得ないことも少くないと
いつた問題がある。
発明の目的 本発明は、このような従来の欠点を除去し、対
雑音特性,対群遅延特性に優れるとともに、送信
側の重畳信号のレベル変動や受信機の検波出力の
信号振幅のばらつきに対しても無調整で常に適正
なスライスレベルを与えることができて良好なス
ライス特性を得ることのできるデータスライス回
路を提供することを目的とするものである。本発
明は、さらに、集積回路に適した回路で構成する
ことにより安価で実現できるようにするものであ
る。
発明の構成 第1図Aに示した如く文字多重信号の最初の
“1010……”の16ビツト(CR信号)と、次の
“11100101”の8ビツト(FC信号)は、すべての
多重されたデータに共通の信号である。本発明で
は、このすべての文字多重データに共通なCR信
号、FC信号部分を積分回路に通すことにより、
その平均電圧がほぼデータのセンター電圧になる
点に着目し、これをFC検出以後はホールドして
文字データ信号のスライス電圧とするものであ
る。
このような構成にすることにより、RF入力信
号が小さくて映像復調信号中の雑音が増えても、
積分回路の効果でスライス電圧の雑音を抑えるこ
とができる。また、映像復調器の群遅延特性の劣
化などによる波形歪みが生じても、その平均電圧
は影響を受けにくいので、再生データの誤りを少
くできるものである。
また、映像復調器の出力が変動しても、この平
均電圧はデータの平均値、すなわちほぼセンター
電圧になるので、スライス電圧を決めるのに調整
が要らない等の利点を有する。なお、積分回路を
通すので、平均値に達するまでの期間すなわち
CR信号の前半部分ではスライスされたデータ巾
は不正規となるが、これはCR信号の直前でスラ
イス電圧をほぼデータのセンター電圧にプリセツ
トしておくことにより改善される。
実施例の説明 以下、本発明の一実施例を図面を参照して説明
する。第3図は本回路の構成図である。第4図,
第5図はその動作説明する波形図である。第2図
と同じブロツクについては同じ番号を付してあ
る。
15はデータスライス回路であり、16はテレ
ビジヨン複合映像信号の入力端子、17はクラン
プパルスの入力端子、18は平均値検出ゲートパ
ルスの入力端子、19はスライスデータの出力端
子である。
映像復調器10の出力であるテレビジヨン複合
映像信号は入力端子16を通してデータスライス
回路15に入力されるとともに、同期分離回路2
0(必要に応じて水平AFC,水平発振回路を含
む)及びデータサンプリングクロツク発生回路2
1に供給される。
入力端子16に入力されるテレビジヨン複合映
像信号の水平同期信号及び文字データ信号に対す
るクランプパルス及び平均値検出ゲートパルスの
タイミング関係を第4図に示す。第4図Dは第3
図の入力端子16に入力されるテレビジヨン複合
映像信号で、第1図Aと同じものである。第4図
Eは同期分離回路20の出力である水平同期パル
ス,第4図Fは入力端子17に入力されるクラン
プパルスであり、これはモノマルチバイブレータ
22を水平同期パルスEの後縁でトリガすること
により得られる。そのパルス幅は第4図Dで示し
たCR信号にかからない範囲で、できるだけ広く
する。第4図Gは入力端子18に入力される平均
値検出ゲートパルスであり、フリツプフロツプ2
3をクランプパルスFの後縁でセツトし、フレー
ミングコード検出器24の出力パルスでリセツト
することにより得られる。ここでフレーミングコ
ード検出器24の出力パルスはフレーミングコー
ド信号が第1図Cに示したように“11100101”の
コードよりなるので、このコードをフレーミング
コード検出器24中に比較パターンとして内蔵
し、これとスライスデータをデータサンプリング
クロツクで読みとつて検出されたフレーミングコ
ードとの一致をとることにより得られる。正しく
フレーミングコードが検出されると、フレーミン
グコード信号の最後のビツトでそのパルスGは出
力される。文字多重受信機では一般にこのフレー
ミングコード検出されてはじめてそれ以降のデー
タを読み込みが開始される。
データスライス回路15では文字データの重畳
されたテレビジヨン複合映像信号Dとクランプパ
ルスF,平均値検出ゲートパルスGを使つて、以
下に述べる方法でデータをスライスする。
入力端子16に入力された文字データの多重さ
れたテレビジヨン複合映像信号Dはクランプ回路
25で、入力端子17より入力されたクランプパ
ルスFによりテレビジヨン複合映像信号Dのペデ
スタルレベルがクランプされる。クランプ後、増
巾器26で増巾され、その出力は3分配されて、
1つは電圧比較器27の一方の入力端子に直接供
給される。他の2つのうちの一方はアナログゲー
ト28を通して積分器29に、他方はレベルシフ
ト回路30,アナログゲート31を通して積分器
29に入力される。その時の積分器29の出力波
形を第5図Hに示す。第5図H中で、t1はクラン
プパルスFの期間、t2は平均値検出ゲートパルス
Gの期間で、それぞれアナログゲート31,28
を閉じている期間を示す。また、第5図Hのaは
増巾器26の出力波形で、CR信号,FC信号部分
を拡大して示してある。
ここで、レベルシフト回路30とアナログゲー
ト31が無い場合を考えると、t2の期間アナログ
ゲート28が導通し、aの波形が積分器29で積
分される。t2の後はアナログゲート28が開放と
なりt2の最後の電圧がホールドされる。積分器2
9のステツプ応答がCR信号の期間でほぼ一定値
になるようなものを用いると、積分器29の出力
として第5図H中のbのような出力が得られる。
即ち、bはCR期間に重畳データの中間レベルに
収束し、FC信号期間もFC信号が“11100101”の
為に少し高めであるがほぼ中間レベルを維持し、
その後、そのレベルがホールドされる。したがつ
て、bの信号を電圧比較器27の他方の入力端子
に供給し、aの波形をスライスし、パルス整形回
路32で整形することにより、第5図Iに示す如
きスライスされた文字データ信号が出力端子19
より得られる。
次に、レベルシフト回路30,アナログゲート
31がある場合は、t1の期間アナログゲート31
が導通し、ペデスタル電圧をレベルシフト回路3
0でもち上げた分の電圧を積分器29を構成して
コンデンサに充電しプリセツトする。t2期間はア
ナログゲート31が開放となりアナログゲート2
8が導通し、プリセツトされた電圧から積分動作
がスタートし、以下前記と同様の動作をする。導
通時のアナログゲート31の出力インピーダンス
を十分に小さく選んでt1の期間にレベルシフト回
路30のレベルシフト量だけ積分器29の出力が
持ち上るようにすれば、この時の積分器29の出
力としては第5図H中のcのような出力が得ら
れ、これに対するスライス後の文字データ信号の
出力は第5図Jのようになる。第5図H中のdは
レベルシフト回路30のレベルシフト量を示し、
スライス後のCR信号のデユーテイ比が全体にわ
たり50%に近くなるように設定すればよい。
このIとJを比較した場合、FC信号以降にお
いては差はなく、データ部分のビツト誤り率は同
等といえる。しかし、フレーミングコード検出器
24でフレーミングコードを検出する時、Iの波
形ではCR信号の特に前半部分がFC信号パターン
に似てくるためにRF入力が弱入力になつて検波
されたテレビジヨン複合映像信号のS/Nが劣化
した時にCR信号の前半部で誤つてフレーミング
コードとして検出される確率が高くなる。フレー
ミングコードが誤つて検出されると、その後のデ
ータ読み取りを間違つてしまい、パターン伝送方
式の文字多重放送ではライン抜け、またコード方
式の文字多重放送では行抜け等の欠陥が出る。
この特性は第5図H中のcのようにCR信号の
前部ではほぼデータ振巾の中間レベルにプリセツ
トし、スライスデータをJの波形のようにするこ
とで大巾に改善される。フレーミングコードが日
本の方式のように“11100101”の場合には、中間
レベルより少し高めにすることでCR信号の前半
部分の“1”のレベル幅が狭くなるので、誤つた
フレーミングコードの検出はしにくくなる。
第6図は、第3図中のデータスライス回路15
の部分を集積回路に適した回路で構成した具体回
路例である。第3図中と同じ部分については同じ
番号で示してある。33,34はバイアス電源ブ
ロツクでありこの回路の各部に必要な電圧及び電
流を供給している。特に34はツエーナダイオー
ドD1及び温度補償トランジスタQ43,Q44を使つ
てトランジスタQ41のエミツタ電圧VZを電源変
動や温度変化があつても変化しないものとしてい
る。
35は本回路の電源で、例えば12Vが印加され
る。また36はスライスした文字データ信号出力
の振巾を決める電源で、出力がTTL接続される
時は5Vが選ばれる。
文字データ信号が重畳されたテレビジヨン複合
映像信号は、入力端子16,コンデンサC1を通
してトランジスタQ9,Q10,抵抗R11,R12,R13
よりなる差動増巾器に入力される。コンデンサ
C1はクランプコンデンサも兼ねており、入力端
子17にクランプパルスが入力されるとトランジ
スタQ7またはQ8が導通してトランジスタQ9のベ
ースに入力される信号のペデスタル部分をトラン
ジスタQ3のエミツタ電圧(V1)にクランプする。
これに対してトランジスタQ10のベースバイアス
は第7図に示すように文字データ信号部の中間の
電圧(V2)になるように決める。このようにバイ
アスを決めることで差動増巾器26のダイナミツ
クレンジを最大にとることができる。何故なら
ば、この増巾器の機能としては文字データの信号
部分を増巾できればよいからである。
また、第1図Bに示したように、スライスする
前の文字データ信号は帯域制限されていて波形が
なまつているので、スライスする時の信号の振幅
は電源電圧35の許す範囲で大きければ大きい程
スライス後の位相ジツタが少くなつて良い。
クランプ回路25は文字データ信号のダイナミ
ツクレンジを最大限にとる為の手段として有効で
あり、クランプ回路25がなくトランジスタQ9
へ交流結合で入力される時には、映像信号の平均
レベルの変化によりダイナミツクレンジが狭めら
れ、電圧比較回路27に入力できる文字データ振
幅が制限される。トランジスタQ10のコレクタよ
り得られる増幅出力はエミツタホロアトランジス
タQ12を通して3分配され、1つはレベルシフト
ダイオードQ13を通して電圧比較器27の一方の
入力端子(トランジスタQ34のベース)に入力さ
れる。レベルシフトダイオードQ13は後述のトラ
ンジスタQ31のベースエミツタ間電圧降下を補償
する為に入れてある。後の2つのうちの一方はト
ランジスタQ24のベースに入力され、もう一方は
トランジスタQ22のベースに入力される。
トランジスタQ23〜Q30と抵抗R21〜R23でアナロ
グゲート28が構成されており、入力端子18に
は第5図Hのt2の期間高レベルとなるパルスが印
加される。このパルスによりトランジスタQ29
Q27,Q25がオン(Q28,Q25はオフ)となりトラ
ンジスタQ24のベース入力信号はトランジスタ
Q24,Q27を通じて抵抗R24,R25,コンデンサ
C2,コイルL1よりなる積分器29に入力され
る。入力端子18の入力パルスが低レベルとなる
とトランジスタQ29はオフし、トランジスタQ28
はオンする。したがつてトランジスタQ25のベー
スは低電圧となるためトランジスタQ25がオンし
トランジスタQ24はオフし、トランジスタQ27
ベースは低電圧となる。トランジスタQ27のエミ
ツタはコンデンサC2があつて先の積分電圧があ
る為、トランジスタQ27のベース・エミツタ間は
逆バイアスとなり、トランジスタQ27はオフし、
コンデンサC2の電位は保持される。トランジス
タQ31へのベース電流による充電分コンデンサC2
の電位は下るが、トランジスタQ31のエミツタ電
流源(トランジスタQ32と抵抗R26で構成)の電流
値を小さくすることと、コンデンサC2の値を可
能な範囲で大きくすることで上記放電による電圧
降下は無視できる範囲に抑えることができる。
積分器29の出力はエミツタホロアトランジス
タQ31を通じて電圧比較器27のもう1つの入力
端子(トランジスタQ35のベース)へ印加され、
同回路の出力としてスライスされた文字データ信
号を得ることができる。これは更にパルス整形用
トランジスタQ38及びインバータ37で整形され
て出力される。
尚、電圧比較器27中のトランジスタQ36
Q37は能動負荷であり、トランジスタQ37と抵抗
R27で構成される回路はこの回路の電流源を構成
している。
また、抵抗R24,R25,コンデンサC2,コイル
L1よりなる積分器はそれぞれの定数値をR,
r,C,Lとするとその伝達関数G(S)は G(S)= (L/r)S+1/SLC(1+R/r)+S(CR
+L/r)+1…(1) となり、G(S)のステツプ応答がCR信号の期
間にほぼ一定値となるようにR,r,L,Cの値
を決ればよい。
次に、トランジスタQ22に入力された信号は、
入力端子17に入力されるクランプパルスが高レ
ベルの期間(第5図Hのt1の期間)はトランジス
タQ18,Q16,Q22がオン(トランジスタQ17,Q21
はオフ)して抵抗R19の電圧降下分だけレベルシ
フトしその電圧がトランジスタQ16,抵抗R20,を
通して積分器29のコンデンサC2に充電され
る。抵抗R20を小さく選べば上記t1の期間内にコ
ンデンサC2を充電してレベルシフトした電圧ま
でもち上げることができる。アナログゲート28
の説明と同様の動作で入力端子17の入力が低レ
ベルになるとこんどはトランジスタQ17,Q21
オンしトランジスタQ18,Q22.Q16がオフして前記
レベルシフトはコンデンサC2より断ち切られ
る。その結果積分器29の出力としては第5図H
のcに示すような波形となり、スライスデータ出
力としては第5図JのようにCR信号の前部から
デユーテイの50%に近いスライスデータが得られ
る。
また、上記抵抗R19の両端電圧より得られるレ
ベルシフト量は、抵抗R19に流す電流をトランジ
スタQ20,Q39のカレントミラー回路により供給
することにより、電源変動や温度変化があつても
変化しないようにしてある。すなわち、トランジ
スタのベース電流を無視すれば、抵抗R19の両端
電圧VSは、 VS=V/R30×R29/R18×R19=R29
19/R30・R18Z…(2) となり、先に述べたようにVZは電源変動や温度
変化が変化しないから抵抗比で分割されたVS
同様に変化しない。一方比較される文字データも
増巾器26の増巾度が抵抗(R12+R13)とR11と比
で決ることから電源変動,温度変化があつても変
化しないので、外部変化に対して安定なスライス
電圧プリセツトとすることができる。
発明の効果 以上のように、本発明によれば、第1に、デー
タスライスレベルを積分器を用いて作るようにし
ているため、積分回路は雑音を平均化する作用が
あるのでRF入力信号が小さくなつた時のように
雑音が多く混入した場合でも、そのスライスレベ
ルが影響を受けにくい。また、本発明で使用した
積分回路は線形回路であるため、映像復調器の群
遅延歪等による波形歪に対してもその出力は影響
を受けにくく、誤りの少い良好なスライス特性が
得られる。
第2に、送信側の重畳信号のレベル変動や受信
機の映像検波出力の信号振巾にばらつきがあつて
も、積分器を通した後の平均値(スライスレベ
ル)は文字データ信号の振幅の平均値すなわち中
間レベルに収束する為、上記変動があつても調整
の必要がない。
第3に、積分器に通す前に文字データ信号のほ
ぼ中間レベルにスライス電圧をプリセツトするこ
とにより、積分器に通して文字データ信号の平均
レベル迄立上げる時間を非常に短くすることがで
き、CR信号の前半部で起りやすい誤つたFC検出
の確率を大幅に下げることができる。更に、本発
明の回路によれば、プリセツト電圧を電源変動や
温度変化に対して非常に安定に作ることができ
る。
第4に、スライスする前の文字データ信号は前
述の如く帯域制限を受けてなまつている為、スラ
イスする時の振幅が小さいと、スライスレベルの
雑音等による変動でスライスデータはジツターし
やすいが、本発明のように入力映像信号のペデス
タル部をクランプして増幅し、映像信号の平均レ
ベルが変化しても増巾器のセンター動作点が変ら
ないようにすることによつて、上記増巾器の文字
データ信号部分に対するダイナミツクレンジを大
きくすることができ、増幅度も大きくとれて、ス
ライス後のジツターを少くすることができる。
第5に、本発明の回路は積分器部分を除けば集
積化しやすい回路となつており、従つてこれを集
積回路で作成することにより非常に安価に得るこ
とができるものである。
【図面の簡単な説明】
第1図はテレビジヨン信号に多重化される文字
データ信号の波形図、第2図は従来例のデータス
ライス回路のブロツク図、第3図は本発明の一実
施例におけるデータスライス回路のブロツク図、
第4図,第5図はその動作を説明するための波形
図、第6図はその一部の具体回路の回路図、第7
図はその中の増幅器の動作点を説明するための波
形図である。 3,6……クロツクランイン信号、4,7……
フレーミングコード信号、9……アンテナ、10
……映像復調器、11……テレビジヨン複合映像
信号、15……データスライス回路、16……テ
レビジヨン複合映像入力端子、17……クランプ
パルス入力端子、18……平均値検出ゲートパル
ス入力端子、19……スライスデータ出力端子、
20……同期分離回路、21……データサンプリ
ングクロツク発生回路、22……モノマルチ、2
3……フリツプフロツプ、24……フレーミング
コード検出器、25……クランプ回路、26……
増巾器、27……電圧比較器、28……第1のア
ナログゲート、29……積分器、30……レベル
シフト回路、31……第2のアナログゲート、3
2……パルス整形回路、33,34……バイアス
電源、37……インバータ。

Claims (1)

  1. 【特許請求の範囲】 1 テレビジヨン信号の予め定められた水平走査
    期間に重畳され帯域制限を受けた第1の2値信号
    を受信しこれをスライスして第2の2値信号を再
    生するデータスライス回路を備え、このデータス
    ライス回路は、前記第1の2値信号の重畳された
    複合映像信号を増巾して第3の信号を得る増幅手
    段と、前記第3の信号を第1のアナログゲートを
    通して積分器に供給しその出力として第1のアナ
    ログゲートが閉じている期間は前記積分器の入力
    に応じて積分した出力を、第1のアナログゲート
    が開放した後は開放する直前の積分器の出力をホ
    ールドした第4の信号をそれぞれ得る手段と、前
    記第3の信号を一定電圧だけレベルシフトする手
    段と、前記レベルシフトされた信号を第2のアナ
    ログゲートを通して水平同期信号の後部で輝度信
    号がペデスタルレベルにある一定の期間前記積分
    器の第4の信号出力をそのペデスタルレベルに設
    定する手段と、前記第3の信号と第4の信号とを
    電圧比較しこの電圧比較出力信号として前記第2
    の2値信号を再生する電圧比較器とを備えたこと
    を特徴とするデータスライス回路。 2 増幅手段は、第1の2値信号を一番大きく増
    巾できるように入力信号をクランプする手段を有
    するものであることを特徴とする特許請求の範囲
    第1項記載のデータスライス回路。
JP58016473A 1983-02-02 1983-02-02 デ−タスライス回路 Granted JPS59141886A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58016473A JPS59141886A (ja) 1983-02-02 1983-02-02 デ−タスライス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58016473A JPS59141886A (ja) 1983-02-02 1983-02-02 デ−タスライス回路

Publications (2)

Publication Number Publication Date
JPS59141886A JPS59141886A (ja) 1984-08-14
JPS6244473B2 true JPS6244473B2 (ja) 1987-09-21

Family

ID=11917233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58016473A Granted JPS59141886A (ja) 1983-02-02 1983-02-02 デ−タスライス回路

Country Status (1)

Country Link
JP (1) JPS59141886A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002300542A (ja) 2001-04-03 2002-10-11 Mitsubishi Electric Corp データスライサ回路

Also Published As

Publication number Publication date
JPS59141886A (ja) 1984-08-14

Similar Documents

Publication Publication Date Title
US4667235A (en) Teletext decoder
US4385319A (en) Synchronization signal separating circuit
US5801555A (en) Correlative double sampling (CDS) device
CA1126861A (en) Sync separator with a lock-ahead clamp
JPS6244473B2 (ja)
JPS6154310B2 (ja)
JPS6327166A (ja) ゲインコントロ−ルアンプ
EP0298488B1 (en) Video signal processing circuit for VTR signal
GB2164812A (en) Teletext decoder with slicing circuit
GB2091969A (en) Pcm signal extracting circuit
JPH0339988Y2 (ja)
JPH07193437A (ja) 利得切り替え型光受信増幅回路
JPH023586B2 (ja)
JPS62141871A (ja) 録画再生装置
JPH069388B2 (ja) 記録媒体再生装置のモ−ド判別装置
JPS6251034B2 (ja)
JPS6334651B2 (ja)
JPS6031422B2 (ja) 画信号補正装置
JPS5846115B2 (ja) クランプ回路
JPS6342903B2 (ja)
JPS6358667A (ja) デジタルデ−タスライス回路
JPS6272278A (ja) 同期信号分離装置
JPS59165528A (ja) パルス性雑音の低減装置
JPH05153432A (ja) クランプ装置
JPH10243338A (ja) ビデオ記録システム