JPS6272278A - 同期信号分離装置 - Google Patents
同期信号分離装置Info
- Publication number
- JPS6272278A JPS6272278A JP21104985A JP21104985A JPS6272278A JP S6272278 A JPS6272278 A JP S6272278A JP 21104985 A JP21104985 A JP 21104985A JP 21104985 A JP21104985 A JP 21104985A JP S6272278 A JPS6272278 A JP S6272278A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- circuit
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は複合映像信号から同期信号を分離するための
同期信号分離装置に関する。
同期信号分離装置に関する。
一般に同期信号分離装置は、映像信号の直流レベルを一
定の値に固定するいわゆるクランプ回路と、そのクラン
プされた映像信号をクランプレベルに対して所定レベル
異なった直流レベルでスライスするスライス回路とで構
成され、具体的には例えば第4図に示す回路が知られて
いる。
定の値に固定するいわゆるクランプ回路と、そのクラン
プされた映像信号をクランプレベルに対して所定レベル
異なった直流レベルでスライスするスライス回路とで構
成され、具体的には例えば第4図に示す回路が知られて
いる。
第4図Iこおいて、入力端子11から供給された正極性
複合映像15号は増幅器12、コンデンサ13を介して
トランジスタQ】のベースに供給される。トランジスタ
Q1はエミッタフォロワ型に構成され、出力信号がエミ
ッタからコンデンサ14を介してトランジスタQ2のベ
ースに供給される。トランジスタQ2のベースにはダイ
オード15とコンデンサ16の直列回路が基準電位点と
の間に接続されている。ダイオード15とコンデンサ1
6の接続点は、分圧抵抗17.18の接続点に接続され
ており、一定の直流電圧に設定されている。この抵抗1
7.18とコンデンサ16および電源Vccとでクラン
プ電圧源が形成され、コンデンサ14とダイオード15
を含めてクランプ回路を構成している。したがってトラ
ンジスタQ2のベースに供給される複合映像信号はクラ
ンプ電圧源の値からダイオード15の順方向電圧を引い
た電圧(Ec)でクランプされる。トランジスタQ2は
トランジスタQ3と差動接続されてiす、その相互エミ
ッタが抵抗19を介して基準電位点に接続され、トラン
ジスタQ3のコレクタに負荷抵抗20が接続されている
。またトランジスタQ3のベースには分圧抵抗21.2
2によって一定の電圧(Es)が供給されており、トラ
ンジスタQ2とQ3は、この電圧(Es)を中心として
、トランジスタQ2のベース電圧に応じて択一的に導通
または非導通動作状態をとる。
複合映像15号は増幅器12、コンデンサ13を介して
トランジスタQ】のベースに供給される。トランジスタ
Q1はエミッタフォロワ型に構成され、出力信号がエミ
ッタからコンデンサ14を介してトランジスタQ2のベ
ースに供給される。トランジスタQ2のベースにはダイ
オード15とコンデンサ16の直列回路が基準電位点と
の間に接続されている。ダイオード15とコンデンサ1
6の接続点は、分圧抵抗17.18の接続点に接続され
ており、一定の直流電圧に設定されている。この抵抗1
7.18とコンデンサ16および電源Vccとでクラン
プ電圧源が形成され、コンデンサ14とダイオード15
を含めてクランプ回路を構成している。したがってトラ
ンジスタQ2のベースに供給される複合映像信号はクラ
ンプ電圧源の値からダイオード15の順方向電圧を引い
た電圧(Ec)でクランプされる。トランジスタQ2は
トランジスタQ3と差動接続されてiす、その相互エミ
ッタが抵抗19を介して基準電位点に接続され、トラン
ジスタQ3のコレクタに負荷抵抗20が接続されている
。またトランジスタQ3のベースには分圧抵抗21.2
2によって一定の電圧(Es)が供給されており、トラ
ンジスタQ2とQ3は、この電圧(Es)を中心として
、トランジスタQ2のベース電圧に応じて択一的に導通
または非導通動作状態をとる。
したがってこの電圧(Es)をクランプ電圧(Ec)よ
り所定レベルだけ高いレベルに設定してお(ことにより
、同期信号の期biJでのみ、トランジスタQ3が導通
し、そのコレクタ電圧が下がる。これによって出力端子
23から同メレ」信号が取出される。すなわち、これは
複合映像信号の同期信号のスライスが行なわれたことで
あり、トランジスタQz、Qa抵抗19〜22によって
スライス回路が構成されており電圧(Es)はスライス
電圧である。
り所定レベルだけ高いレベルに設定してお(ことにより
、同期信号の期biJでのみ、トランジスタQ3が導通
し、そのコレクタ電圧が下がる。これによって出力端子
23から同メレ」信号が取出される。すなわち、これは
複合映像信号の同期信号のスライスが行なわれたことで
あり、トランジスタQz、Qa抵抗19〜22によって
スライス回路が構成されており電圧(Es)はスライス
電圧である。
第4図における動作波形を第5図に示す。第5図(A)
はトランジスタQ2のベースに入力される複合映像信号
を示し、その同期信号syの先端は電圧(Ec)でクラ
ンプされている。
はトランジスタQ2のベースに入力される複合映像信号
を示し、その同期信号syの先端は電圧(Ec)でクラ
ンプされている。
また電圧(Es)はスライス電圧すなわちトランジスタ
Q3のベース電圧であり、これによって第2図(B)に
示す同期信号が分離されて出力端子23に導かれる。
Q3のベース電圧であり、これによって第2図(B)に
示す同期信号が分離されて出力端子23に導かれる。
今、複合映像信号が第5図(A)の点線で示すようにほ
とんど黒レベルの信号で占められたとすると、クランプ
回路のインピーダンスのためにクランプ電圧(Ec)が
わずか△Eボルト変化する。このとき図に示すように、
映像信号はこの同期信号分離装置に至るまでに種々の周
波数帯域が制限される増幅器を通ってきていることによ
り、同期信号の立上がり、立下がりに傾斜を有するよう
に変形されている。したがって、このような信号をスラ
イス電圧(Es)でスライスした結果は第5図(C)に
示すようになり、正常な第5図(B)に比べて、位相の
ずれた同期信号が分離されることになる。このため、こ
の同期信号を用いて他の信号を外部同期させようとする
と同期信号の位相がずれてしまうという問題が生じてい
た。
とんど黒レベルの信号で占められたとすると、クランプ
回路のインピーダンスのためにクランプ電圧(Ec)が
わずか△Eボルト変化する。このとき図に示すように、
映像信号はこの同期信号分離装置に至るまでに種々の周
波数帯域が制限される増幅器を通ってきていることによ
り、同期信号の立上がり、立下がりに傾斜を有するよう
に変形されている。したがって、このような信号をスラ
イス電圧(Es)でスライスした結果は第5図(C)に
示すようになり、正常な第5図(B)に比べて、位相の
ずれた同期信号が分離されることになる。このため、こ
の同期信号を用いて他の信号を外部同期させようとする
と同期信号の位相がずれてしまうという問題が生じてい
た。
この発明は以上の点に対処してなされたもので、同期信
号に位相ずれを与えないで分離することを可能にした同
期信号分離装置を提供することを目的とする。
号に位相ずれを与えないで分離することを可能にした同
期信号分離装置を提供することを目的とする。
この発明は、複合映像信号の直流レベルを一定にするク
ランプ回路のクランプ電圧が変動した場合、スライス回
路のスライス電圧もその電圧変動に応じて変化するよう
に構成することによって上記目的を達成するものである
。
ランプ回路のクランプ電圧が変動した場合、スライス回
路のスライス電圧もその電圧変動に応じて変化するよう
に構成することによって上記目的を達成するものである
。
以下この発明を図面を参照して詳細に説明する。
第1図はこの発明の一実施例の回路ブロック図である。
入力端子31に供給された正極性複合映像信号は、後段
のスライス回路でスライスするのに充分なレベルにまで
増幅され第1のクランプ回路33に供給される。この第
1のクランプ回路33では複合映像信号の直流レベルが
一定になるようにクランプされる。すなわち同期信号S
yの先端がクランプ電圧(Ec)となるようにクランプ
される。第1のクランプ回路33の出力はスライス回路
34に供給され、ここで第2図(A)に示すようにスラ
イス電圧(Es)でスライスされ、第2図(B)に示す
信号に変換されて第1のモノマルチバイブレータ35に
供給される。第1のモノマルチバイブレータ35はスラ
イス回路が 34の出力の立上がりでトリヤされ、1水平走査期間よ
りわずかに短かい時間の経過後すなわち次の同期15号
のほぼ中央部と一致するタイミングで復帰して第2図(
C)に示す信号を出力する。第1のモノマルチバイブレ
ータ35の出力は第2のモノマルチバイブレータ36に
供給され、第2のモノマルチバイブレータ36はその人
力さが れな13号の立下がりでトリ力され対応する同期信号期
間が終fするタイミングで復帰し第2図(D)に示す信
号を出力する。この第2のモノマルチバイブレータ36
の出力は第2のクランプ回路37に供給される。第2の
クランプ回路37は第2のモノマルチバイブレータ36
の出力のパルス信号の存在する期間のみ複合映像13号
をクランプする。すなわち第2のクランプ回路37はい
わゆるシンクナツプクランプ回路であり、同期信号の先
端を所定電圧にクランプする。第2のクランプ回路37
の出力は演算増幅器で構成される比較器38の反転入力
端子に供給されると共にサンプルホールド回路39に加
えられる。一方スライス回路34の出力は第3のモノマ
ルチバイブレータ40にも供給されており箪3のモノマ
ルチバイブレータ40は第2図(B)に示す入力信号が の立上がりでトリ力され、次の同期信号のほぼフロント
ポーチの位置で復帰して第4図(E)に示す信号を出力
する。第3のモノマルチバイブレータ40の出力はさら
に第4のモノマルチバイブレータ41に供給され、第4
のマルチバイブ1″ レータ41はその人力信号の立下がりでトリ力されて短
い時間で復帰し、第2図(F)に示す信号を出力する。
のスライス回路でスライスするのに充分なレベルにまで
増幅され第1のクランプ回路33に供給される。この第
1のクランプ回路33では複合映像信号の直流レベルが
一定になるようにクランプされる。すなわち同期信号S
yの先端がクランプ電圧(Ec)となるようにクランプ
される。第1のクランプ回路33の出力はスライス回路
34に供給され、ここで第2図(A)に示すようにスラ
イス電圧(Es)でスライスされ、第2図(B)に示す
信号に変換されて第1のモノマルチバイブレータ35に
供給される。第1のモノマルチバイブレータ35はスラ
イス回路が 34の出力の立上がりでトリヤされ、1水平走査期間よ
りわずかに短かい時間の経過後すなわち次の同期15号
のほぼ中央部と一致するタイミングで復帰して第2図(
C)に示す信号を出力する。第1のモノマルチバイブレ
ータ35の出力は第2のモノマルチバイブレータ36に
供給され、第2のモノマルチバイブレータ36はその人
力さが れな13号の立下がりでトリ力され対応する同期信号期
間が終fするタイミングで復帰し第2図(D)に示す信
号を出力する。この第2のモノマルチバイブレータ36
の出力は第2のクランプ回路37に供給される。第2の
クランプ回路37は第2のモノマルチバイブレータ36
の出力のパルス信号の存在する期間のみ複合映像13号
をクランプする。すなわち第2のクランプ回路37はい
わゆるシンクナツプクランプ回路であり、同期信号の先
端を所定電圧にクランプする。第2のクランプ回路37
の出力は演算増幅器で構成される比較器38の反転入力
端子に供給されると共にサンプルホールド回路39に加
えられる。一方スライス回路34の出力は第3のモノマ
ルチバイブレータ40にも供給されており箪3のモノマ
ルチバイブレータ40は第2図(B)に示す入力信号が の立上がりでトリ力され、次の同期信号のほぼフロント
ポーチの位置で復帰して第4図(E)に示す信号を出力
する。第3のモノマルチバイブレータ40の出力はさら
に第4のモノマルチバイブレータ41に供給され、第4
のマルチバイブ1″ レータ41はその人力信号の立下がりでトリ力されて短
い時間で復帰し、第2図(F)に示す信号を出力する。
この信号はサンプルホールド回路39にサンプリングパ
ルスとして供給される。
ルスとして供給される。
第4のモノマルチバイブレータ41の出力パルス信号が
同期信号のフロントポーチの位置に発生するため、サン
プルホールド回路39ではそのフロントポーチの電圧が
ホールドされる。このサンプルホールド回路39の出力
はレベルシフト回路42によって一定の値だけレベルを
落とされ比較器38の非反転入力端子に供給される。比
較器38はレベルシフト回路42の出力電圧が、第2の
クランプ回路37の出力信号のレベルより高い期間にの
み高レベルの16号を出力する。したがって同期信号期
間にパルス信号を出力しそれが同期信号として出力端子
43に4出される。すなわち比較器38がスライス回路
として働き、レベルシフト回路42の出力電圧がスライ
ス電圧どして穢託するものである。
同期信号のフロントポーチの位置に発生するため、サン
プルホールド回路39ではそのフロントポーチの電圧が
ホールドされる。このサンプルホールド回路39の出力
はレベルシフト回路42によって一定の値だけレベルを
落とされ比較器38の非反転入力端子に供給される。比
較器38はレベルシフト回路42の出力電圧が、第2の
クランプ回路37の出力信号のレベルより高い期間にの
み高レベルの16号を出力する。したがって同期信号期
間にパルス信号を出力しそれが同期信号として出力端子
43に4出される。すなわち比較器38がスライス回路
として働き、レベルシフト回路42の出力電圧がスライ
ス電圧どして穢託するものである。
以上のように構成された装置において、腹合映像信号が
ほとんど黒レベルの信号で1:!を成された場合、第1
のクランプ回路33の出力はその直流レベルが第2図(
A)に点線で示すように変動する。その結果、各モノマ
ルチバイブレータの出力信号も752図(B)〜第2図
(F)の点線で示すように変動する。しかしながらこの
状態においても、第4のモノマルチバイブレータ41の
出力パルス信号が同期信号のフロントポーチに位置する
ように設定しておけば、サンプルホールド回路39の出
力電圧は映像信号の直流レベルの変動に応じて変化する
。したがってレベルシフト回路42の出力電圧も同様に
変動することに極り、第2図(G)に示すようにスライ
ス電圧が実線で示すレベルの(Es)から点!で示すレ
ベルの(Es’)に移行することになる。
ほとんど黒レベルの信号で1:!を成された場合、第1
のクランプ回路33の出力はその直流レベルが第2図(
A)に点線で示すように変動する。その結果、各モノマ
ルチバイブレータの出力信号も752図(B)〜第2図
(F)の点線で示すように変動する。しかしながらこの
状態においても、第4のモノマルチバイブレータ41の
出力パルス信号が同期信号のフロントポーチに位置する
ように設定しておけば、サンプルホールド回路39の出
力電圧は映像信号の直流レベルの変動に応じて変化する
。したがってレベルシフト回路42の出力電圧も同様に
変動することに極り、第2図(G)に示すようにスライ
ス電圧が実線で示すレベルの(Es)から点!で示すレ
ベルの(Es’)に移行することになる。
これによって直流レベルが変動しない場合とほぼ同じ位
1δで同期信号期間をスライスすることができるため、
比較回路38の出力である同期は号に位相ずれが発生す
ることはない。
1δで同期信号期間をスライスすることができるため、
比較回路38の出力である同期は号に位相ずれが発生す
ることはない。
以上述べた第1図に示す実施例では、従来と同様なg
M lこよって爵た同期信号からシンクチップクランプ
用のパルスとフロントポーチをサンプリングするサンプ
リングパルスを作成し、まずシンクチップクランプを行
なってから、フロントポーチをサンプリングし、そのレ
ベルに基づく電圧とシンクチップクランプした腹合映像
信号とを比較することによって、確実に同期信号部分の
、はぼ同一部分でスライスできるようにしているが、要
は70/トポーチのレベルと同期11号先端のレベルの
関連においてスライスレベルが決定されればよく、例え
ば第3図に示すようにシンクチップクランプ回路を省略
することもできる。
M lこよって爵た同期信号からシンクチップクランプ
用のパルスとフロントポーチをサンプリングするサンプ
リングパルスを作成し、まずシンクチップクランプを行
なってから、フロントポーチをサンプリングし、そのレ
ベルに基づく電圧とシンクチップクランプした腹合映像
信号とを比較することによって、確実に同期信号部分の
、はぼ同一部分でスライスできるようにしているが、要
は70/トポーチのレベルと同期11号先端のレベルの
関連においてスライスレベルが決定されればよく、例え
ば第3図に示すようにシンクチップクランプ回路を省略
することもできる。
第3図に示す実施例は、第1のクランプ回路33の出力
をサンプルホールド回路39でサンプリングホールドす
ると共に比較器38に供給しており、クランプパルスを
作る第1、第2のモノマルチバイブレータ35.36と
第2のクランプ回路37が省略されている。
をサンプルホールド回路39でサンプリングホールドす
ると共に比較器38に供給しており、クランプパルスを
作る第1、第2のモノマルチバイブレータ35.36と
第2のクランプ回路37が省略されている。
なお、フロントポーチのレベルはバックポーチのレベル
と同一で、いわゆるペデス名ルレペルとして設定されて
いるものでありどちらをサンプリングホールドしてもか
まわないがカラー映像信号の場合にはバックポーチに色
バースト信号が重畳されているため、フロントポーチの
方が好ましい。
と同一で、いわゆるペデス名ルレペルとして設定されて
いるものでありどちらをサンプリングホールドしてもか
まわないがカラー映像信号の場合にはバックポーチに色
バースト信号が重畳されているため、フロントポーチの
方が好ましい。
また、以上述べた実施例をより確実に動作させるために
、同期信号部分のレベルすなわちペデスタル部分からシ
ンクチップまでの振幅が一定になるように制御する自動
利得制御回路をこの同期信号分離装置の前段に設けても
よい。
、同期信号部分のレベルすなわちペデスタル部分からシ
ンクチップまでの振幅が一定になるように制御する自動
利得制御回路をこの同期信号分離装置の前段に設けても
よい。
以上のようにこの発明によれば、複合映像信号の直流レ
ベルが変動したとき、スライス電圧をそれに応じて変移
させるようにしたため、常に位相ずれを生じさせること
なく同期信号を分離することができる同期信号分離装置
を提供できる。
ベルが変動したとき、スライス電圧をそれに応じて変移
させるようにしたため、常に位相ずれを生じさせること
なく同期信号を分離することができる同期信号分離装置
を提供できる。
第1図はこの発明の一実施例を示す回路ブロック図、第
2図は第1図の動作を説明するための信号波形図、第3
図はこの発明の他の実施例を示す回路ブロック図、第4
図は従来の同期信号分離装置を示す回路ブロック図、第
5 釘宛4図の動作を説明するための信号波形図である
。 、35.36.40.41・・・・・・モノマルチバイ
ブレータ38・・・・・・・・・・・・・・・・・・・
・・・・・比較器代理人 弁理士 則 近 憲 佑 同 宇 治 弘J
2図は第1図の動作を説明するための信号波形図、第3
図はこの発明の他の実施例を示す回路ブロック図、第4
図は従来の同期信号分離装置を示す回路ブロック図、第
5 釘宛4図の動作を説明するための信号波形図である
。 、35.36.40.41・・・・・・モノマルチバイ
ブレータ38・・・・・・・・・・・・・・・・・・・
・・・・・比較器代理人 弁理士 則 近 憲 佑 同 宇 治 弘J
Claims (1)
- 【特許請求の範囲】 複合映像信号の直流レベルを固定させるクランプ回路と 前記クランプ回路より出力される複合映像信号のペデス
タルレベルをサンプリングしてホールドするサンプルホ
ールド回路と このサンプルホールド回路の出力信号のレベルをシフト
するレベルシフト回路と、 前記クランプ回路より出力される複合映像信号と前記レ
ベルシフト回路の出力信号の電圧レベル比較を行ない比
較結果を2値信号に変換して同期信号として出力する比
較回路とを有したことを特徴とする同期信号分離装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21104985A JPS6272278A (ja) | 1985-09-26 | 1985-09-26 | 同期信号分離装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21104985A JPS6272278A (ja) | 1985-09-26 | 1985-09-26 | 同期信号分離装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6272278A true JPS6272278A (ja) | 1987-04-02 |
Family
ID=16599533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21104985A Pending JPS6272278A (ja) | 1985-09-26 | 1985-09-26 | 同期信号分離装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6272278A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0492879U (ja) * | 1990-12-27 | 1992-08-12 | ||
| US5751367A (en) * | 1994-08-30 | 1998-05-12 | Mitsubishi Denki Kabushiki Kaisha | Video signal detecting apparatus |
-
1985
- 1985-09-26 JP JP21104985A patent/JPS6272278A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0492879U (ja) * | 1990-12-27 | 1992-08-12 | ||
| US5751367A (en) * | 1994-08-30 | 1998-05-12 | Mitsubishi Denki Kabushiki Kaisha | Video signal detecting apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4680633A (en) | Circuit and method for producing accurate dc restored video waveform, horizontal sync pulses, and vertical sync pulses | |
| KR100307979B1 (ko) | 보조비디오데이타슬라이서 | |
| KR900004205A (ko) | 문자다중방송수신이 가능한 컬러텔레비젼수상기 | |
| US7782397B2 (en) | Alternative video sync director | |
| US4064541A (en) | Constant pulse width sync regenerator | |
| US6912009B2 (en) | Data slice circuit separating data added to a signal superposed on a video signal based on slice level | |
| JPS6350271A (ja) | テレビジヨン信号クランプ装置 | |
| US4233629A (en) | Sync separator with a look-ahead clamp | |
| US4228456A (en) | Burst gating signal generating circuit | |
| US4612577A (en) | Video signal processor with selective clamp | |
| KR920001012B1 (ko) | 비데오신호 처리회로 | |
| US6441871B1 (en) | Method for correcting amplitude of synchronizing signal of composite video signal and device therefor | |
| JP2963915B2 (ja) | 同期分離回路 | |
| KR910009043Y1 (ko) | 동기신호 위상 자동 변환회로 | |
| JP3019313B2 (ja) | 同期信号自動切換装置 | |
| KR960007562Y1 (ko) | 자동이득제어회로 | |
| KR910003623Y1 (ko) | 문자 다중 방송 화면의 전환 제어회로 | |
| KR890003767B1 (ko) | 동기신호분리 집적회로 | |
| JPH0657052B2 (ja) | 同期信号除去装置 | |
| KR890003222B1 (ko) | 합성 동기신호 분리 및 고주파 디지탈 동기신호 분리용 집적회로 | |
| KR0160615B1 (ko) | 동기신호 분리회로 | |
| KR930001328Y1 (ko) | Vcr의 색신호 뮤트에 의한 화질개선회로 | |
| KR910008292Y1 (ko) | 케이블 길이에 따른 위상지연 보상회로 | |
| JPS5947909B2 (ja) | 同期分離装置 | |
| JPH04297187A (ja) | 同期分離回路 |