JPS6244794A - ビツトマツプデイスプレイのポインタ表示方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はビットマツプディスプレイ装置に関し、特にデ
ィスプレイ上の位置を指示するポインタの表示方式に関
する。

（従来技術） 従来、ビットマツプディスプレイにポインタを表示する
方法として、ポインタの形状を表わす方形パターンと、
ビットマツプメモリの方形パターンとの間で対応するビ
ットごとに排他的論理和を求め、ビットマツプメモリに
書込むことによりポインタを表示し、再度、同一操作を
することによりポインタ表示をクリアする方法が採用さ
れていた。

（発明が解決しようとする問題点） 上述した従来技術によるビットマツプディスプレイのポ
インタ表示方式では、ポインタ表示前のビットマツプメ
モリの内容を退避せず、白地には黒、黒地には白を対応
させているため、操作者の肉眼で表示内容を認知しやす
いと云う利点がある。

しかしながら、ビットマツプメモリにドツト単位に白、
黒（１＃０）を交互に配置して得られる半輝度面に従来
のポインタ表示方式を適用すると、ポインタは操作者の
肉眼では認知不能になると云う欠点がある。

本発明の目的は、ポインタの形状を表わす第１の方形パ
ターン、上記第１の方形パターンに対して１とＯとの交
互ドツトの半輝度方形パターンをドツトごとに対応させ
て論理積を求めることにより形成した第２の方形パター
ン、ならびに第１の方形パターンに対して上記半輝度方
形パターンの各ドツトを反転した方形パターンをドツト
ごとに対応させて論理積を求めることにより形成した第
３の方形パターンを生成し、フレームメモリ上の任意の
ドツト位置に上記３種類のりずれかの方形パターンの左
上隅を合せ、フレームメモリの対応するドツトとの間で
排他的論理和を求めてフレームメモリへ転送することに
より上記欠点を除去し、ポインタの操作者の肉眼により
認知不能にならないように構成したビットマツプディス
プレイポインタ方式を提供することにある。

（問題点を解決するための手段） 本発明によるビットマツプディスプレイのポインタ表示
方式はパターン生成手段と、フレームメモリ手段と、論
理手段とを具備して構成したものである。

パターン生成手段はポインタの形状を表わす第１の方形
パターン、第１の方形パターンに対して１と０との交互
ドツトで構成された半輝度方形パターンをドツトごとに
論理積を求めた第２の方形パターン、ならびに第１の方
形パターンに対して半輝度方形パターンの各ドツトを反
転した方形パターンをドツトごとに論理積を求めた第３
の方形パターンを生成するためのものである。

フレームメモリ手段は、任意のドツト位置に第１〜第３
の方形パターンのいずれかの左上隅を合せて格納するた
めのものである。

論理転送手段は、フレームメモリの対応するドツト間で
排他的論理和をとってフレームメモリ手段に転送するた
めのものである。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は、本発明によるビットマツプディスプレイのポ
インタ表示方式を示す一実施例の全体構成を示すブロッ
ク図である。第１図において、１は１６ビツトマイクロ
プロセサ、２はバス、３はプログラムメモリ、４はフレ
ームメモリ、５は方形パターンメモリ、６はＣＲＴであ
る０ 第１図において、１６ビツトのマイクロプロセサ（以降
、ＣＰＵと呼ぶ）ｌはデータ／アドレス／制御バスを介
して排他的論理和を求めながら方形パターンを転送する
論理を含むプログラムメモリ３、ビットマツプ情報を格
納するフレームメモリ４、ならびにポインタ表示のため
０３１類の方形パターンメモリ５に対して接続され、Ｃ
ＲＴ６にはフレームメモリ４０ビツトマツプ情報が表示
されている。

第２図は、フレームメモリ４の内部構成例を示す説明図
である。第２図（ａ）Ｉｒｉ、フレームメモリ４の内部
のＣＲＴ６上に表示されるビットマツプレイアウトを示
し、Ｘ（水平）方向およびＹ（垂直）方向ともに５１２
ドツトで構成されており、ＣＰＵ１からは１６ビツトを
１語として続出し／書込みをすることができ、その語ア
ドレスは同図において（００１）・・・・・・〔１６３
８３〕で示しである。第２図（ｂ）はこの語のアドレス
を並べかえて示した場合の説明図である。

ビットマツプレイアウトの任意のドツトアドレスは（ｘ
、ｙ）で与えられ、Ｘ、Ｙとも９ビツトで表現される。

この表現を第２図（Ｃ）　、　（ｄ）に示す。また、Ｃ
ＰＵ１からフレームメモリ４へのアクセスは語単位に行
われ、任意のドツトアドレス（Ｘ、Ｙ）を含む語は第２
図（ｅ）に示す形式で表現されろ。

第３図（ａ）〜（Ｃ）は方形パターンメモリ５に含まれ
る３種類のパターンを示し、それぞれ１６×１６ドツト
、水平１６ドツトが１語で構成され、各メツシュが１ド
ツトを示し、斜線の入ったドツトが輝度あり（値１）を
示し、斜線の入っていないドツトが輝度なしく値Ｏ）を
示す。第３図（ａ）は白地（各ドツトがすべて１）、ま
たは黒地（各ドツトがすべてＯ）で実現されろフレーム
メモリ４の無地面上にポインタを表示するための方形パ
ターンを示し、第３図（ｂ）　、　（Ｃ）の方形パター
ンは第３図（ａ）の方形パターンに対して１ドツト単位
に白（１）と黒（０）とを交互に配置して得られる半輝
度パターンと、対応ドツトごとに論理積を求めて形成し
た方形パターンとである。両パターンの相違は、半輝度
パターンにおいて第３図（ａ）に示す方形パターンの始
点（左上）ドツトがＯであるか、あるいは１であるかに
よる。

第４図は本発明による半輝度パターンへのポインタ表示
のようすを示す説明図であり、第４図（ａ）に示すフレ
ームメモリ４上の半輝度パターンに対して第３図（切お
よび第３図（Ｃ）の方形パターンをドツト対応で排他論
理和を求めた結果を第４図山）　、　（Ｃ）に示す。第
４図Φ）は半輝度パターンに対してポインタ形状が輝度
をもち、ポインタ形状部がすべて１の場合を示す。いっ
ぽう、第４図（Ｃ）は半輝度パターンに対して輝度なし
となり、ポインタ形状部がすべてＯの場合を示す。

第４図に右いて、Φ）　、　（Ｃ）はいずれも認知可能
になることがわかる。

第５図は、フレームメモリ４の内部の任意の位置にポイ
ンタを表示しようとする際の位置関係を示す説明図であ
る。０印で示しているドツト位置は（ｘ、ｙ）で指定さ
れるポインタの表示位置を示し、太線で囲んでいる１６
Ｘ１６ドツドの方形範囲は第３図（ａ）〜（Ｃ）のポイ
ンタ形状を含む方形パターンを転送しようとする位置で
あるが、同図かられかるように、一般にＸ方向はＣＰＵ
１がフレームメモリ４をアクセスする際の語境界にまた
がっており、方形パターンをフレームメモリ４に転送す
るためには同図に示す左方形と右方形とに操作領域を二
分する必要がある。

第６図は、上記のフレームメモリ４に対して、第３図（
ａ）〜（Ｃ）のポインタ形状を含む方形パターンを、排
他的論理和を求めながら転送するための具体的な論理の
流れ図であり、斯かる論理を形成するソフトウェアはプ
ログラムメモリ３に格納されている。

上記論理の入力条件は、ポインタの表示位置を指定する
ドツト位置を示す第２図（Ｃ）　、　（ｄ）のフォーマ
ットの（Ｘ、Ｙ）アドレスと、ポインタの種類を指定す
るコードとにより与えられる。

上記論理の流れ図の範囲（ａ）では、表示指定コードに
より無地面へのポインタ表示であるか、または半輝度面
への輝度をもったポインタ表示であるか、あるいは半輝
度面への輝度をもたないポインタ表示であるかによって
３種類の方形パターンを選択し、ＣＰＵ１の内部の汎用
レジスタＢＥＧ−Ａ（以下、汎用レジスタをＢＥＧ−Ｘ
で表わす。）にそれぞれ方形パターンの格納先頭アドレ
スをセットしている。前提として、フレームメモリ４０
半輝度面にはドツトアドレスＸ。Ｖ　Ｙ　ｏの値が書込
まれているものとする。

次に、範囲（ｂ）では入力条件の（ｘ、ｙ）アドレスを
フレームメモリ４のＣＰＵＩからアクセス可能な語アド
レス（第３図（ｅ）のフォーマット）に変換して、汎用
レジスタＲＥＧ−Ｂに格納するとともに、胎内ドツトア
ドレス（第３図（ｆ）のフォーマット）を汎用レジスタ
ＢＥＧ−Ｄに格納している。

次に、範囲（Ｃ）では上記汎用レジスタＲＥＧ−Ｄの内
容を調べ、汎用レジスタＲＥＧ−Ｄの内容がＯであれば
、方形パターンをフレームメモリ４へ転送する際にＸ方
向の語境界にまたがらないので、第７図の単一方形操作
を１回だけ行う。汎用レジスタＲＥＧ−Ｄの内容が０で
なければ、方形パターンをフレームメモリ４へ転送する
際にＸ方向の語境界にまたがるので、第８喝の左方形操
作と第９図の右方形操作とを行う。

第７図は単一方形操作のプログラムを示し、汎用レジス
タＲ，ＥＧ−Ｃにセットされた方形パターンの語数の回
数弁（１６回）だけ、汎用し書 ジスタ几ＥＧ−Ａの内容でアドレスされた方形パターン
の内容（１）ＲＥＧ−Ａ）　　をＣＰＵＩのアキュムレ
ータ（ＡＣＣ）に読込み、汎用レジスタＲＦ３Ｇ−Ｈの
内容でアドレスされるフレームメモリ４の内容（（Ｍ）
Ｒ，ＥＧ−Ｂ　）と上記アキュームレータ（ＡＣＣ）の
データとの排他的論理和（￥）を求め、その結果を再び
フレームメモリ４の同一アドレスに格納する動作を行う
。

この場合、方形パターンについてはアドレス（ＢＥＧ−
Ｂの内容）を１ずつ増分させ、フレームメモリ４に対し
てはＹ方向の移動であるのでアドレス（ＲＥＧ−Ａ）を
３２ずつ増分して上記動作を繰返す。

第８因は左方形操作のプログラムを示し、単一方形操作
と異なる操作部分を第８図（ａ）〜（Ｃ）で示しである
。範囲（ａ）と範囲（Ｃ）とでは、後続する左方形の操
作のために方形パターンのアドレス（ＲＥＧ−Ａの内容
）と、フレームメモリ４のアドレス（ＲＥＧ−Ｂの内容
）とをそれぞれ退避／復旧させている。範囲（ｂ）はフ
レームメモリ４と排他的論理和をとる方形パターンの左
方形に含まれる分のビット分だけ右につめる操作を示す
。他のプログラム部分は、第７図と同様である０ 第９図は、右方形操作のプログラムを示す説明図である
。第９図において左方形操作とは異なる操作部分を（ａ
）、Φ）で示しである。範囲（ａ）ではフレームメモリ
４のアドレス（ＲＥＧ−Ｂの内容）をＸ方向に１だけ増
分して、フレームメモリ４の右方形のアドレスに変更し
ている。

範囲（ｂ）ではフレームメモリ４と排他的論理和をとる
方形パターンの左方形に含まれる分のビット分だけ左に
つめることにより右方形を得るための操作を示す。他の
プログラム部分は、第８図と同様である。なお、この後
、もう一度、同様の操作を行うと、ポインタの表示をな
くすことができる。また、無地面に対して半輝度画用の
表示動作を指定しても、認知可能なポインタ表示が可能
である。

（発明の効果） 以上説明したように本発明は、ポインタパターンと半輝
度面パターンとの論理積を求めて生成した方形パターン
で、フレームメモリの内容と上記パターンとの間で排他
的論理和を求めることにより、半輝度面で認識が可能な
ポインタ表示を行うことができると云う効果がある。

【図面の簡単な説明】

第１図は、本発明によるビットマツプディスプレイのポ
インタ表示方式を実現する一実施例を示すブロック図で
ある。 第２図は、第１図のフレームメモリの内部構成例を示す
説明図である。 第３図は、第１図の方形パターンメモリに格納される方
形パターンの実例を示す説明図である。 第４図は、半輝度パターンへのポイン々専示を示す説明
図である。 第５図は、第１図のフレームメモリの任意の位置にポイ
ンタを表示しようとする際の位置関係図である。 第６図は、第１図のフレームメモリに第３図のポインタ
形状を含む方形パターンを、排他的論理和をとりながら
転送する論理を示すフローチャートである。 第７図は、単一方形操作の論理を示すフローチャートで
ある。 第８図は、左方形操作の論理を示すフローチャートであ
る。 第９図は、右方形操作の論理を示すフローチャートであ
る。 １・・・１６ビツトマイクロブロセサ （ＣＰＵ） ２　・・・ノイス ３・・・プログラムメモリ ４・・・フレームメモリ ５・・・パターンメモリ ６・・・ＣＲ，Ｔ 才１図 ５＋−２図 ↓ （Ｃ） ｏ　　ｏ　　　ａ　　　ｏ　　　ｌ　　　ｔｙ　　　ｌ
　　ＸｅＸｙＸｔ”１ｓＸａＸｓＸｚＸｒＸ。 （ｄ） σ　σ　／　／　ρ　σ　σ　βγｖ　Ｙｂ　Ｙｓ　Ｙ
Ｊ　ＹＪ　Ｙ２　ＹＩ　ＹＪ（ｅ） ｌ　ｌＹ８γりＹ６ＹｊＹ４ＹｊＹ２γ＋　Ｙａ　Ｘｓ
　Ｘｙ　Ｘｔ　Ｘｓ　Ｘ４囚コη口

Claims (1)

【特許請求の範囲】
1. ポインタの形状を表わす第１の方形パターン、前記第１
   の方形パターンに対して１と０との交互ドットで構成さ
   れた半輝度方形パターンをドットごとに論理積を求めた
   第２の方形パターン、ならびに第１の方形パターンに対
   して前記半輝度方形パターンの各ドットを反転した方形
   パターンをドットごとに論理積を求めた第３の方形パタ
   ーンを生成するためのパターン生成手段と、任意のドッ
   ト位置に前記第１〜第３の方形パターンのいずれかの左
   上隅を合せて格納するためのフレームメモリ手段と、前
   記フレームメモリの対応するドット間で排他的論理和を
   とって前記フレームメモリ手段に転送するための論理転
   送手段とを具備して構成したことを特徴とするビットマ
   ップディスプレイのポインタ表示方式。