JPS6247005B2 - - Google Patents
Info
- Publication number
- JPS6247005B2 JPS6247005B2 JP56076240A JP7624081A JPS6247005B2 JP S6247005 B2 JPS6247005 B2 JP S6247005B2 JP 56076240 A JP56076240 A JP 56076240A JP 7624081 A JP7624081 A JP 7624081A JP S6247005 B2 JPS6247005 B2 JP S6247005B2
- Authority
- JP
- Japan
- Prior art keywords
- amplitude
- phase
- level
- detection circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 24
- 230000001360 synchronised effect Effects 0.000 claims description 17
- 238000001914 filtration Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は、位相同期ループを用いて構成してな
る振幅同期検波回路に関し、特にループの位相同
期状態を正確に検出することのできる回路を提供
せんとするものである。
る振幅同期検波回路に関し、特にループの位相同
期状態を正確に検出することのできる回路を提供
せんとするものである。
位相同期状態検出回路（以下、同期検出回路と
略称する）は電圧制御形発振器の発振周波数およ
び位相を到来入力信号に同期させるための位相同
期ループの状態を検知する目的で配置されるもの
であり、その出力は、例えばミユーテイング、イ
ンジケータ回路の駆動信号として用いられたり、
あるいは位相同期ループのループフイルタの切換
え信号として用いられるなど、種々の利用がなさ
れる。
略称する）は電圧制御形発振器の発振周波数およ
び位相を到来入力信号に同期させるための位相同
期ループの状態を検知する目的で配置されるもの
であり、その出力は、例えばミユーテイング、イ
ンジケータ回路の駆動信号として用いられたり、
あるいは位相同期ループのループフイルタの切換
え信号として用いられるなど、種々の利用がなさ
れる。
無線機器への応用においては、到来入力信号の
レベルの変化あるいは無線周波パルス性雑音によ
る妨害など種々の実用化を阻害する要因を含んで
おり、これらの要因に対して高安定な同期検出回
路が必要となつている。このような同期検出回路
の一例は第１図に示した特開昭53−78153号公報
記載のものがあり以下図面を参照して説明する。
レベルの変化あるいは無線周波パルス性雑音によ
る妨害など種々の実用化を阻害する要因を含んで
おり、これらの要因に対して高安定な同期検出回
路が必要となつている。このような同期検出回路
の一例は第１図に示した特開昭53−78153号公報
記載のものがあり以下図面を参照して説明する。
第１図では、電圧制御形発振器１、第１の位相
比較器２、低域ろ波器３とからなる位相同期ルー
プと、第２の位相比較器４１、レベル比較器４２
および低域ろ波器４３とからなる同期検出回路４
によつて構成されることが示されている。この回
路では、第２の位相比較器４１が前記の位相同期
ループの同期、非同期状態に応じて実質的にそれ
ぞれ振幅同期検波器および周波数変換器のいずれ
かの作用を有することによつて生じる出力信号波
形の違いを振幅分離方式のレベル比較器４２で検
出し、その出力の平均値あるいは略尖頭値を検出
出力信号とするものである。
比較器２、低域ろ波器３とからなる位相同期ルー
プと、第２の位相比較器４１、レベル比較器４２
および低域ろ波器４３とからなる同期検出回路４
によつて構成されることが示されている。この回
路では、第２の位相比較器４１が前記の位相同期
ループの同期、非同期状態に応じて実質的にそれ
ぞれ振幅同期検波器および周波数変換器のいずれ
かの作用を有することによつて生じる出力信号波
形の違いを振幅分離方式のレベル比較器４２で検
出し、その出力の平均値あるいは略尖頭値を検出
出力信号とするものである。
かかる構成を有する同期検出回路は到来入力信
号に混入したパルス性の雑音にも応答するために
誤動作を生じやすく、また入力信号が微弱レベル
になると、検出器の出力は位相同期ループが同期
している場合と同じモードになるために例えば無
信号時にもインジケータ回路がループの同期状態
と同じに駆動されるなどの不都合が生じる。
号に混入したパルス性の雑音にも応答するために
誤動作を生じやすく、また入力信号が微弱レベル
になると、検出器の出力は位相同期ループが同期
している場合と同じモードになるために例えば無
信号時にもインジケータ回路がループの同期状態
と同じに駆動されるなどの不都合が生じる。
本発明は上記のような実用上の欠点にかんがみ
てなされたものであり、特に到来入力信号に混入
したパルス性の雑音に対して誤動作をすることの
ない同期検出回路を提供せんとするものである。
てなされたものであり、特に到来入力信号に混入
したパルス性の雑音に対して誤動作をすることの
ない同期検出回路を提供せんとするものである。
本発明にもとずく同期検出回路は、従来回路例
と同様の第１および第２の位相比較器を有し、そ
れぞれが既知の位相同期ループ内の位相比較器と
振幅同期検波器とを構成するように相対的にπ／
２（vad）の動作位相の違いが与えられる。同期
検出回路は上記の第２の位相比較器、すなわち振
幅同期検波器の出力側に配置された低域ろ波器と
レベル比較器とから構成され、この比較器の基準
レベルは振幅同期検波器の出力信号を位相同期ル
ープの同期状態と非同期状態に対応する異なつた
それぞれの略平均直流レベルの範囲内に設定さ
れ、さらに低域ろ波器の入力信号端すなわち振幅
同期検波器の出力信号端では、零搬送波レベルに
対応する直流レベルを基準として正および負方向
の全ての振幅情報（信号分および雑音分とを含
む）に対しての略線形動作範囲がほぼ等しく設定
される特長をもつている。
と同様の第１および第２の位相比較器を有し、そ
れぞれが既知の位相同期ループ内の位相比較器と
振幅同期検波器とを構成するように相対的にπ／
２（vad）の動作位相の違いが与えられる。同期
検出回路は上記の第２の位相比較器、すなわち振
幅同期検波器の出力側に配置された低域ろ波器と
レベル比較器とから構成され、この比較器の基準
レベルは振幅同期検波器の出力信号を位相同期ル
ープの同期状態と非同期状態に対応する異なつた
それぞれの略平均直流レベルの範囲内に設定さ
れ、さらに低域ろ波器の入力信号端すなわち振幅
同期検波器の出力信号端では、零搬送波レベルに
対応する直流レベルを基準として正および負方向
の全ての振幅情報（信号分および雑音分とを含
む）に対しての略線形動作範囲がほぼ等しく設定
される特長をもつている。
以下、本発明の詳細を図面を参照して説明す
る。
る。
第２図は本発明にもとずく同期検出回路の基本
構成を示したものである。第１図と同一の機能を
有するものにおいては同一符号を用いることとす
る。
構成を示したものである。第１図と同一の機能を
有するものにおいては同一符号を用いることとす
る。
振幅同期検波器４４は基本的には従来例のもの
と同じであるがその出力端における動作範囲は第
３図で示すように零搬送波レベルE0を基準に正
および負方向が略等しくなるようにそれぞれ
E1，E2に制限される。この動作範囲を制限する
には例えば第４図で示すように位相比較器４４の
出力端T1，T2の間に接続されたダイオード４４
１，４４２からなる振幅制限器が配置される。到
来入力信号S1に混入したパルス性の雑音成分によ
つて振幅同期検波器を構成するトランジスタ４４
３，４４４が飽和する場合には、出力の雑音成分
の振幅は直流動作点を基準として正方向と負方向
とで非対称なものとなるが、前記の振幅制限器は
これを対称なものに変換する。
と同じであるがその出力端における動作範囲は第
３図で示すように零搬送波レベルE0を基準に正
および負方向が略等しくなるようにそれぞれ
E1，E2に制限される。この動作範囲を制限する
には例えば第４図で示すように位相比較器４４の
出力端T1，T2の間に接続されたダイオード４４
１，４４２からなる振幅制限器が配置される。到
来入力信号S1に混入したパルス性の雑音成分によ
つて振幅同期検波器を構成するトランジスタ４４
３，４４４が飽和する場合には、出力の雑音成分
の振幅は直流動作点を基準として正方向と負方向
とで非対称なものとなるが、前記の振幅制限器は
これを対称なものに変換する。
例えば位相同期ループが同期している場合には
第４図の出力端子T1には第３図Ａで示す如くの
検波信号ＶSとこの信号に重畳した雑音成分ＶN
（図においては１周期のみを表わしている）が生
じる。重畳した雑音ＶNが位相比較器、あるいは
他の如何なる信号処理回路によりその振幅が制限
されないならばその平均直流レベルは信号ＶSの
瞬時直流レベルに等しくなる。しかし、位相比較
器およびその前後の信号処理回路を含む全ての通
常の回路においては比較的動作範囲が狭いために
到来雑音成分の振幅を非対称なものとしてしま
う。その結果、位相同期ループが非同期状態にあ
るときに生じる第３図Ｂのビート信号ＶS′とこれ
に重畳した雑音成分ＶN′の合成の振幅情報の平均
直流レベルが瞬時的に移動するが本発明において
はこの平均直流レベルが一定となるために低域ろ
波器４５の出力端では位相同期ループの非同期状
態に対応する直流レベルは瞬時的にもE0維持で
きる特長がある。従つて、レベル比較器４６の基
準レベルを第３図のE0とE2の間でしかもE0のご
く近傍に設定することができるから到来入力信号
の微少なレベルに対しても確実に検出できるのみ
でなく例えば負変調テレビジヨン信号に対しては
高変調に対しても安定に検出できる。
第４図の出力端子T1には第３図Ａで示す如くの
検波信号ＶSとこの信号に重畳した雑音成分ＶN
（図においては１周期のみを表わしている）が生
じる。重畳した雑音ＶNが位相比較器、あるいは
他の如何なる信号処理回路によりその振幅が制限
されないならばその平均直流レベルは信号ＶSの
瞬時直流レベルに等しくなる。しかし、位相比較
器およびその前後の信号処理回路を含む全ての通
常の回路においては比較的動作範囲が狭いために
到来雑音成分の振幅を非対称なものとしてしま
う。その結果、位相同期ループが非同期状態にあ
るときに生じる第３図Ｂのビート信号ＶS′とこれ
に重畳した雑音成分ＶN′の合成の振幅情報の平均
直流レベルが瞬時的に移動するが本発明において
はこの平均直流レベルが一定となるために低域ろ
波器４５の出力端では位相同期ループの非同期状
態に対応する直流レベルは瞬時的にもE0維持で
きる特長がある。従つて、レベル比較器４６の基
準レベルを第３図のE0とE2の間でしかもE0のご
く近傍に設定することができるから到来入力信号
の微少なレベルに対しても確実に検出できるのみ
でなく例えば負変調テレビジヨン信号に対しては
高変調に対しても安定に検出できる。
第５図は本発明の他の構成例を示したものであ
る。この図では検波出力信号を所定のレベルまで
増幅する増幅器４７を配置するとともに振幅制限
器４８を介して低域ろ波器４５に信号を供給する
ことが示されている。増幅器４７が例えば第６図
で示すようにトランジスタ４７１，４７２，４７
３および４７４とダイオード４７５、さらに負荷
抵抗器４７６，４７７より構成される場合には、
零搬送波直流レベルを略ＶＣＣ／Ｚを基準として、正お よび負方向の線形動作領域の非対称性によつて生
じる負方向の過大な雑音成分はベース電極に直流
バイアスＥBが印加されたトランジスタ４７８に
よつて前記の第３図で説明したように略対称な雑
音となるようにクリツプされる。
る。この図では検波出力信号を所定のレベルまで
増幅する増幅器４７を配置するとともに振幅制限
器４８を介して低域ろ波器４５に信号を供給する
ことが示されている。増幅器４７が例えば第６図
で示すようにトランジスタ４７１，４７２，４７
３および４７４とダイオード４７５、さらに負荷
抵抗器４７６，４７７より構成される場合には、
零搬送波直流レベルを略ＶＣＣ／Ｚを基準として、正お よび負方向の線形動作領域の非対称性によつて生
じる負方向の過大な雑音成分はベース電極に直流
バイアスＥBが印加されたトランジスタ４７８に
よつて前記の第３図で説明したように略対称な雑
音となるようにクリツプされる。
本発明は上記のように振幅同期検波器の出力信
号をその略平均値を得るように構成した低域ろ波
器に供給するに際して、零搬送波レベルを基準と
して正および負方向のほぼ線形な動作領域が略対
称となるようにした振幅制限手段を有するもので
あり、これによつて低域ろ波器の出力にパルス性
の雑音に何ら応答しない信号を得てレベル比較器
の出力端に位相同期ループの同基、非同期状態に
対応した検出出力信号を得るように構成されたも
のである。従つて、到来入力信号が微弱でパルス
性の雑音が混入した場合でも正確に同期状態を検
出できるのみでなく、入力信号レベルが実用レベ
ル以下になると非同期状態と同じモードの検出出
力を発生するのでミユテイングあるいは受信イン
ジケータの駆動信号として用いるのに好適である
など工業価値が大である。
号をその略平均値を得るように構成した低域ろ波
器に供給するに際して、零搬送波レベルを基準と
して正および負方向のほぼ線形な動作領域が略対
称となるようにした振幅制限手段を有するもので
あり、これによつて低域ろ波器の出力にパルス性
の雑音に何ら応答しない信号を得てレベル比較器
の出力端に位相同期ループの同基、非同期状態に
対応した検出出力信号を得るように構成されたも
のである。従つて、到来入力信号が微弱でパルス
性の雑音が混入した場合でも正確に同期状態を検
出できるのみでなく、入力信号レベルが実用レベ
ル以下になると非同期状態と同じモードの検出出
力を発生するのでミユテイングあるいは受信イン
ジケータの駆動信号として用いるのに好適である
など工業価値が大である。
第１図は同期状態検出回路の従来例のブロツク
図、第２図および第５図は本発明の実施例の同期
状態検出回路のブロツク図、第３図はその説明に
用いる波形図、第４図および第６図はその具体回
路図である。 １……電圧制御形発振器、２……第１の位相比
較器、３……低域ろ波器、４４……振幅同期検波
器、４５……低域ろ波器、４６……レベル比較
器。
図、第２図および第５図は本発明の実施例の同期
状態検出回路のブロツク図、第３図はその説明に
用いる波形図、第４図および第６図はその具体回
路図である。 １……電圧制御形発振器、２……第１の位相比
較器、３……低域ろ波器、４４……振幅同期検波
器、４５……低域ろ波器、４６……レベル比較
器。
Claims (1)
- 【特許請求の範囲】 １ 位相同期ループを用いて構成された振幅同期
検波手段と、該検波手段の出力側に配置された振
幅制限手段と、その出力端子に結合された低域ろ
波手段と、該ろ波手段の出力信号が供給されると
ともに前記検波手段と実質的に同じ検波極性に選
定されたレベル比較手段とを少なくとも有し、前
記低域ろ波手段がその入力信号の略平均値を得る
べく構成されていることを特徴とする位相同期状
態検出回路。 ２ 振幅同期検波手段は、その出力側に配置され
た少なくとも一段構成の増幅器を含み、該増幅器
の出力側に配置した少なくとも１つの振幅制限器
が到来入力信号に混入したパルス性雑音を零搬送
波レベルを基準として略対称に制限するようにさ
れていることを特徴とする特許請求の範囲第１項
記載の位相同期状態検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56076240A JPS57190425A (en) | 1981-05-19 | 1981-05-19 | Phase synchronous status detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56076240A JPS57190425A (en) | 1981-05-19 | 1981-05-19 | Phase synchronous status detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57190425A JPS57190425A (en) | 1982-11-24 |
| JPS6247005B2 true JPS6247005B2 (ja) | 1987-10-06 |
Family
ID=13599643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56076240A Granted JPS57190425A (en) | 1981-05-19 | 1981-05-19 | Phase synchronous status detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57190425A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63186002U (ja) * | 1987-05-23 | 1988-11-29 | ||
| JPH0171801U (ja) * | 1987-10-31 | 1989-05-15 |
-
1981
- 1981-05-19 JP JP56076240A patent/JPS57190425A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63186002U (ja) * | 1987-05-23 | 1988-11-29 | ||
| JPH0171801U (ja) * | 1987-10-31 | 1989-05-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57190425A (en) | 1982-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433308A (en) | PLL Detection circuit | |
| US4484152A (en) | Phase-locked loop having improved locking capabilities | |
| US4156204A (en) | Voltage controlled oscillator with frequency and phase control loop | |
| US5438289A (en) | Comparator circuit | |
| US4117410A (en) | Phase locked loop signal demodulator and squelch circuit | |
| US4072909A (en) | Automatic phase and frequency control system | |
| US4117406A (en) | Muting arrangement for am synchronous detector using a pll circuit | |
| US4482869A (en) | PLL Detection circuit having dual bandwidth loop filter | |
| US4656431A (en) | Digital frequency discriminator | |
| KR890004494A (ko) | 자동 주파수 제어시스템 | |
| JP2514940B2 (ja) | 映像中間周波信号処理回路 | |
| JPS6327456Y2 (ja) | ||
| JP3254009B2 (ja) | 位相固定ループを含む回路 | |
| JP2754540B2 (ja) | パルスカウント型検波装置 | |
| JPH0756544Y2 (ja) | ビデオ同期検波回路 | |
| JP2693775B2 (ja) | 映像受信回路 | |
| JPS6161297B2 (ja) | ||
| JPS5813033A (ja) | 位相同期状態検出回路 | |
| JPS6244757B2 (ja) | ||
| JP2530307B2 (ja) | 映像・音声復調回路 | |
| JPH022217A (ja) | 位相同期検出回路 | |
| JPH07336325A (ja) | 多重信号再生装置 | |
| JPS60105304A (ja) | Ａｍ信号のキヤリアレベル検出方式 | |
| JPS5951786B2 (ja) | タイミング信号検出回路 | |
| JPH0654849B2 (ja) | Ｐｌｌ同期検波回路 |