JPS6247120Y2

JPS6247120Y2 -

Info

Publication number: JPS6247120Y2
Application number: JP1980164280U
Authority: JP
Priority date: 1980-11-17
Filing date: 1980-11-17
Publication date: 1987-12-24
Also published as: JPS5786500U

Description

【考案の詳細な説明】本考案は原子炉保護系統のテスト用インタロツ
クテスト用インタロツク回路の改良に関するもの
である。

原子炉の保護系統については、種々の規準が定
められており、それらに従えば、保護系統は随時
その機能がテストできるようになつていなければ
ならない（試験可能性基準）。また保護系統は冗
長化され多数決原理に基づいて実際の保護動作が
行われるので、１つの保護系統の試験中に原子炉
に本当に異常が生じた場合に保護動作が行えるよ
うに、試験中の保護系統は疑似的に異常信号を生
じるようになつていなければならない（単一故障
基準）。

このような保護系統の一例を第１図に示す。第
１図において、Ｄはプロセス信号の検出器で、こ
れによつて検出されたプロセス信号はリレーRL
の常閉接点Acを通じて演算器C₁′，C₂′，C₃から
なる演算回路に与えられ、所定の信号処理がなさ
れる。演算器C₂′，C₃の出力信号はそれぞれ信号
監視器B₁′，B₂に与えられる。信号監視器B₁′，B₂
はそれぞれ与えられた信号を基準値に基づいて判
定し、それに応じた二値の判定信号を生じる。信
号監視器B₁′，B₂の出力信号はそれぞれ通常接点
側（NOR）に投入されたテスト・スイツチ
SW₁′，SW₂を通じて保護論理回路G₁′，G₂に与え
られる。保護論理回路G₁′，G₂には冗長化された
他の保護系統チヤンネルからの判定信号がそれぞ
れ与えられる。保護論理回路G₁′，G₂は例えば２
アウト・オブ３回路であつて、３つの入力のうち
少なくとも２つが一致していればそれらに従つて
信号を出力するものである。

試験可能性基準を満足するために、演算器C₁
にはリレーRLの切換えによつてテスト・ジヤツ
クTJからの模擬入力信号が供給できるようにな
つており、またテスト・スイツチSW₁′，SW₂の
切換えによつて信号監視器B₁′，B₂の出力信号が
それぞれテスト・ランプBL₁′，BL₂に供給できる
ようになつている。また単一故障基準を満足する
ために、テスト・スイツチSW₁′，SW₂がテスト
側（TEST）に切換わつたとき保護論理回路
G₁′，G₂には疑似的に異常発生を示す“１”信号
が与えられるようになつている。

単一故障基準を満足するためには、テスト中は
必ずテスト・スイツチSW₁，SW₂がTEST側に投
入されていなければならない。さもないと、模擬
入力信号が正常相当の信号であるとき、保護論理
回路G₁′，G₂には正常判定信号が与えられるの
で、このときプロセスが異常でも冗長化保護系の
故障によりそれらの１系統しか異常を検出しない
ときは、多数決により正常と看做されることにな
るからである。そこで従来は例えば第２図のよう
なインタロツク回路によりテスト・スイツチ
SW₁，SW₂の切換えとリレーRLの励磁との関係
を規定している。すなわち論理積回路ANDによ
りテスト・スイツチSW₁，SW₂がいずれもTEST
側に投入されていることを条件にしてリレーRL
を励磁するものである。

このような従来のインタロツク回路によればテ
スト時には常に単一故障基準が満足されるが、テ
ストの実情にてらすと、このようなリレーRLの
励磁の条件づけはテスト遂行上融通性のないもの
となる。すなわち、テストとしては定常運転中に
随意に行うものの他に、試運転中のテストや定期
検査時に行うテストがあり、これらテストの中に
は、わざと異常状態に相当する模擬入力信号を与
えて原子炉が実際に保護されるまでの応答時間を
測定等のテストがある。そしてこれらのテストに
おいては単一故障基準の満足はとくに要求されな
い。このテストの場合にはテスト・スイツチ
SW₁，SW₂をTEST側に切換えずにリレーRLを
励磁しなければならない。しかしそのようなこと
は第２図のようなインタロツクがかかつている限
り不可能である。また「テスト中」の報知はテス
ト・スイツチSW₁′，SW₂がTEST側に切換えら
れない限り現れないので、テストの種類によつて
はテスト中であつてもその旨が表示されないこと
がある。

この点を改良したものとして第３図のようなも
のがある。第３図において一点鎖線で囲んだ部分
が改良部分である。すなわち論理バイパス・スイ
ツチBYSWと論理和回路OR₂とランプELを設
け、論理和回路OR₂を通じて、テスト・スイツチ
SW₁′，SW₂の切換状態の論理積または論理バイ
パス・スイツチBYSWの切換状態をリレー励磁信
号とするようにしたものである。論理バイパス・
スイツチBYSWは着脱自在なもので、試運転時や
定期検査時だけに装着される。論理バイパス・ス
イツチBYSWはテスト・スイツチSW₁′，SW₂の
切換状態の如何にかかわらずリレーRLを励磁し
たいときにオンにされる。これらスイツチはそれ
ぞれ“TEST”および“ON”が論理信号の
“１”を表わす。論理和回路OR₂の出力状態はラ
ンプELによつて表示される。ランプELは信号が
“１”のとき点灯する。また論理バイパス・スイ
ツチBYSWからはその着脱に応じた信号が論理和
回路OR₁に与えられる。この信号は論理バイパ
ス・スイツチBYSWが「着」のとき“１”、「脱」
のとき“０”である。

模擬入力によつて実際の保護動作をテストする
場合は、テスト・スイツチSW₁′，SW₂をNOR側
に投入したままで、論理バイパス・スイツチ
BYSWをオンにする。そうするとランプELが点
灯して「テスト可」が表示される。そして論理和
回路OR₂の出力が“１”になつてリレーRLの励
磁が行われ、その接点Ac／Aoの開閉状態が交代
して模擬入力端子TJから保護系に対して模擬入
力の供給が可能になる。したがつて模擬入力を
様々に変えて実際の保護動作をテストすることが
できる。このとき単一故障基準は満足されない。

論理バイパス・スイツチBYSWが装着されてい
るときは、その投入状態によつては上記のように
単一故障基準を満足しないテストが行われうる
が、論理バイパス・スイツチBYSWは、試運転時
あるいは定期検査時のように、単一故障基準を満
足しないテストが行われていてもよいときにのみ
装着され、かつその旨が論理和回路OR₁を通じて
報知される。一方定常運転に入るときは論理バイ
パス・スイツチBYSWは取り外されるので、この
とき同じチヤネルのテスト・スイツチ類がTEST
状態になければこの報知は消える。したがつてテ
ストの実行者はこの報知に基づいて定常運転への
移行等の可否が判断できる。

論理バイパス・スイツチBYSWは、その着脱に
よつては保護系の動作に何んらの影響も与えない
ような構成でなければならない。しかし、従来の
論理バイパス・スイツチBYSWは、スイツチ接点
を閉じたままで装着すると、その接点信号が論理
和回路OR₂を通じて出力されることにより、リレ
ーRLが励磁されてしまうので、接点が必ず開い
ていることを確認してから装着しなければならな
い。論理バイパス・スイツチBYSWは、複数の保
護系分が共通のパネル等に取付けられ、一括して
着脱されることが多いので、中には切り忘れたス
イツチが混じつていることがあり、パネルを装着
したとき思わぬところのリレーが励磁されること
が少なくない。

本考案の目的は、接点を閉じたまま論理バイパ
ス・スイツチを装着しても保護系には何んらの影
響も与えないインタロツク回路を提供することに
ある。

本考案は、論理バイパス・スイツチに、その初
期の接点状態に応じて接点信号の出力動作の有効
無効を制御する回路を組合わせるようにしたもの
である。

以下、図面によつて本考案を詳細に説明する。
第４図は、本考案実施例の電気的接続図である。
第４図において、RL₁′／RL₂′…は複数のリレー
であつて、複数の保護系のそれぞれに対応して設
けられる。各リレーに対する電源E₁からの励磁
電流供給路にはそれぞれ開閉接点rl_A1，rl_A2，…
が設けられ、これらの接点はそれぞれ複数のテス
ト・スイツチの接点状態の論理積によつて開閉さ
れる。この部分は第２図の構成に相当する。

複数のリレーRL₁′，RL₂′…に対する励磁電流
の供給は電源E₂からも論理バイパススイツチ
BYSW₁′，BYSW₂′…を通じてそれぞれ行えるよ
うになつている。すなわち、論理バイパス・スイ
ツチBYSW₁′，BYSW₂′，…の一端は共通にリレ
ー接点rl_B2を通じて電源E₂に接続され、他端はそ
れぞれダイオードD₁′，D₂′，…を通じてリレー
RL₁′，RL₂′，…の励磁電流供給路にそれぞれ合
流される。各合流点はそれぞれワイヤードオア回
路となり論理和回路OR₂に相当するものとなる。

リレー接点rl_B2には並列に低抗R₃が接続されて
いる。この抵抗R₃の値はリレーRL₁′，RL₂′，…
の励磁回路の抵抗値より十分大きく定められる。
電源E₂のライン間にはリレーRL_Bとその自己保持
用接点rl_B1の直列回路が接続される。自己保持用
接点rl_B1には並列に、トランジスタＱのエミツ
タ・コレクタ回路と押ボタンスイツチSWの直列
回路が接続される。トランジスタＱはそのベース
に演算増幅器Ｕの出力信号が与えられ、それによ
つて駆動される。演算増幅器Ｕは非反転入力端子
に電源電圧を抵抗R₁′，R₂で分圧した値e₊が与え
られ、反転入力端子には論理バイパス・スイツチ
BYSW₁′，BYSW₂′，…の共通接続点の電圧e_-が
与えられる。演算増幅器Ｕは実質的に比較器とし
て動作し、e₊＞e_-のとき電源E₂の正端子の電圧
にほぼ等しい電圧を生じ、e₊＜e_-のとき電源E₂
の負端子の電圧にほぼ等しい電圧を生じる。トラ
ンジスタＱのベース・エミツタ間は、演算増幅器
Ｕの出力電圧が電源E₂の正端子の電圧にほぼ等
しいとき逆バイアスされ、負端子の電圧にほぼ等
しいとき順バイアスされる。したがつて、トラジ
スタＱは、e₊＞e_-のときオフ、e₊＜e_-のときオン
となる。

トランジスタＱがオフのとき押ボタンスイツチ
SWを押してもリレーRL_Bは励磁されず、したが
つて接点rl_B1′，rl_B2は開のままである。このため
電源E₂からリレーRL₁′，RL₂′，に与えられる励
磁電流は、論理バイパス・スイツチBYSW₁′，
BYSW₂′，…が閉じていたとしても、抵抗R₃によ
つて小さな値に制限され、事実上無励磁とされ
る。これに対してトランジスタＱがオンのときに
押ボタンスイツチを押すと、リレーRL_Bが励磁さ
れて接点rl_B1′，rl_B2が閉じ、かつこの閉状態が保
持される。このため抵抗R₃は接点rl_B2によつて短
絡されるので、リレーRL₁′，RL₂′，…に対する
電源E₂からの励磁電流の制限はなくなり、論理
バイパス・スイツチBYSW₁′，BYSW₂′，…の操
作が有効化される。

すなわち、論理バイパス・スイツチBYSW₁′，
BYSW₂′，…の機能はe₊＞e_-である間は無効化さ
れ、e₊＜e_-となつて初めて有効化される。

以上の回路のうち、一点鎖線で囲んだ範囲が着
脱自在な論理バイパス・スイツチ回路BYとして
ユニツト化される。

このような論理バイパス・スイツチ回路BYを
着脱するときの動作は次のとおりである。

論理バイパス・スイツチBYSW₁′，BYSW₂′，
…を全部開にして装着したときは、電源E₂から
リレーRL₁′，RL₂′，…に対する励磁電流の径路
が１つも形成されないのでどの保護系にも何んの
影響も与えない。このとき抵抗R₃には電圧降下
が生じないので、電圧e_-は電源E₂の電圧に等し
くなる。ただし、演算増幅器Ｕの入力抵抗は抵抗
R₃よりはるかに大きいとする。したがつてe₊＜
e_-となり、このときの演算増幅器Ｕの出力電圧に
よつてトランジスタＱは順バイアスされオンとな
る。そこで押ボタンスイツチSWを押すとリレー
RL_Bが働いて接点ｒ_B1，rl′_B2を閉じ、抵抗R₃を短
絡して論理バイパス・スイツチBYSW₁′，
BYSW₂′，…に対する低抵抗の電源供給路が形成
される。したがつて以後は、任意に論理バイパ
ス・スイツチBYSW₁′，BYSW₂′，…を閉じるこ
とにより、任意の保護系をテストすることができ
る。

論理バイパス・スイツチBYSW₁′，BYSW₂′，
…の中に１つでも閉のスイツチがある状態で装着
したときは、電源E₂からリレーRL₁′，RL₂′，…
に対する励磁電流の径路が抵抗R₃と閉じた論理
バイパス・スイツチによつて少なくとも１つは形
成される。しかしこのときの励磁電流は抵抗R₃
によつて事実上非励磁状態になるように制限され
るのでどの保護系に影響を与えない。そして、抵
抗R₃の値がリレーRL₁′，RL₂′，…の励磁回路の
抵抗より十分大きいことにより、抵抗R₃に電源
E₂の電圧の大部分が吸収されるのでe₊＞e_-とな
り、このときの演算増幅器Ｕの出力電圧によつて
トランジスタＱはオフとなる。したがつて押ボタ
ンスイツチSWを押してもリレーRL_Bは動作せ
ず、論理バイパス・スイツチBYSW₁′，
BYSW₂′，…に対する低抵抗の電源供給路は形成
されない。このため初めから閉じたままになつて
いる論理バイパス・スイツチがあつたとしても、
その影響は保護系におよばない。

リレーRL_Bが作動しないことは適宜の手段によ
つて報知され、それに基づいて操作者は論理バイ
パス・スイツチBYSW₁′，BYSW₂′，…の中に初
めから閉じているものがあるかどうか点検し、そ
のようなものがあれば接点を開にして改めて押ボ
タンスイツチを押す。論理バイパス・スイツチ
BYSW₁′，BYSW₂′，…がすべて開になつてお
り、かつ別の異常がなければこのときリレーRL_B
が作動して低抵抗の電流供給路が形成される。そ
して論理バイパス・スイツチBYSW₁′，
BYSW₂′，…を任意に閉じることにより任意の保
護系のテストすることができる。

以上のように、本考案は、論理バイパス・スイ
ツチに、その初期の接点状態に応じて接点信号の
出力動作の有効無効を制御する回路を組合わせる
ようにしたので、接点を閉じたまま論理バイパ
ス・スイツチを装着しても保護系には何んらの影
響も与えないインタロツク回路が実現できる。

【図面の簡単な説明】

第１図は、原子炉の保護系の一例の概念的構成
図、第２図および第３図は、従来のインタロツク
回路の例、第４図は、本考案実施例の電気的接続
図である。Ｄ…プロセス信号検出器、RL…リレー、C₁′，
C₂′，C₃…演算器、B₁′，B₂…信号監視器、
SW₁′，SW₂…テスト・スイツチ、BL₁′，BL₂…テ
スト・ランプ、G₁′，G₂…保護論理回路、BYSW
…論理バイパス・スイツチ、AND…論理積回
路、OR₁′，OR₂…論理和回路、EL…報知器、BY
…論理バイパス・スイツチ回路、Ｕ…演算増幅
器、Ｑ…トランジスタ、RL_B…リレー。

Claims

【実用新案登録請求の範囲】

二値信号を生じる複数の信号監視器の出力信号
をそれぞれの保護用論理回路またはテスト・ラン
プに切換え接続する複数のテスト・スイツチにつ
き、それらがテスト・ランプ側に切換えられてい
ることの論理積を求める論理積回路、着脱自在な
論理バイパス・スイツチ回路が装着されたことと
上記複数のテスト・スイツチがテスト・ランプ側
に切換えられていることの論理和を求めその出力
信号を報知させる第１の論理和回路、および、前
記論理バイパス・スイツチ回路のスイツチが閉じ
ていることと前記論理積回路の出力信号の論理和
を求めその出力信号によつて保護系統の入力信号
を実入力から模擬入力に切換えるリレーを励磁す
る第２の論理和回路を具備した原子炉保護系統の
テスト用インタロツク回路において、前記着脱自
在な論理バイパス・スイツチ回路は、その装着時
に論理バイパス・スイツチの中に１つでも接点の
閉じたものがあるとき接点出力を無効化し、論理
バイパス・スイツチの中に１つも接点の閉じたも
のがないときは接点出力を有効化する手段を有す
ることを特徴とする原子炉保護系統のテスト用イ
ンタロツク回路。