JPS6247366B2 - - Google Patents
Info
- Publication number
- JPS6247366B2 JPS6247366B2 JP54137658A JP13765879A JPS6247366B2 JP S6247366 B2 JPS6247366 B2 JP S6247366B2 JP 54137658 A JP54137658 A JP 54137658A JP 13765879 A JP13765879 A JP 13765879A JP S6247366 B2 JPS6247366 B2 JP S6247366B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- output
- circuit
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は音響増幅器に関する。
電源投入時、音響増幅器の出力に接続されたス
ピーカ負荷から過渡的衝撃音（ポツプ音）が発生
されると、耳ざわりであるばかりではなく、この
衝撃によつてスプーカが破壊される危険性があ
る。
ピーカ負荷から過渡的衝撃音（ポツプ音）が発生
されると、耳ざわりであるばかりではなく、この
衝撃によつてスプーカが破壊される危険性があ
る。
電源投入時のポツプ音の発生を防止するため、
電源投入の後の所定時間に起動トランジスタを導
通せしめ、この起動トランジスタの出力信号を音
響増幅器の直流―交流負帰還点に印加せしめるこ
とによつて、音響増幅器の出力電位を暫時々アー
スレベルに維持することが特開昭49―8153号公
報、特開昭50―81246号公報によつて提案されて
いる。
電源投入の後の所定時間に起動トランジスタを導
通せしめ、この起動トランジスタの出力信号を音
響増幅器の直流―交流負帰還点に印加せしめるこ
とによつて、音響増幅器の出力電位を暫時々アー
スレベルに維持することが特開昭49―8153号公
報、特開昭50―81246号公報によつて提案されて
いる。
しかしながら、本発明者の検討によれば従来提
案された音響増幅器においては電源遮断後の比較
的短い時間内に電源再投入を行うと不所望なポツ
プ音が発生することが明らかにされた。
案された音響増幅器においては電源遮断後の比較
的短い時間内に電源再投入を行うと不所望なポツ
プ音が発生することが明らかにされた。
従つて本発明の目的とするところは、電源投入
時のポツプ音および上述の如き電源再投入時のポ
ツプ音の発生が軽減された音響増幅器を提供する
ことにある。
時のポツプ音および上述の如き電源再投入時のポ
ツプ音の発生が軽減された音響増幅器を提供する
ことにある。
上記目的を達成するための本発明の基本的構成
は特許請求の範囲に規定されたように、特に逆電
流通過阻止用ダイオードを接続することによつて
電源再投入時のポツプ音の発生を軽減したことを
特徴とするものである。
は特許請求の範囲に規定されたように、特に逆電
流通過阻止用ダイオードを接続することによつて
電源再投入時のポツプ音の発生を軽減したことを
特徴とするものである。
以下図面を参照して、本発明を具体的に説明す
る。
る。
第１図は本発明の一実施例による音響増幅器の
回路図を示す。
回路図を示す。
初段増幅回路１はトランジスタQ1〜Q5、抵抗
R4〜R6から構成され、トランジスタQ1のベース
は音響増幅器の非反転入力端子（＋）であつて、
入力結合コンデンサC1を介して信号源SGより入
力信号が印加され、トランジスタQ2のベースは
反転入力端子（−）であつて、抵抗R13，R14、コ
ンデンサC3により構成された直流―交流負帰還
回路４からの負帰還信号が印加されている。
R4〜R6から構成され、トランジスタQ1のベース
は音響増幅器の非反転入力端子（＋）であつて、
入力結合コンデンサC1を介して信号源SGより入
力信号が印加され、トランジスタQ2のベースは
反転入力端子（−）であつて、抵抗R13，R14、コ
ンデンサC3により構成された直流―交流負帰還
回路４からの負帰還信号が印加されている。
抵抗R1，R2は直流バイアス回路を構成し、両
抵抗R1，R2の共通接続点の直流バイアス電圧は
抵抗R3を介してトランジスタQ1のベースに印加
される。リツプル除去用コンデンサC2は、電源
電圧＋ＶCC中の交流リツプル成分がトランジスタ
Q1のベースに伝達されるクロストーク分を低減
する。
抵抗R1，R2の共通接続点の直流バイアス電圧は
抵抗R3を介してトランジスタQ1のベースに印加
される。リツプル除去用コンデンサC2は、電源
電圧＋ＶCC中の交流リツプル成分がトランジスタ
Q1のベースに伝達されるクロストーク分を低減
する。
初段増幅回路１の出力信号に応答する駆動増幅
回路２は、トランジスタQ6，Q7、ダイオードD1
〜D3、抵抗R10〜R12、位相補償コンデンサC4、
ブートストラツプコンデンサC5から構成されて
いる。
回路２は、トランジスタQ6，Q7、ダイオードD1
〜D3、抵抗R10〜R12、位相補償コンデンサC4、
ブートストラツプコンデンサC5から構成されて
いる。
プツシユプル出力増幅回路３は駆動増幅回路２
の出力信号に応答し、電源ＶCCと出力点Ｐとの間
に配置された出力トランジスタQ10，Q11を出力
点とアース点との間に配置された出力トランジス
タQ8，Q9を有している。非反転入力端子（＋）
であるトランジスタQ1のベース電位V1が上昇す
ると出力トランジスタQ10，Q11の導通度が増加
し、出力トランジスタQ8，Q9の導通度が低下す
るので、出力点Ｐの電位Ｖqは上昇する。
の出力信号に応答し、電源ＶCCと出力点Ｐとの間
に配置された出力トランジスタQ10，Q11を出力
点とアース点との間に配置された出力トランジス
タQ8，Q9を有している。非反転入力端子（＋）
であるトランジスタQ1のベース電位V1が上昇す
ると出力トランジスタQ10，Q11の導通度が増加
し、出力トランジスタQ8，Q9の導通度が低下す
るので、出力点Ｐの電位Ｖqは上昇する。
抵抗R15とツエナーダイオードは基準バイアス
回路５を構成し、接続点Ｒには電源スイツチSW
の投入と同時に所定の基準バイアス電圧が発生さ
れる。
回路５を構成し、接続点Ｒには電源スイツチSW
の投入と同時に所定の基準バイアス電圧が発生さ
れる。
電源投入時のポツプ音の発生を軽減するための
起動トランジスタQ2のエミツタＥは上記接続点
Ｅに接続され、そのベースはリツプル除去用コン
デンサC2の電位ＶCに依存する電位を有する接続
点Ｓに接続され、そのコレクタは反転入力端子
（−）であるトランジスタQ2のベースに接続され
ている。従つて、電源スイツチSWの投入の後に
接続点Ｓの電位が接続点Ｒの電位に近似した電位
まで上昇するまでの所定時間に起動トランジスタ
Q12が導通するので、出力電位Ｖqはアースレベル
に近い電位に保持される。
起動トランジスタQ2のエミツタＥは上記接続点
Ｅに接続され、そのベースはリツプル除去用コン
デンサC2の電位ＶCに依存する電位を有する接続
点Ｓに接続され、そのコレクタは反転入力端子
（−）であるトランジスタQ2のベースに接続され
ている。従つて、電源スイツチSWの投入の後に
接続点Ｓの電位が接続点Ｒの電位に近似した電位
まで上昇するまでの所定時間に起動トランジスタ
Q12が導通するので、出力電位Ｖqはアースレベル
に近い電位に保持される。
出力電位Ｖqを上記所定時間に確実にアースレ
ベルに近い電位に保持するため、他の起動トラン
ジスタQ13が配置され、そのコレクタが駆動トラ
ンジスタQ6のベースに接続されている。
ベルに近い電位に保持するため、他の起動トラン
ジスタQ13が配置され、そのコレクタが駆動トラ
ンジスタQ6のベースに接続されている。
電源再投入時のポツプ音発生を軽減するため、
逆電流通過阻止用ダイオードQ14が起動トランジ
スタQ12のコレクタと反転入力端子（−）との間
に本発明に従つて特に接続されている。
逆電流通過阻止用ダイオードQ14が起動トランジ
スタQ12のコレクタと反転入力端子（−）との間
に本発明に従つて特に接続されている。
次に本発明に従つて電源投入時のポツプ音発生
が軽減されるだけではなく、電源再投入時のポツ
プ音発生が軽減される理由をそれぞれの場合の回
路動作を参考にして説明する。
が軽減されるだけではなく、電源再投入時のポツ
プ音発生が軽減される理由をそれぞれの場合の回
路動作を参考にして説明する。
特に、本発明の有益なる効果の理解を容易とす
るため、本発明による逆電流通過阻止用ダイオー
ドQ14が接続されていない場合の回路動作と対比
して、本発明の電源再投入時の回路動作を詳細に
説明する。
るため、本発明による逆電流通過阻止用ダイオー
ドQ14が接続されていない場合の回路動作と対比
して、本発明の電源再投入時の回路動作を詳細に
説明する。
〔１ 電源投入時の回路動作〕
時刻t0で電源スイツチSWを閉じた直後はリツ
プル除去用コンデンサC2の端子電圧は実質的に
零ボルトとなる。従つて、起動トランジスタ
Q12，Q13の各ベース・エミツタ接合は順方向に
バイアスされ、両トランジスタは導通する。
プル除去用コンデンサC2の端子電圧は実質的に
零ボルトとなる。従つて、起動トランジスタ
Q12，Q13の各ベース・エミツタ接合は順方向に
バイアスされ、両トランジスタは導通する。
この導通状態の起動トランジスタQ13のコレク
タ電流は駆動トランジスタQ6，Q7を導通させ
る。
タ電流は駆動トランジスタQ6，Q7を導通させ
る。
駆動トランジスタQ6，Q7の導通によつて、プ
ツシユプル出力段の出力トランジスタQ8，Q9が
導通するので、プツシユプル出力段の出力電圧Ｖ
qは第２図ｂに示すようにアースレベルに近い電
位を維持する。
ツシユプル出力段の出力トランジスタQ8，Q9が
導通するので、プツシユプル出力段の出力電圧Ｖ
qは第２図ｂに示すようにアースレベルに近い電
位を維持する。
リツプル除去用コンデンサC2はバイアス抵抗
R1を介して充電されているので、起動トランジ
スタQ12，Q13のベース電位の上昇が続行し、そ
の後の時刻t1で起動トランジスタQ12，Q13は非導
通となる。バイアス抵抗R1は20KΩと比較的大き
な抵抗値であり、リツプル除去用コンデンサC2
は100μＦと比較的大きな容量値であり、入力抵
抗R1が100KΩの高抵抗であり、トランジスタQ1
のベースには入力結合コンデンサC1が接続され
ているのでそのベース電位V1の上昇時定数τ１
は比較的大きな値となる。
R1を介して充電されているので、起動トランジ
スタQ12，Q13のベース電位の上昇が続行し、そ
の後の時刻t1で起動トランジスタQ12，Q13は非導
通となる。バイアス抵抗R1は20KΩと比較的大き
な抵抗値であり、リツプル除去用コンデンサC2
は100μＦと比較的大きな容量値であり、入力抵
抗R1が100KΩの高抵抗であり、トランジスタQ1
のベースには入力結合コンデンサC1が接続され
ているのでそのベース電位V1の上昇時定数τ１
は比較的大きな値となる。
一方、4KΩと批較的小さな抵抗値の抵抗R15
と、導通状態の起動トランジスタQ12のエミツ
タ・コレクタ電流通路と、1KΩと比較的小さな
抵抗値の負帰還抵抗R14とを介して、10μＦの比
較的小さな容量値の負帰還コンデンサC3が充電
されるので、トランジスタQ2のベース電位V2の
上昇定数τ２は比較的小さな値となる。
と、導通状態の起動トランジスタQ12のエミツ
タ・コレクタ電流通路と、1KΩと比較的小さな
抵抗値の負帰還抵抗R14とを介して、10μＦの比
較的小さな容量値の負帰還コンデンサC3が充電
されるので、トランジスタQ2のベース電位V2の
上昇定数τ２は比較的小さな値となる。
従つて、時刻t0以後においては第２図ａに示す
ようにトランジスタQ2のベース電位V2のレベル
はトランジスタQ1のベース電位V1のレベルより
高いものとなるので、トランジスタQ1は導通
し、トランジスタQ2は非導通となる。トランジ
スタQ2の非導通により、負荷トランジスタQ4，
Q5は非導通となるので、駆動トランジスタQ6，
Q7は導通状態を保ち、第２図ｂに示すようにプ
ツシユプル出力段の出力電位Ｖqはアースレベル
に近い電位を維持する。
ようにトランジスタQ2のベース電位V2のレベル
はトランジスタQ1のベース電位V1のレベルより
高いものとなるので、トランジスタQ1は導通
し、トランジスタQ2は非導通となる。トランジ
スタQ2の非導通により、負荷トランジスタQ4，
Q5は非導通となるので、駆動トランジスタQ6，
Q7は導通状態を保ち、第２図ｂに示すようにプ
ツシユプル出力段の出力電位Ｖqはアースレベル
に近い電位を維持する。
時刻t1以後は起動トランジスタQ12，Q13は非導
通であるので、負帰還コンデンサC3への充電径
路が断たれるので第２図ａに示すようにトランジ
スタQ2のベース電位V2の上昇が停止される。こ
れに対し、時刻t1以後においてもリツプル除去用
コンデンサC2はバイアス抵抗R1を介しての充電
が続行され、トランジスタQ1のベース電位V1の
上昇が続行する。
通であるので、負帰還コンデンサC3への充電径
路が断たれるので第２図ａに示すようにトランジ
スタQ2のベース電位V2の上昇が停止される。こ
れに対し、時刻t1以後においてもリツプル除去用
コンデンサC2はバイアス抵抗R1を介しての充電
が続行され、トランジスタQ1のベース電位V1の
上昇が続行する。
時刻t2において、トランジスタQ1のベース電位
V1とトランジスタQ2のベース電位V2との電位差
が、トランジスタQ1，Q2の差動入力伝達特性の
リニア領域内の電位差となると、駆動トランジス
タQ6，Q7の導通度が低下し出力電位Ｖqは第２図
ｂに示すように除々に上昇する。
V1とトランジスタQ2のベース電位V2との電位差
が、トランジスタQ1，Q2の差動入力伝達特性の
リニア領域内の電位差となると、駆動トランジス
タQ6，Q7の導通度が低下し出力電位Ｖqは第２図
ｂに示すように除々に上昇する。
時刻t2′で、差動トランジスタQ1，Q2の両ベー
ス電位が互いに等しくなると、差動トランジスタ
Q1，Q2は平衡するので差動トランジスタQ1，Q2
は抵抗R13を介しての直流負帰還によつて出力電
位ＶqをトランジスタQ1のベース電位V1に追従せ
しめるようになる。
ス電位が互いに等しくなると、差動トランジスタ
Q1，Q2は平衡するので差動トランジスタQ1，Q2
は抵抗R13を介しての直流負帰還によつて出力電
位ＶqをトランジスタQ1のベース電位V1に追従せ
しめるようになる。
バイアス抵抗R1，R2の抵抗値はほぼ等しいの
で、時刻t3でトランジスタQ1のベース電位V1の上
昇は1/2ＶCC（電源電圧ＶCCの半分の電位）で停
止し（第２図ａ参照）、出力電位Ｖqもこれに追従
して1/2ＶCCに固定される（第２図ｂ参照）。
で、時刻t3でトランジスタQ1のベース電位V1の上
昇は1/2ＶCC（電源電圧ＶCCの半分の電位）で停
止し（第２図ａ参照）、出力電位Ｖqもこれに追従
して1/2ＶCCに固定される（第２図ｂ参照）。
〔ダイオードQ14が無い場合の電源遮断後の再投
入時の回路動作〕 時刻t4まで電源スイツチSWが閉じられている
と、トランジスタQ1，Q2のベース電位V1，V2、
出力電位Ｖqはそれぞれ1/2ＶCCの値に維持されて
いる（第２図ｃ，ｄ参照）。
入時の回路動作〕 時刻t4まで電源スイツチSWが閉じられている
と、トランジスタQ1，Q2のベース電位V1，V2、
出力電位Ｖqはそれぞれ1/2ＶCCの値に維持されて
いる（第２図ｃ，ｄ参照）。
時刻t4で電源スイツチSWが開かれると電源電
圧ＶCCは零となる。リツプル除去用コンデンサ
C2は比較的大きな抵抗R2を介して放置され、こ
の放電によるコンデンサC2の電位ＶCの低下は抵
抗R3、コンデンサC1により遅延されてトランジ
スタQ1のベースに伝達されるのでそのベース電
位V1は比較的大きな時定数τ1′で低下する。リツ
プル除去用コンデンサC2の電位ＶCの低下によつ
て起動トランジスタQ12のベースＢとコレクタＣ
との間のPN接合が順方向バイアスされる。従つ
て、負帰還コンデンサC3は、負帰還抵抗R14と上
述の順方向PN接合とを介して第１図の電流ｉRの
方向に電位ＶCへ放電されるので、トランジスタ
Q2のベース電位V2は比較的小さな時定数τ2′で低
下する。この２つのベース電位V1，V2の差によ
つて、トランジスタQ1がオフ、トランジスタQ2
がオン、駆動トランジスタQ6，Q7がオフ、出力
トランジスタQ8，Q9がオフ、出力トランジスタ
Q10，Q11がオンとなるので、出力電位Ｖqは上記
時定数τ2′とほぼ等しい比較的小さな時定数τ
q′で1/2ＶCCの値から低下する（第２図ｃ，ｄ参
照）。
圧ＶCCは零となる。リツプル除去用コンデンサ
C2は比較的大きな抵抗R2を介して放置され、こ
の放電によるコンデンサC2の電位ＶCの低下は抵
抗R3、コンデンサC1により遅延されてトランジ
スタQ1のベースに伝達されるのでそのベース電
位V1は比較的大きな時定数τ1′で低下する。リツ
プル除去用コンデンサC2の電位ＶCの低下によつ
て起動トランジスタQ12のベースＢとコレクタＣ
との間のPN接合が順方向バイアスされる。従つ
て、負帰還コンデンサC3は、負帰還抵抗R14と上
述の順方向PN接合とを介して第１図の電流ｉRの
方向に電位ＶCへ放電されるので、トランジスタ
Q2のベース電位V2は比較的小さな時定数τ2′で低
下する。この２つのベース電位V1，V2の差によ
つて、トランジスタQ1がオフ、トランジスタQ2
がオン、駆動トランジスタQ6，Q7がオフ、出力
トランジスタQ8，Q9がオフ、出力トランジスタ
Q10，Q11がオンとなるので、出力電位Ｖqは上記
時定数τ2′とほぼ等しい比較的小さな時定数τ
q′で1/2ＶCCの値から低下する（第２図ｃ，ｄ参
照）。
時刻t5で電源スイツチSWが再投入されると、
トランジスタQ1，Q2のベース電位V1，V2はそれ
ぞれすでに説明した時定数τ１，τ２で上昇す
る。時刻t6でトランジスタQ1，Q2のベース電位
V1，V2は等しくなるが、時刻t5〜t6ではトランジ
スタQ2のベース電位V2はトランジスタQ1のベー
ス電位V1より低電位となる（第２図ｃ参照）。
トランジスタQ1，Q2のベース電位V1，V2はそれ
ぞれすでに説明した時定数τ１，τ２で上昇す
る。時刻t6でトランジスタQ1，Q2のベース電位
V1，V2は等しくなるが、時刻t5〜t6ではトランジ
スタQ2のベース電位V2はトランジスタQ1のベー
ス電位V1より低電位となる（第２図ｃ参照）。
従つて、この時刻t5〜t6の間ではトランジスタ
Q1がオフ、トランジスタQ2がオン、駆動トラン
ジスタQ6，Q7がオフ、出力トランジスタQ8，Q9
がオフ、出力トランジスタQ10，Q11がオンとな
るので、出力電位Ｖqは出力トランジスタQ10，
Q11のオンおよび投入された電源電圧ＶCCによつ
て急激に電源電圧ＶCCまで上昇する（第２図
ｄ）。この出力電位Ｖqの急激な上昇は大きなポツ
プ音の発生の原因となる。
Q1がオフ、トランジスタQ2がオン、駆動トラン
ジスタQ6，Q7がオフ、出力トランジスタQ8，Q9
がオフ、出力トランジスタQ10，Q11がオンとな
るので、出力電位Ｖqは出力トランジスタQ10，
Q11のオンおよび投入された電源電圧ＶCCによつ
て急激に電源電圧ＶCCまで上昇する（第２図
ｄ）。この出力電位Ｖqの急激な上昇は大きなポツ
プ音の発生の原因となる。
〔ダイオードQ15を接続した場合の電源遮断後の
再投入時の回路動作〕 時刻t4まで電源スイツチSWが閉じられている
と、トランジスタQ1，Q2のベース電位V1，V2、
出力電位Ｖqはそれぞれ1/2ＶCCの値に維持されて
いる（第２図ｅ，ｆ参照）。
再投入時の回路動作〕 時刻t4まで電源スイツチSWが閉じられている
と、トランジスタQ1，Q2のベース電位V1，V2、
出力電位Ｖqはそれぞれ1/2ＶCCの値に維持されて
いる（第２図ｅ，ｆ参照）。
時刻t4で電源スイツチSWが開かれると、トラ
ンジスタQ1のベース電位V1は上述の時定数τ1′で
低下する。一方、本発明に従つて特に逆電流通過
阻止用のダイオードQ14が接続されているので、
第１図中の記号ｉRの向きに流れる電流の電流値
は実質的に無視できるようになる。従つて、トラ
ンジスタQ2のベース電位V2の低下の際の時定数
τ2″は、トランジスタQ1のベース電位V1の低下
の際の時定数τ1′より大きな値となる（第２図ｅ
参照）。
ンジスタQ1のベース電位V1は上述の時定数τ1′で
低下する。一方、本発明に従つて特に逆電流通過
阻止用のダイオードQ14が接続されているので、
第１図中の記号ｉRの向きに流れる電流の電流値
は実質的に無視できるようになる。従つて、トラ
ンジスタQ2のベース電位V2の低下の際の時定数
τ2″は、トランジスタQ1のベース電位V1の低下
の際の時定数τ1′より大きな値となる（第２図ｅ
参照）。
トランジスタQ1のベース電位V1の低下によつ
て出力電位Ｖqが低下するが、時刻t4′でトランジ
スタQ1，Q2のベース電位V1，V2の電位差がその
差動入力伝達特性のリニア領域外となるとトラン
ジスタQ1が完全にオン、トランジスタQ2が完全
にオフ、駆動トランジスタQ6，Q6が完全にオ
ン、出力トランジスタQ8，Q9が完全にオン、出
力トランジスタQ10，Q11が完全にオフとなり、
出力電位Ｖqはアースレベルに維持される（第２
図ｆ）。
て出力電位Ｖqが低下するが、時刻t4′でトランジ
スタQ1，Q2のベース電位V1，V2の電位差がその
差動入力伝達特性のリニア領域外となるとトラン
ジスタQ1が完全にオン、トランジスタQ2が完全
にオフ、駆動トランジスタQ6，Q6が完全にオ
ン、出力トランジスタQ8，Q9が完全にオン、出
力トランジスタQ10，Q11が完全にオフとなり、
出力電位Ｖqはアースレベルに維持される（第２
図ｆ）。
出力電位Ｖqがアースレベルに維持された状態
は、時刻t5において電源スイツチSWが再投入さ
れた後に時刻t6′でトランジスタQ1，Q2の両ベー
ス電位V1，V2が互いにほぼ等しくなるまで保持
される。従つて、時刻t6′でトランジスタQ1，Q2
の両ベース電位V1，V2がほぼ等しくなると、出
力電位ＶqはトランジスタQ1のベース電位V1に追
従し1/2ＶCCの値で安定する（第２図ｅ，ｆ）。
は、時刻t5において電源スイツチSWが再投入さ
れた後に時刻t6′でトランジスタQ1，Q2の両ベー
ス電位V1，V2が互いにほぼ等しくなるまで保持
される。従つて、時刻t6′でトランジスタQ1，Q2
の両ベース電位V1，V2がほぼ等しくなると、出
力電位ＶqはトランジスタQ1のベース電位V1に追
従し1/2ＶCCの値で安定する（第２図ｅ，ｆ）。
従つて、逆電流通過阻止用ダイオードQ14を接
続することによつて、電源再投入後出力電位Ｖq
が急激に電源電圧ＶCCまで上昇し大きなポツプ音
が発生することを防止することができる。
続することによつて、電源再投入後出力電位Ｖq
が急激に電源電圧ＶCCまで上昇し大きなポツプ音
が発生することを防止することができる。
本発明は上記実施例に限定されるものではな
く、種々変形した実施形態を採用することができ
る。
く、種々変形した実施形態を採用することができ
る。
例えば電源投入時、ポツプ音の発生をより確実
に防止するためには、起動トランジスタQ13のコ
レクタを駆動トランジスタQ6のベースではな
く、他の駆動トランジスタQ7のベースに接続す
ることが望ましい。
に防止するためには、起動トランジスタQ13のコ
レクタを駆動トランジスタQ6のベースではな
く、他の駆動トランジスタQ7のベースに接続す
ることが望ましい。
第３図は本発明の変形実施例による音響増幅器
の回路図を示し、第１図と同等の機能を有する回
路素子には同等の参照記号が附記されている。
の回路図を示し、第１図と同等の機能を有する回
路素子には同等の参照記号が附記されている。
第１図の実施例と異なり、初段増幅回路１は
NPN型差動トランジスタQ1，Q2、バツフアトラ
ンジスタQ13、定電流トランジスタQ12，Q14、負
荷抵抗R18，R19、ダイオードD5によつて構成さ
れ、トランジスタQ1のベースに直流バイアス電
圧を供給するための直流バイアス回路は抵抗
R1′，R1″，R1，R2、ダイオードD4によつて構
成され、基準バイアス回路５は抵抗R15，R16によ
つて構成されているが、電源投入時のポツプ音発
生の軽減および電源再投入時のポツプ音発生の軽
減に関しては第１図の実施例と同等の回路動作が
行なわれる。
NPN型差動トランジスタQ1，Q2、バツフアトラ
ンジスタQ13、定電流トランジスタQ12，Q14、負
荷抵抗R18，R19、ダイオードD5によつて構成さ
れ、トランジスタQ1のベースに直流バイアス電
圧を供給するための直流バイアス回路は抵抗
R1′，R1″，R1，R2、ダイオードD4によつて構
成され、基準バイアス回路５は抵抗R15，R16によ
つて構成されているが、電源投入時のポツプ音発
生の軽減および電源再投入時のポツプ音発生の軽
減に関しては第１図の実施例と同等の回路動作が
行なわれる。
第１図は本発明の一実施例による音響増幅器の
回路図を示し、第２図ａ，ｂはそれぞれ電源投入
後の第１図の実施例回路中の主要接続点の電位変
化を示す波形図、第２図ｃ，ｄはそれぞれ第１図
の実施例回路中の逆電流通過阻止用ダイオード
Q4を省いた回路で電源再投入の場合の主要接続
点の電位変化を示す波形図、第２図ｅ，ｆはそれ
ぞれ第１図の実施例回路で電源再投入の場合の主
要接続点の電位変化を示す波形図、第３図は本発
明の変形実施例による音響増幅器の回路図を示
す。 １…初段増幅回路、２…駆動増幅回路、３…プ
ツシユプル出力増幅回路、４…負帰還回路、５…
基準バイアス回路、C2…リツプル除去用コンデ
ンサ、Q12，Q13…起動トランジスタ、Q14…逆電
流通過阻止用ダイオード、C6…出力コンデン
サ、SP…スピーカ負荷。
回路図を示し、第２図ａ，ｂはそれぞれ電源投入
後の第１図の実施例回路中の主要接続点の電位変
化を示す波形図、第２図ｃ，ｄはそれぞれ第１図
の実施例回路中の逆電流通過阻止用ダイオード
Q4を省いた回路で電源再投入の場合の主要接続
点の電位変化を示す波形図、第２図ｅ，ｆはそれ
ぞれ第１図の実施例回路で電源再投入の場合の主
要接続点の電位変化を示す波形図、第３図は本発
明の変形実施例による音響増幅器の回路図を示
す。 １…初段増幅回路、２…駆動増幅回路、３…プ
ツシユプル出力増幅回路、４…負帰還回路、５…
基準バイアス回路、C2…リツプル除去用コンデ
ンサ、Q12，Q13…起動トランジスタ、Q14…逆電
流通過阻止用ダイオード、C6…出力コンデン
サ、SP…スピーカ負荷。
Claims (1)
- １ 非反転入力端子（＋）と反転入力端子（−）
と持つ初段増幅回路１、上記初段増幅回路の出力
信号に応答するプツシユプル出力増幅回路３、上
記プツシユプル出力増幅回路の出力Ｐと上記反転
入力端子（−）との間に配置されるとともに少な
くとも負帰還コンデンサC3を有する負帰還回路
４、電源電圧ＶCCの投入によつて充電される他の
コンデンサC2、上記電源電圧ＶCCの投入とほぼ
同時に所定のバイアス電圧を発生するバイアス電
圧回路５、エミツタが上記バイアス電圧回路５に
接続され、ベースが上記他のコンデンサの電位に
依存する接続点Ｓに接続された起動トランジスタ
Q12、上記起動トランジスタのコレクタと上記反
転入力端子との間に接続された逆電流通過阻止手
段Q14を具備してなることを特徴とする音響増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13765879A JPS5662408A (en) | 1979-10-26 | 1979-10-26 | Audio amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13765879A JPS5662408A (en) | 1979-10-26 | 1979-10-26 | Audio amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5662408A JPS5662408A (en) | 1981-05-28 |
| JPS6247366B2 true JPS6247366B2 (ja) | 1987-10-07 |
Family
ID=15203779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13765879A Granted JPS5662408A (en) | 1979-10-26 | 1979-10-26 | Audio amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5662408A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57119907U (ja) * | 1981-01-21 | 1982-07-26 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5738045B2 (ja) * | 1973-11-16 | 1982-08-13 |
-
1979
- 1979-10-26 JP JP13765879A patent/JPS5662408A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5662408A (en) | 1981-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4015215A (en) | Push-pull power amplifier circuit | |
| JPS6247366B2 (ja) | ||
| US4462000A (en) | Amplifier comprising means for eliminating direct voltage transients on the amplifier output | |
| JP3537571B2 (ja) | オーディオ信号増幅回路 | |
| US7734265B2 (en) | Audio muting circuit and audio muting method | |
| JPH0421940B2 (ja) | ||
| JPS5837132Y2 (ja) | クリック防止回路 | |
| JPS643363B2 (ja) | ||
| JPS5837131Y2 (ja) | 増幅器の電源供給回路 | |
| JPS6042644B2 (ja) | 電力増幅器 | |
| TWI269136B (en) | Stabilizing power circuit | |
| JP2793071B2 (ja) | ポップ音防止回路 | |
| JPH0946149A (ja) | 音声ミュート回路 | |
| JP3157461B2 (ja) | 平滑回路 | |
| JPH024500Y2 (ja) | ||
| JPS6122345Y2 (ja) | ||
| JPH0136723B2 (ja) | ||
| JPH0458201B2 (ja) | ||
| JP3530326B2 (ja) | 増幅装置 | |
| JPH0161247B2 (ja) | ||
| JPH071871Y2 (ja) | 半導体集積回路 | |
| JPS6115619Y2 (ja) | ||
| JPS6127210Y2 (ja) | ||
| JPH02137506A (ja) | ショック音防止回路 | |
| JPH0810975Y2 (ja) | 低周波増幅器 |