JPS6247689A - 表示回路ブロツク - Google Patents
表示回路ブロツクInfo
- Publication number
- JPS6247689A JPS6247689A JP18805385A JP18805385A JPS6247689A JP S6247689 A JPS6247689 A JP S6247689A JP 18805385 A JP18805385 A JP 18805385A JP 18805385 A JP18805385 A JP 18805385A JP S6247689 A JPS6247689 A JP S6247689A
- Authority
- JP
- Japan
- Prior art keywords
- lead plate
- circuit block
- display
- display circuit
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 description 7
- 238000004080 punching Methods 0.000 description 6
- 229910052754 neon Inorganic materials 0.000 description 5
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[技術分野1
本発明は、オフ時にネオンランプのような表示素子を、
α灯させて暗闇でスイッチの場所を表示するものであっ
て、該スイッチに内蔵される表示回路ブロックに関する
ものである。
α灯させて暗闇でスイッチの場所を表示するものであっ
て、該スイッチに内蔵される表示回路ブロックに関する
ものである。
[背景技術]
第5図はこの種のスイッチに内蔵されている従来の表示
回路ブロックの斜視図を示すものであり、第6図はその
回路構成図を示すものである。
回路ブロックの斜視図を示すものであり、第6図はその
回路構成図を示すものである。
プリント基板21の裏面には回路を構成する電路パター
ン22が形成してあり、プリント基板21に表面には抵
抗R,,R2と表示用のネオンランプNeが実装しであ
る。ここでの回路構成としてJ、t。
ン22が形成してあり、プリント基板21に表面には抵
抗R,,R2と表示用のネオンランプNeが実装しであ
る。ここでの回路構成としてJ、t。
抵抗R2と抵抗R2及びネオンランプNeとの直列回路
が並列接続された構成としている。かかる従来ではプリ
ント基板21または電路用リード板を内部に埋設したイ
ンサート成形による回路部に抵抗素子としてカーボン抵
抗(リード線付き)R,、R2を用い、回路部とリード
線の半田付けまたはかしめにて接続していた。そのため
、かかる従来例においては、工程が複雑でコストも高く
、また、大型になるという問題があった。
が並列接続された構成としている。かかる従来ではプリ
ント基板21または電路用リード板を内部に埋設したイ
ンサート成形による回路部に抵抗素子としてカーボン抵
抗(リード線付き)R,、R2を用い、回路部とリード
線の半田付けまたはかしめにて接続していた。そのため
、かかる従来例においては、工程が複雑でコストも高く
、また、大型になるという問題があった。
[発明の目的]
本発明は上述の、αに鑑みて提供したものであって、製
造工程の単純化、小型化及びコストダウンを図ることを
目的とした表示回路ブロックを提供するものである。
造工程の単純化、小型化及びコストダウンを図ることを
目的とした表示回路ブロックを提供するものである。
[発明の開示1
(構成)
本発明は、電路用の導電性のリード板に電子部品の端部
と接続される接続片を両側より一対間隔をあけて対抗し
て形成し、上記リード板をインサート成形した成形体に
上記一対の接続片が露出する開口部を形成し、該開口部
内に位置する電子部品を一対の接続片間に架設して成る
ことを特徴とするものである。
と接続される接続片を両側より一対間隔をあけて対抗し
て形成し、上記リード板をインサート成形した成形体に
上記一対の接続片が露出する開口部を形成し、該開口部
内に位置する電子部品を一対の接続片間に架設して成る
ことを特徴とするものである。
(実施例)
以下、本発明の実施例を図面により説明する。
第2図は帯状の金属リード板1を打ち抜き加工して形成
した導電性の金属のリード板1の要部斜視図を示すもの
であり、このリード板1にて回゛路のパターンを形成し
ているものである。リード板1のパターンの両側には一
対の接続片2 Jlt 2 b、 2 c。
した導電性の金属のリード板1の要部斜視図を示すもの
であり、このリード板1にて回゛路のパターンを形成し
ているものである。リード板1のパターンの両側には一
対の接続片2 Jlt 2 b、 2 c。
2dが夫々間隔をあけて対抗して一体に形成しである。
また、リード板1にはネオンランプNeと接続するため
の断面U字型のかしめ片5が形成されている。第1図は
このリード板1をインサート成形した表示回路ブロック
Aに斜視図を示すものである。尚、リード板1の打ち抜
き加工及びインサート成形の製造についての説明は後述
する。第1図に示すように、リード板1をインサート成
形した成形体3には、開口部4が形成しである。すなわ
ち、この開口部4内に各接続片2 at 2 b、2c
。
の断面U字型のかしめ片5が形成されている。第1図は
このリード板1をインサート成形した表示回路ブロック
Aに斜視図を示すものである。尚、リード板1の打ち抜
き加工及びインサート成形の製造についての説明は後述
する。第1図に示すように、リード板1をインサート成
形した成形体3には、開口部4が形成しである。すなわ
ち、この開口部4内に各接続片2 at 2 b、2c
。
2dの先端部が露出するようにしてあり、対抗した接続
片2 a、 2 b、 2 et 2 d間に電子部品
である抵抗R・1.R2の端部が両側に架橋されて、抵
抗R1゜R2が接続片2 at 2 b、 2 et
2 dに載置されることになるものである。そして、抵
抗R,,R,の端部が接続片2 It、 2 b、 2
et 2 dと半田接続される。ここで使用される抵
抗はチップ抵抗またはメルフ等の電子部品である。また
、ネオンランプNeはそのリード線がかしめ片5にかし
められて接続される。尚、リード板1をインサート成形
してから、電子部品を取り付けても良く、また、電子部
品をリード板1に取り付けてからインサート成形しても
良いものである。
片2 a、 2 b、 2 et 2 d間に電子部品
である抵抗R・1.R2の端部が両側に架橋されて、抵
抗R1゜R2が接続片2 at 2 b、 2 et
2 dに載置されることになるものである。そして、抵
抗R,,R,の端部が接続片2 It、 2 b、 2
et 2 dと半田接続される。ここで使用される抵
抗はチップ抵抗またはメルフ等の電子部品である。また
、ネオンランプNeはそのリード線がかしめ片5にかし
められて接続される。尚、リード板1をインサート成形
してから、電子部品を取り付けても良く、また、電子部
品をリード板1に取り付けてからインサート成形しても
良いものである。
第3図(a)〜(c)は長尺金属リード板1の打ち抜き
加工工程を示すものであり、7−プ状に巻き取られた薄
板の長尺金属リード板1を打ち抜き磯7で、パターンを
中央に打ち抜き形成されるものである。上述したように
この打ち抜き加工によって接続片2 a、 2 b、
2 c、 2 dlかしめ片5等が形成される。
加工工程を示すものであり、7−プ状に巻き取られた薄
板の長尺金属リード板1を打ち抜き磯7で、パターンを
中央に打ち抜き形成されるものである。上述したように
この打ち抜き加工によって接続片2 a、 2 b、
2 c、 2 dlかしめ片5等が形成される。
第4図(a)〜(c)は上述のようにパターンを形成し
た後に巻き取られた7−プ状のリード板1の各パターン
部分を成形体3で被覆するように成形機8でインサート
成形する工程を示すものである。
た後に巻き取られた7−プ状のリード板1の各パターン
部分を成形体3で被覆するように成形機8でインサート
成形する工程を示すものである。
そして、インサート成形されたリード板1は層間紙9を
層間に挿入して巻き取られる。
層間に挿入して巻き取られる。
尚、電路用リード板1は連続加工にて7−プ状に構成で
き、電子部品の取付も連続的に加工できることは従来と
同様であるが、カーボン抵抗をチップ抵抗化することに
より小型化が可能となるものである。
き、電子部品の取付も連続的に加工できることは従来と
同様であるが、カーボン抵抗をチップ抵抗化することに
より小型化が可能となるものである。
[発明の効果]
本発明は上述のように、抵抗体や表示素子等の電子部品
をブロック化して表示素子により表示を行なうようにし
た表示回路ブロックにおいて、電路用の導電性のリード
板に電子部品の端部と接続される接続片を両側より一対
間隔をあけて対抗して形成し、上記リード板をインサー
ト成形〔たパ成形体に上記一対の接続片が露出する開口
部を形成し、該開口部内に位置する電子部品を一対の接
続片間に架設するようにしたものであるから、電子部品
の端部を一対の接続片間に架設するだけで、接続片間に
電子部品を挿入、セットするだけで導通が確保でき、そ
のため!!造工程が単純化され、コストダウンを図るこ
とができ、しかも成形体の開口部内に電子部品を位置さ
せることで小型化が可能となる効果を奏するものである
。
をブロック化して表示素子により表示を行なうようにし
た表示回路ブロックにおいて、電路用の導電性のリード
板に電子部品の端部と接続される接続片を両側より一対
間隔をあけて対抗して形成し、上記リード板をインサー
ト成形〔たパ成形体に上記一対の接続片が露出する開口
部を形成し、該開口部内に位置する電子部品を一対の接
続片間に架設するようにしたものであるから、電子部品
の端部を一対の接続片間に架設するだけで、接続片間に
電子部品を挿入、セットするだけで導通が確保でき、そ
のため!!造工程が単純化され、コストダウンを図るこ
とができ、しかも成形体の開口部内に電子部品を位置さ
せることで小型化が可能となる効果を奏するものである
。
!@1図は本発明の実施例のリード板の要部斜視図、第
2図は同上の表示回路ブロックの斜視図、第3図(a)
〜(c)は同上の打ち抜き加工工程を示す図、第4図(
a)〜(e)は同上の成形工程を示す図第5図は従来例
の表示回路ブロックの斜視図、第6図は同上の回路構成
図である。 1はリード板、2は接続片、3は成形体、4は開口部を
示す。 代理人 弁理士 石 1)侵 七 第1× 第2図 第3図 第5σ゛ぐ 第6図
2図は同上の表示回路ブロックの斜視図、第3図(a)
〜(c)は同上の打ち抜き加工工程を示す図、第4図(
a)〜(e)は同上の成形工程を示す図第5図は従来例
の表示回路ブロックの斜視図、第6図は同上の回路構成
図である。 1はリード板、2は接続片、3は成形体、4は開口部を
示す。 代理人 弁理士 石 1)侵 七 第1× 第2図 第3図 第5σ゛ぐ 第6図
Claims (1)
- (1)抵抗体や表示素子等の電子部品をブロック化して
表示素子により表示を行なうようにした表示回路ブロッ
クにおいて、電路用の導電性のリード板に電子部品の端
部と接続される接続片を両側より一対間隔をあけて対抗
して形成し、上記リード板をインサート成形した成形体
に上記一対の接続片が露出する開口部を形成し、該開口
部内に位置する電子部品を一対の接続片間に架設して成
ることを特徴とする表示回路ブロック。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18805385A JPH0614252B2 (ja) | 1985-08-27 | 1985-08-27 | 表示回路ブロツク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18805385A JPH0614252B2 (ja) | 1985-08-27 | 1985-08-27 | 表示回路ブロツク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6247689A true JPS6247689A (ja) | 1987-03-02 |
| JPH0614252B2 JPH0614252B2 (ja) | 1994-02-23 |
Family
ID=16216861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18805385A Expired - Lifetime JPH0614252B2 (ja) | 1985-08-27 | 1985-08-27 | 表示回路ブロツク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614252B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5081360A (en) * | 1989-02-14 | 1992-01-14 | Yoshino Kogyosho Co., Ltd. | Irradiating conveyance apparatus |
-
1985
- 1985-08-27 JP JP18805385A patent/JPH0614252B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5081360A (en) * | 1989-02-14 | 1992-01-14 | Yoshino Kogyosho Co., Ltd. | Irradiating conveyance apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0614252B2 (ja) | 1994-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5455742A (en) | Direct circuit board connection | |
| US5899760A (en) | Connector assembly | |
| US6642460B2 (en) | Switch assembly employing an external customizing printed circuit board | |
| US4741472A (en) | Method of soldering an integrated circuit and printed circuit board | |
| JP3099111B2 (ja) | リセプタクルコンタクトおよびリセプタクルコンタクトストリップ並びにリセプタクルコンタクトの製造方法 | |
| JPH0614252B2 (ja) | 表示回路ブロツク | |
| JP3081701B2 (ja) | 電子部品の接続構造、電子部品の取付け板、回路板、並びにこれらを用いた組み立て完成品 | |
| JP3101960B2 (ja) | 印刷配線板の製造方法 | |
| JPH0864916A (ja) | 回路基板およびその製造方法 | |
| JP2679112B2 (ja) | モジュール端子 | |
| JPH0614251B2 (ja) | 表示回路ブロツク | |
| US6301443B1 (en) | Low profile strobe device with conductive elastic members | |
| JPH0615427Y2 (ja) | サーフェイスマウントコネクタ | |
| JPS5818200Y2 (ja) | ソケツト | |
| JP4229222B2 (ja) | テーピング接続端子 | |
| JPH0141184Y2 (ja) | ||
| JP2531284B2 (ja) | 表面実装コネクタの組立方法 | |
| JPH0758422A (ja) | モールド成形回路基板 | |
| JPH0448124Y2 (ja) | ||
| JPH0312226Y2 (ja) | ||
| JP3683702B2 (ja) | 配線パターン導通接続構造および導通接続部材 | |
| JP3691980B2 (ja) | 電子部品の取付構造 | |
| JPS5855621Y2 (ja) | 摺動式可変抵抗器 | |
| JP3234727B2 (ja) | 回路基板の製造方法 | |
| JPH08321665A (ja) | プリント基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |