JPS6248014A - 半導体層の固相成長方法 - Google Patents
半導体層の固相成長方法Info
- Publication number
- JPS6248014A JPS6248014A JP18889385A JP18889385A JPS6248014A JP S6248014 A JPS6248014 A JP S6248014A JP 18889385 A JP18889385 A JP 18889385A JP 18889385 A JP18889385 A JP 18889385A JP S6248014 A JPS6248014 A JP S6248014A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- amorphous
- semiconductor layer
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体層の同相成長方法に関するものであって
、Ｓｉその他の各種半導体基板上に単結晶半導体層を形
成するのに用いて最適なものである。
、Ｓｉその他の各種半導体基板上に単結晶半導体層を形
成するのに用いて最適なものである。
本発明は、半導体層の固相成長方法において、半導体基
板上に多結晶または非晶質の第１の半導体層を形成する
工程と、上記半導体基板との界面を含めて上記第１の半
導体層を非晶質化する工程と、上記非晶質化された第１
の半導体層上に非晶質の第２の半導体層を形成する工程
と、熱処理を行うことにより上記第１及び第２の半導体
層を上記半導体基板上に固相エピタキシャル成長させる
工程とをそれぞれ具備させることにより、半導体基板上
に低温で厚い単結晶半導体層を形成することができるよ
うにしたものである。
板上に多結晶または非晶質の第１の半導体層を形成する
工程と、上記半導体基板との界面を含めて上記第１の半
導体層を非晶質化する工程と、上記非晶質化された第１
の半導体層上に非晶質の第２の半導体層を形成する工程
と、熱処理を行うことにより上記第１及び第２の半導体
層を上記半導体基板上に固相エピタキシャル成長させる
工程とをそれぞれ具備させることにより、半導体基板上
に低温で厚い単結晶半導体層を形成することができるよ
うにしたものである。
従来、単結晶の半導体基板上に単結晶半導体層を形成す
るためには主に気相成長法が用いられている。
るためには主に気相成長法が用いられている。
しかしながら、上述の気相成長法では高温での反応ガス
の分解反応が必要であるため、成長中に半導体基板に結
晶欠陥が発生したり、オートドーピング等の不純物の再
分布が起きたりしてしまう。
の分解反応が必要であるため、成長中に半導体基板に結
晶欠陥が発生したり、オートドーピング等の不純物の再
分布が起きたりしてしまう。
また成長に高温が必要であるため、三次元デバイスの製
造には用いることができない。
造には用いることができない。
本発明は、これらの欠点を一挙に是正した半導体層の固
相成長方法を提供することを目的とする。
相成長方法を提供することを目的とする。
本発明に係る半導体層の固相成長方法は、半導体基板（
例えばＳｉ基板１）上に多結晶または非晶質の第１の半
導体層（例えば多結晶Ｓｉ層２）を形成する工程と、上
記半導体基板との界面を含めて上記第１の半導体層を非
晶質化する工程と、上記非晶質化された第１の半導体層
（例えば非晶質Ｓｉ層３）上に非晶質の第２の半導体層
（例えば厚い非晶質Ｓｉ層４）を形成する工程と、熱処
理を行うことにより上記第１及び第２の半導体層を上記
半汚体基板上に同和エピタキシャル成長させる工程とを
それぞれ具備している。
例えばＳｉ基板１）上に多結晶または非晶質の第１の半
導体層（例えば多結晶Ｓｉ層２）を形成する工程と、上
記半導体基板との界面を含めて上記第１の半導体層を非
晶質化する工程と、上記非晶質化された第１の半導体層
（例えば非晶質Ｓｉ層３）上に非晶質の第２の半導体層
（例えば厚い非晶質Ｓｉ層４）を形成する工程と、熱処
理を行うことにより上記第１及び第２の半導体層を上記
半汚体基板上に同和エピタキシャル成長させる工程とを
それぞれ具備している。
〔実施例〕
以下本発明を単結晶Ｓｉ層の成長に適用した一実施例を
図面に基づき説明する。
図面に基づき説明する。
第１Ａ図に示すように、まず例えば単結晶のＳｉ基板１
上にＣＶＤ法により例えば基板温度約６００℃以下で膜
厚が例えば約１０００人の比較的薄い多結晶Ｓｉ層２を
形成する。
上にＣＶＤ法により例えば基板温度約６００℃以下で膜
厚が例えば約１０００人の比較的薄い多結晶Ｓｉ層２を
形成する。
次に上述の多結晶Ｓｉ層２にＳｉに対して中性なイオン
、例えばＳｉ・を所定条件、例えばエネルギー５０ｋｅ
Ｖ、ドーズ量５ Ｘ １０１５ｃｍ−”の条件でイオン
注入することにより、Ｓｉ基板１との界面を含めて多結
晶Ｓｉ層２を非晶質化して、第１Ｂ図に示すように非晶
質５ｉｊｌｉ３を形成する。
、例えばＳｉ・を所定条件、例えばエネルギー５０ｋｅ
Ｖ、ドーズ量５ Ｘ １０１５ｃｍ−”の条件でイオン
注入することにより、Ｓｉ基板１との界面を含めて多結
晶Ｓｉ層２を非晶質化して、第１Ｂ図に示すように非晶
質５ｉｊｌｉ３を形成する。
次にこの非晶質Ｓｉ層３の表面に形成されているいわゆ
るナチュラル・オキサイド（ｎａｔｕｒａｌ ｏｘｉｄ
ｅ）（図示せず）をプラズマエツチングにより除去した
後、第１Ｃ図に示すように、この非晶質Ｓｔ層層上上Ｃ
ＶＤ法（例えばプラズマＣＶＤ法）により基板温度約４
００°Ｃ以下で例えば膜厚約１．０μｍの厚い非晶質Ｓ
ｉ層４を形成する。
るナチュラル・オキサイド（ｎａｔｕｒａｌ ｏｘｉｄ
ｅ）（図示せず）をプラズマエツチングにより除去した
後、第１Ｃ図に示すように、この非晶質Ｓｔ層層上上Ｃ
ＶＤ法（例えばプラズマＣＶＤ法）により基板温度約４
００°Ｃ以下で例えば膜厚約１．０μｍの厚い非晶質Ｓ
ｉ層４を形成する。
次に例えばＮ２雰囲気中において６００℃程度の温度で
熱処理を行うことにより、上述の非晶質Ｓｉ層３．４を
Ｓｉ基板１上に固相エピタキシャル成長させて、第１Ｄ
図に示すように、これらの非晶質Ｓｉ層３．４の合計の
厚さを有する厚い単結晶Ｓｉ層５を形成する。
熱処理を行うことにより、上述の非晶質Ｓｉ層３．４を
Ｓｉ基板１上に固相エピタキシャル成長させて、第１Ｄ
図に示すように、これらの非晶質Ｓｉ層３．４の合計の
厚さを有する厚い単結晶Ｓｉ層５を形成する。
この実施例によれば、上述のようにＳｉ基板１上にまず
多結晶Ｓｉ層２を形成し、次いでＳｉ基板１との界面を
含めてこの多結晶Ｓｉ層２を非晶質化することにより非
晶質Ｓｉ層３とし、次いでこの非晶質Ｓｉ層層上上厚い
非晶質Ｓｉ層４を形成した後、約６００°Ｃでの熱処理
を行うことによりこれらの非晶質Ｓｉ層３．４をＳｉ基
板１上に固相エピタキシャル成長させているので次のよ
うな種々の利点がある。すなわち、非晶質Ｓｉ層４の厚
さを大きな値に選定することにより、厚い単結晶Ｓｉ層
５を容易に得ることができる。しかも上述の実施例にお
いて用いるプロセスの最高温度は固相成長のための熱処
理に用いる６００℃であるため、低温で単結晶Ｓｉ層５
を形成することができる。またこのように低温で単結晶
Ｓｉ層５を成長させるごとができるので、成長時にＳｉ
基板１に結晶欠陥が発生したりオートドーピング等の不
純物の再分布が起きたりすることがないと共に、三次元
デバイスの製造にも上述の実施例による単結晶Ｓｉ層の
成長方法を用いることができる。
多結晶Ｓｉ層２を形成し、次いでＳｉ基板１との界面を
含めてこの多結晶Ｓｉ層２を非晶質化することにより非
晶質Ｓｉ層３とし、次いでこの非晶質Ｓｉ層層上上厚い
非晶質Ｓｉ層４を形成した後、約６００°Ｃでの熱処理
を行うことによりこれらの非晶質Ｓｉ層３．４をＳｉ基
板１上に固相エピタキシャル成長させているので次のよ
うな種々の利点がある。すなわち、非晶質Ｓｉ層４の厚
さを大きな値に選定することにより、厚い単結晶Ｓｉ層
５を容易に得ることができる。しかも上述の実施例にお
いて用いるプロセスの最高温度は固相成長のための熱処
理に用いる６００℃であるため、低温で単結晶Ｓｉ層５
を形成することができる。またこのように低温で単結晶
Ｓｉ層５を成長させるごとができるので、成長時にＳｉ
基板１に結晶欠陥が発生したりオートドーピング等の不
純物の再分布が起きたりすることがないと共に、三次元
デバイスの製造にも上述の実施例による単結晶Ｓｉ層の
成長方法を用いることができる。
以上本発明の一実施例につき説明したが、本発明は上述
の実施例に限定されるものではなく、本発明の技術的思
想に基づく各種の変形が可能である。例えば上述の実施
例においてはＳｉ基板１上にまず多結晶Ｓｉ層２を形成
し、次いでこの多結晶Ｓｉ層２を非晶質化することによ
り非晶質Ｓｉ層３を形成するようにしているが、Ｓｉ基
板１上に直接非晶質Ｓｉ層を形成し、次いでこの非晶質
Ｓｉ層をさらに非晶質化した後、上述の実施例における
非晶質Ｓｉ層４の形成以降の工程を行うようにすること
も可能である。また上述の実施例における膜厚、温度等
の数値とは異なる数値を用いることも勿論可能である。
の実施例に限定されるものではなく、本発明の技術的思
想に基づく各種の変形が可能である。例えば上述の実施
例においてはＳｉ基板１上にまず多結晶Ｓｉ層２を形成
し、次いでこの多結晶Ｓｉ層２を非晶質化することによ
り非晶質Ｓｉ層３を形成するようにしているが、Ｓｉ基
板１上に直接非晶質Ｓｉ層を形成し、次いでこの非晶質
Ｓｉ層をさらに非晶質化した後、上述の実施例における
非晶質Ｓｉ層４の形成以降の工程を行うようにすること
も可能である。また上述の実施例における膜厚、温度等
の数値とは異なる数値を用いることも勿論可能である。
なお上述の実施例においては本発明を単結晶Ｓｉ層の成
長に適用した場合につき説明したが、Ｓｉ以外の各種単
結晶半導体層の成長にも本発明を適用することが可能で
ある。
長に適用した場合につき説明したが、Ｓｉ以外の各種単
結晶半導体層の成長にも本発明を適用することが可能で
ある。
本発明によれば、半導体基板上に低温で厚い単結晶半導
体層を形成することができ、従って成長中に半偲体基板
に結晶欠陥が発生したり不純物の再分布が起きたりする
ことがなく、また三次元デバイスの製造にも適用可能で
ある。
体層を形成することができ、従って成長中に半偲体基板
に結晶欠陥が発生したり不純物の再分布が起きたりする
ことがなく、また三次元デバイスの製造にも適用可能で
ある。
第１Ａ図〜第１Ｄ図は本発明を単結晶Ｓｉ層の成長に適
用した一実施例を工程順に示す断面図である。 なお図面に用いた符号において、 １−ｍ＝−・Ｓｉ基板 ２−−−−−−−−御名結晶Ｓｉ層 ３．４−−−−一 −非晶質Ｓｉ層 ５−−−−−−− 単結晶Ｓｉ層 である。
用した一実施例を工程順に示す断面図である。 なお図面に用いた符号において、 １−ｍ＝−・Ｓｉ基板 ２−−−−−−−−御名結晶Ｓｉ層 ３．４−−−−一 −非晶質Ｓｉ層 ５−−−−−−− 単結晶Ｓｉ層 である。
Claims (1)
- 【特許請求の範囲】 半導体基板上に多結晶または非晶質の第１の半導体層を
形成する工程と、 上記半導体基板との界面を含めて上記第１の半導体層を
非晶質化する工程と、 上記非晶質化された第１の半導体層上に非晶質の第２の
半導体層を形成する工程と、 熱処理を行うことにより上記第１及び第２の半導体層を
上記半導体基板上に固相エピタキシャル成長させる工程
とをそれぞれ具備する半導体層の固相成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18889385A JPS6248014A (ja) | 1985-08-28 | 1985-08-28 | 半導体層の固相成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18889385A JPS6248014A (ja) | 1985-08-28 | 1985-08-28 | 半導体層の固相成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6248014A true JPS6248014A (ja) | 1987-03-02 |
Family
ID=16231725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18889385A Pending JPS6248014A (ja) | 1985-08-28 | 1985-08-28 | 半導体層の固相成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6248014A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5070027A (en) * | 1989-02-23 | 1991-12-03 | Matsushita Electric Industrial Co., Ltd. | Method of forming a heterostructure diode |
| US5266504A (en) * | 1992-03-26 | 1993-11-30 | International Business Machines Corporation | Low temperature emitter process for high performance bipolar devices |
| JP2009283922A (ja) * | 2008-04-24 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
-
1985
- 1985-08-28 JP JP18889385A patent/JPS6248014A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5070027A (en) * | 1989-02-23 | 1991-12-03 | Matsushita Electric Industrial Co., Ltd. | Method of forming a heterostructure diode |
| US5266504A (en) * | 1992-03-26 | 1993-11-30 | International Business Machines Corporation | Low temperature emitter process for high performance bipolar devices |
| JP2009283922A (ja) * | 2008-04-24 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60210831A (ja) | 化合物半導体結晶基板の製造方法 | |
| US3698947A (en) | Process for forming monocrystalline and poly | |
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| JPS6248014A (ja) | 半導体層の固相成長方法 | |
| JPS6158879A (ja) | シリコン薄膜結晶の製造方法 | |
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| JPH0236060B2 (ja) | ||
| JPH01265525A (ja) | 半導体基板の製造方法 | |
| JPS5983998A (ja) | 単結晶シリコン薄膜の製造方法 | |
| JPH02105517A (ja) | 半導体装置の製造方法 | |
| JPS6248015A (ja) | 半導体層の固相成長方法 | |
| JP2814503B2 (ja) | 単結晶ダイアモンド膜複合体の製造方法 | |
| JP2615406B2 (ja) | 炭化珪素埋め込み層を有するシリコン基板の製造方法 | |
| JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
| JPH0616498B2 (ja) | エピタキシアルウエ−ハの製造方法 | |
| JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
| JPH0513327A (ja) | 単結晶シリコン膜の形成方法 | |
| JPS61127117A (ja) | 多結晶半導体薄膜の形成方法 | |
| JPH0284772A (ja) | 半導体装置の製造方法 | |
| JPS63137412A (ja) | 半導体用基板の製造方法 | |
| JPH05335234A (ja) | 半導体基板の製造方法 | |
| JP2000306915A (ja) | シリコンウエハの製造方法 | |
| JPS63192223A (ja) | 半導体装置の製造方法 | |
| JPS6219046B2 (ja) | ||
| JPH0425135A (ja) | 半導体基板 |