JPS6248015A - 半導体層の固相成長方法 - Google Patents
半導体層の固相成長方法Info
- Publication number
- JPS6248015A JPS6248015A JP18889485A JP18889485A JPS6248015A JP S6248015 A JPS6248015 A JP S6248015A JP 18889485 A JP18889485 A JP 18889485A JP 18889485 A JP18889485 A JP 18889485A JP S6248015 A JPS6248015 A JP S6248015A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- semiconductor layer
- solid phase
- epitaxial growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体層の固相成長方法に関するものであって
、絶縁層上に形成された単結晶Ｓｉ層、すなわちＳ Ｏ
Ｉ （Ｓｉｌｉｃｏｎ ｏｎ Ｉｎ５ｕｌａｔｏｒ）構
造を形成するのに用いて最適なものである。
、絶縁層上に形成された単結晶Ｓｉ層、すなわちＳ Ｏ
Ｉ （Ｓｉｌｉｃｏｎ ｏｎ Ｉｎ５ｕｌａｔｏｒ）構
造を形成するのに用いて最適なものである。
本発明は、半導体層の固相成長方法において、半導体基
板の少なくとも一部が露出するように上記半導体基板上
に選択的に形成した絶縁層上に延在しかつ少なくとも上
記露出している上記半導体基板との接続部が単結晶であ
る半導体層を形成する工程と、上記半導体層の表面を平
坦化する工程と、熱処理を行うことにより上記単結晶を
種結晶として上記半導体層を固相エピタキシャル成長さ
せる工程とをそれぞれ具備させることによって、絶縁層
上に表面が平坦な単結晶半導体層を簡隼な工程で形成す
ることができるようにしたものである。
板の少なくとも一部が露出するように上記半導体基板上
に選択的に形成した絶縁層上に延在しかつ少なくとも上
記露出している上記半導体基板との接続部が単結晶であ
る半導体層を形成する工程と、上記半導体層の表面を平
坦化する工程と、熱処理を行うことにより上記単結晶を
種結晶として上記半導体層を固相エピタキシャル成長さ
せる工程とをそれぞれ具備させることによって、絶縁層
上に表面が平坦な単結晶半導体層を簡隼な工程で形成す
ることができるようにしたものである。
例えばスタチック・ランダム・アクセス・メモリー（Ｓ
ＲＡＭ）においては、トランジスタを高密度に配置する
ことは重要である。特にＣＭＯＳで回路を組む場合は、
トランジスタの大きさのみならず分離領域も小さくしな
ければならないが、これにも限界がある。
ＲＡＭ）においては、トランジスタを高密度に配置する
ことは重要である。特にＣＭＯＳで回路を組む場合は、
トランジスタの大きさのみならず分離領域も小さくしな
ければならないが、これにも限界がある。
本発明者は上述の限界を打破すべく、特願昭５９−７８
７８号においてＳＯＩ技術を応用した三次元構造のＣＭ
Ｏ３を提案したが、これはＳｉ基板の表面の一部を種結
晶として溶融再結晶法により５ｉＯｚ上に単結晶Ｓｉ層
を形成する技術を基本としている。すなわち、種結晶と
なるＳｉ基板表面とＳｉｎｇの表面とは同一平面上にあ
るのが好ましいため、第２図に示すように、まず平坦化
ＬＯＣＯ３法等により、Ｓｉ基板ｌの表面の一部が露出
した状態でこのＳｉ基板１に埋め込まれるように５ｉ０
２層２を形成し、次いでＣＶＤ法により全面に多結晶の
５４層３を形成した後、この５４層３をレーザービーム
照射等により溶融させて再結晶化させるようにしている
。
７８号においてＳＯＩ技術を応用した三次元構造のＣＭ
Ｏ３を提案したが、これはＳｉ基板の表面の一部を種結
晶として溶融再結晶法により５ｉＯｚ上に単結晶Ｓｉ層
を形成する技術を基本としている。すなわち、種結晶と
なるＳｉ基板表面とＳｉｎｇの表面とは同一平面上にあ
るのが好ましいため、第２図に示すように、まず平坦化
ＬＯＣＯ３法等により、Ｓｉ基板ｌの表面の一部が露出
した状態でこのＳｉ基板１に埋め込まれるように５ｉ０
２層２を形成し、次いでＣＶＤ法により全面に多結晶の
５４層３を形成した後、この５４層３をレーザービーム
照射等により溶融させて再結晶化させるようにしている
。
しかしながら、上述の方法は、平坦化ＬＯＣＯ８法等の
複雑なプロセスを用いているため工程が複雑であるのみ
ならず、この平坦化ＬＯＣＯ３法等を用いても第２図に
示すようなＳｉＯ□層２がＳｉ基板１の表面に埋め込ま
れた構造を作ることは必ずしも容易でない。また上述の
方法において用いる溶融再結晶化法は固相成長法に比べ
再現性や均一性が十分でない。
複雑なプロセスを用いているため工程が複雑であるのみ
ならず、この平坦化ＬＯＣＯ３法等を用いても第２図に
示すようなＳｉＯ□層２がＳｉ基板１の表面に埋め込ま
れた構造を作ることは必ずしも容易でない。また上述の
方法において用いる溶融再結晶化法は固相成長法に比べ
再現性や均一性が十分でない。
本発明は、このような欠点を一挙に是正した半導体層の
固相成長方法を提供することを目的とする。
固相成長方法を提供することを目的とする。
本発明に係る半導体層の固相成長方法は、半導体基板（
例えばＳｉ基板ｌ）の少なくとも一部が露出するように
上記半導体基板上に選択的に形成した絶縁Ｎ（例えば開
口２ａを存する５ｉＯｚｉｉ ２ ）上に延在しかつ少
なくとも上記露出している上記半導体基板との接続部が
単結晶である半導体Ｎ（例えば単結晶Ｓｉ領域３ａと多
結晶Ｓｉ領域３ｂとから成る５４層３）を形成する工程
と、上記半導体層の表面を平坦化する工程と、熱処理を
行うことにより上記単結晶を種結晶として上記半導体層
を固相エピタキシャル成長させる工程とをそれぞれ具備
している。
例えばＳｉ基板ｌ）の少なくとも一部が露出するように
上記半導体基板上に選択的に形成した絶縁Ｎ（例えば開
口２ａを存する５ｉＯｚｉｉ ２ ）上に延在しかつ少
なくとも上記露出している上記半導体基板との接続部が
単結晶である半導体Ｎ（例えば単結晶Ｓｉ領域３ａと多
結晶Ｓｉ領域３ｂとから成る５４層３）を形成する工程
と、上記半導体層の表面を平坦化する工程と、熱処理を
行うことにより上記単結晶を種結晶として上記半導体層
を固相エピタキシャル成長させる工程とをそれぞれ具備
している。
以下本発明をＳｉＯ□上の単結晶５ｉｌＷの形成に適用
した一実施例を図面に基づき説明する。
した一実施例を図面に基づき説明する。
第１Ａ図に示すように、まずＳｉ基板１の表面を熱酸化
して例えば膜厚５０００人のＳｉｎｇ層２を形成し、次
いでこのＳｉＯ□層２の所定部分をエツチング除去して
開口２ａを形成すると共に、Ｓｉ基板１の一部を露出さ
せる。
して例えば膜厚５０００人のＳｉｎｇ層２を形成し、次
いでこのＳｉＯ□層２の所定部分をエツチング除去して
開口２ａを形成すると共に、Ｓｉ基板１の一部を露出さ
せる。
次に第１Ｂ図に示すように、５ｉｌ１４ガスを反応ガス
として用いてＳｉの気相エピタキシャル成長を行うこと
により、全面に例えば膜厚６０００への５４層３を形成
する。この際、５４層３は、５ｉｎ２層２の開口２ａに
おいてはＳｉ基板１上にＳｉがエピタキシャル成長する
結果Ｓｉ基板１との接続部は単結晶Ｓｉ領域３ａとなる
が、Ｓｉｎｇ層２上に延在する部分は多結晶Ｓ ｉ 領
域３ｂ（点描を付した領域）となる（選択エピタキシャ
ル成長）。なお通常、ＳｉＯ□層２上におけるＳｔ層３
の表面は第１Ｂ図に示すように微小な凹凸が存在した状
態となる。
として用いてＳｉの気相エピタキシャル成長を行うこと
により、全面に例えば膜厚６０００への５４層３を形成
する。この際、５４層３は、５ｉｎ２層２の開口２ａに
おいてはＳｉ基板１上にＳｉがエピタキシャル成長する
結果Ｓｉ基板１との接続部は単結晶Ｓｉ領域３ａとなる
が、Ｓｉｎｇ層２上に延在する部分は多結晶Ｓ ｉ 領
域３ｂ（点描を付した領域）となる（選択エピタキシャ
ル成長）。なお通常、ＳｉＯ□層２上におけるＳｔ層３
の表面は第１Ｂ図に示すように微小な凹凸が存在した状
態となる。
次に第１Ｃ図に示すように、Ｓｉ層層上上レジスト４を
塗布した後、このレジスト４と５ｉＪ１３とをドライエ
ツチングにより基板表面と垂直方向に一点鎖線で示す位
置まで順次異方性エツチングした後、レジスト４を除去
する。このようにして、第１Ｄ図に示すように５４層３
の表面を平坦化する。
塗布した後、このレジスト４と５ｉＪ１３とをドライエ
ツチングにより基板表面と垂直方向に一点鎖線で示す位
置まで順次異方性エツチングした後、レジスト４を除去
する。このようにして、第１Ｄ図に示すように５４層３
の表面を平坦化する。
なおこの状態における３４０２層２上の５４層３の厚さ
は例えば約１０００人になるようにする。
は例えば約１０００人になるようにする。
次に第１Ｄ図に示すように、５４層３の全面にＳｉに対
して中性なイオン、例えばＳｉｏを例えばエネルギー５
０ＫｅＶ、ドーズ量５ Ｘ １０’ ｃｍ”２の条件で
イオン注入することにより多結晶Ｓｉ領域３ｂ及び単結
晶５ｉｊＪ域３ａの表面層を非晶質化した後、例えばＮ
２雰囲気中において６００℃で２０時間熱処理を行う。
して中性なイオン、例えばＳｉｏを例えばエネルギー５
０ＫｅＶ、ドーズ量５ Ｘ １０’ ｃｍ”２の条件で
イオン注入することにより多結晶Ｓｉ領域３ｂ及び単結
晶５ｉｊＪ域３ａの表面層を非晶質化した後、例えばＮ
２雰囲気中において６００℃で２０時間熱処理を行う。
これにより上述の非晶質化した部分の５４層３が単結晶
Ｓｉ領域３ａを種結晶として横方向（基板表面と平行な
方向）に固相エピタキシャル成長する結果、第１Ｅ図に
示すように単結晶Ｓｉ層５が形成される。なおこのよう
な固相成長法は横方向固相成長（Ｌａｔｅｒａｌ ５ｏ
ｌｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ。
Ｓｉ領域３ａを種結晶として横方向（基板表面と平行な
方向）に固相エピタキシャル成長する結果、第１Ｅ図に
示すように単結晶Ｓｉ層５が形成される。なおこのよう
な固相成長法は横方向固相成長（Ｌａｔｅｒａｌ ５ｏ
ｌｉｄ Ｐｈａｓｅ Ｅｐｉｔａｘｙ。
ＬＳＰＥ）法と称されている。
上述の実施例によれば、開口２ａを有する５ｉＯ７層２
をＳｉ基板１上に形成しく第１Ａ図）、次いで全面に５
４層３を形成しく第１Ｂ図）、次いでこの５４層３の表
面を平坦化した後（第１Ｄ図）、イオン注入によりこの
５４層３の表面層を非晶質化させた状態で熱処理を行う
ことにより単結晶Ｓ ｉ ８５域３ａを種結晶として固
相エピタキシャル成長を行っているので次のような種々
の利点がある。すなわち、平坦化ＬＯＣＯ３法等の複雑
なプロセスが不要であるので、工程が簡単かつ容易であ
る。また固相成長を用いているので、単結晶ＳｉＪｉｇ
５を再現性良くしかも均一性良（形成することができる
。
をＳｉ基板１上に形成しく第１Ａ図）、次いで全面に５
４層３を形成しく第１Ｂ図）、次いでこの５４層３の表
面を平坦化した後（第１Ｄ図）、イオン注入によりこの
５４層３の表面層を非晶質化させた状態で熱処理を行う
ことにより単結晶Ｓ ｉ ８５域３ａを種結晶として固
相エピタキシャル成長を行っているので次のような種々
の利点がある。すなわち、平坦化ＬＯＣＯ３法等の複雑
なプロセスが不要であるので、工程が簡単かつ容易であ
る。また固相成長を用いているので、単結晶ＳｉＪｉｇ
５を再現性良くしかも均一性良（形成することができる
。
またＳｉＯ□層２の開口２ａに形成された単結晶Ｓｔ領
領域ａを種結晶として用いて５４層３を同相エピ′タキ
シャル成長させているので、固相成長に何ら支障を来す
ことなく ５ｉＯｚ層２の厚さを上述のように例えば約
５０００人と十分に大きくすることができ、このためこ
のＳｉＯ□層２をＩＣにおけるフィールド酸化膜として
用いることができる。
領域ａを種結晶として用いて５４層３を同相エピ′タキ
シャル成長させているので、固相成長に何ら支障を来す
ことなく ５ｉＯｚ層２の厚さを上述のように例えば約
５０００人と十分に大きくすることができ、このためこ
のＳｉＯ□層２をＩＣにおけるフィールド酸化膜として
用いることができる。
さらに、単結晶Ｓｉ層５の表面が平坦であるので、この
単結晶Ｓｉ層５を用いてトランジスタ等を作製する場合
、プロセス上極めて好都合である。
単結晶Ｓｉ層５を用いてトランジスタ等を作製する場合
、プロセス上極めて好都合である。
以上本発明の一実施例につき説明したが、本発明は上述
の実施例に限定されるものではなく、本発明の技術的思
想に基づく各種の変形が可能である。例えば、上述の実
施例においてはＳｉＬガスを反応ガスとして用いた気相
エピタキシャル成長法によりＳｔ層３を形成しているが
、この気相エピタキシャル成長法の代わりに例えばモレ
キュラー・ビーム１デポジシヨン（Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｄｅｐｏｓｉｔｉｏｎ、。
の実施例に限定されるものではなく、本発明の技術的思
想に基づく各種の変形が可能である。例えば、上述の実
施例においてはＳｉＬガスを反応ガスとして用いた気相
エピタキシャル成長法によりＳｔ層３を形成しているが
、この気相エピタキシャル成長法の代わりに例えばモレ
キュラー・ビーム１デポジシヨン（Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｄｅｐｏｓｉｔｉｏｎ、。
ＭＢＤ）法を用いてもよい。なおこのＭＢＤ法を用いた
場合、Ｓｔ層はＳｉＯ□層２上においては非晶質となる
。また上述の実施例において用いた膜厚、イオン注入条
件、固相成長のための熱処理条件等とは異なる膜厚、条
件等を用いることも勿論可能である。
場合、Ｓｔ層はＳｉＯ□層２上においては非晶質となる
。また上述の実施例において用いた膜厚、イオン注入条
件、固相成長のための熱処理条件等とは異なる膜厚、条
件等を用いることも勿論可能である。
なお上述の実施例においては本発明を単結晶Ｓｉ層の成
長に適用した場合につき説明したが、Ｓｉ以外の各種単
結晶半導体層の成長にも本発明を適用することが可能で
ある。
長に適用した場合につき説明したが、Ｓｉ以外の各種単
結晶半導体層の成長にも本発明を適用することが可能で
ある。
本発明によれば、絶８ｉ層上に表面が平坦な単結晶半導
体層を簡単な工程で形成することができる。
体層を簡単な工程で形成することができる。
【図面の簡単な説明】
第１Ａ図〜第１Ｅ図は本発明を単結晶Ｓｉ層の形成に適
用した一実施例を工程順に示す断面図、第２図は特願昭
５９−７８７８号において本発明者が提案した単結晶Ｓ
ｉ層の形成方法を説明するための断３面図である。 なお図面に用いた符号において、 １−−−−−−−−−−−−−−一・−３ｉ基板２−−
一−−・−−−−−−−−−−−５ｉ Ｏ□層３−・−
一一一−−−−−−・・−−−−５ｉ層３ａ−・−・・
・−・・・・・−単結晶Ｓｉ領域３ｂ−・−・・・−・
−多結晶Ｓｉ領域５・−・・−・−−一−−−−・−・
・−単結晶Ｓｉ層である。
用した一実施例を工程順に示す断面図、第２図は特願昭
５９−７８７８号において本発明者が提案した単結晶Ｓ
ｉ層の形成方法を説明するための断３面図である。 なお図面に用いた符号において、 １−−−−−−−−−−−−−−一・−３ｉ基板２−−
一−−・−−−−−−−−−−−５ｉ Ｏ□層３−・−
一一一−−−−−−・・−−−−５ｉ層３ａ−・−・・
・−・・・・・−単結晶Ｓｉ領域３ｂ−・−・・・−・
−多結晶Ｓｉ領域５・−・・−・−−一−−−−・−・
・−単結晶Ｓｉ層である。
Claims (1)
- 【特許請求の範囲】 半導体基板の少なくとも一部が露出するように上記半導
体基板上に選択的に形成した絶縁層上に延在しかつ少な
くとも上記露出している上記半導体基板との接続部が単
結晶である半導体層を形成する工程と、 上記半導体層の表面を平坦化する工程と、 熱処理を行うことにより上記単結晶を種結晶として上記
半導体層を固相エピタキシャル成長させる工程とをそれ
ぞれ具備する半導体層の固相成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18889485A JPS6248015A (ja) | 1985-08-28 | 1985-08-28 | 半導体層の固相成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18889485A JPS6248015A (ja) | 1985-08-28 | 1985-08-28 | 半導体層の固相成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6248015A true JPS6248015A (ja) | 1987-03-02 |
Family
ID=16231741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18889485A Pending JPS6248015A (ja) | 1985-08-28 | 1985-08-28 | 半導体層の固相成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6248015A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62239520A (ja) * | 1986-04-11 | 1987-10-20 | Nec Corp | Ｓｏｉ膜の形成方法 |
| JPH02246210A (ja) * | 1989-03-20 | 1990-10-02 | Sanyo Electric Co Ltd | Ｓｏｉ膜の形成方法 |
-
1985
- 1985-08-28 JP JP18889485A patent/JPS6248015A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62239520A (ja) * | 1986-04-11 | 1987-10-20 | Nec Corp | Ｓｏｉ膜の形成方法 |
| JPH02246210A (ja) * | 1989-03-20 | 1990-10-02 | Sanyo Electric Co Ltd | Ｓｏｉ膜の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0582442A (ja) | 多結晶半導体薄膜の製造方法 | |
| JP3240719B2 (ja) | 半導体薄膜結晶の成長方法 | |
| JPS59155121A (ja) | 半導体薄膜の製造方法 | |
| JPS6248015A (ja) | 半導体層の固相成長方法 | |
| JP2638868B2 (ja) | 半導体装置の製造方法 | |
| JPS5983998A (ja) | 単結晶シリコン薄膜の製造方法 | |
| JPS5860556A (ja) | 半導体装置の製法 | |
| JPH01214110A (ja) | 半導体装置の製造方法 | |
| JPH02106034A (ja) | Ｓｏｉ構造の形成方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS61127117A (ja) | 多結晶半導体薄膜の形成方法 | |
| JPH0281423A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS6248014A (ja) | 半導体層の固相成長方法 | |
| JP3216318B2 (ja) | 半導体結晶の成長方法 | |
| JPS62239520A (ja) | Ｓｏｉ膜の形成方法 | |
| JPS6236866A (ja) | 半導体装置の製造方法 | |
| JPH05335234A (ja) | 半導体基板の製造方法 | |
| JPH02105517A (ja) | 半導体装置の製造方法 | |
| JP2981777B2 (ja) | 半導体基板の製造方法 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JPH0334533A (ja) | 半導体結晶層の製造方法 | |
| JPS63192223A (ja) | 半導体装置の製造方法 | |
| JPH0396223A (ja) | Ｓｏｉ構造の形成方法 | |
| JPS6219046B2 (ja) | ||
| JPH0370126A (ja) | 多結晶シリコン電極およびその製造方法 |