JPS6248809A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、デジタル情報を再生する再生装置等、例えば
デジタルオーディオディスクプレーヤなどに関するもの
である。

従来の技術 近年、デジタル情報の記録媒体が進歩するにつれて、そ
の再生装置の性能向上が進んでいる。

以下、デジタルオーディオディスクを例に、従来技術を
図面を用いて説明する。

第３図は、デジタルオーディオディスク再生装置の一部
である。７はディスク、８はピックアップ、９は前置増
幅器、１０はＰＬＬ回路、１１はモータ制御回路、１２
はモータである。

ディスク了からピックアップ８を用いて読み出した再生
信号は、前置増幅器９で２値信号に変換される。この２
値信号は、モータ制御回路１１に入力され、ディスク７
の回転速度が検出される。

モータ制御回路１１でモータが制御される。モータ１２
の回転数が変化してゆき、前置増幅器９からの出力再生
信号が、ＰＬＬ回路１ｏのキャプチャレ／ジ内に入ると
、ＰＬＬ回路１０が位相ロックするので、クロゾク抽出
が行なわれて、ビット同期が確立する。

第４図は、ＰＬＬ回路のブロック図で、９は位相比較器
、２はフィルタ、３は電圧制御発振器（以下ＶＣＯとい
う）である。

再生信号とｖｃｏ３により発生した抽出クロックとは、
位相比較器１で位相比較されて、フィルタ２により平滑
され、ＶＣ：０３の制御入力信号としてＶＣ０３の発振
周波数を制御する。

再生信号と抽出クロ・ツクの位相が合った点で位相比較
誤差が出力されなくなるため、ＶＣｏ３の発振周波数が
安定する。この状態が位相ロック状態である。

発明が解決しようとする問題点 しかしながら、実際のＰＬＬ回路のキャプチャレンジは
かなり狭く、またモータ回転制御精度もモータの軸損や
制御回路の電気的オフセットなどから、あまり高精度の
ものが実現できない。このためＰＬＬ回路で抽出クロッ
クが再生信号と位相ロック状態に引き込めない事がある
という問題があった。

本発明は上記問題を鑑み、いかなる場合にも安定して位
相ロック状態に引き込めるＰＬＬ回路を提供するもので
ある。

問題点を解決するための手段 上記問題点を解決するために、本発明のＰＬＬ回路は周
波数比較回路を用いた周波数引き込みループという構成
を備えたものである。

作用 本発明は上記した構成によって、入力される再生信号の
基本クロツクと、抽出クロックの周波数比較を行ない抽
出クロックの周波数を制御して、周波数引き込みを行な
った後、位相ロックに移行することで、安定した位相引
き込みを実現するものである。

実施例 本発明の一実施例のＰＬＬ回路について、図面を参照し
ながら説明する。

第１図は本発明の第１の実施例である。１は位相比較器
、２はフィルタ、３はＶＣｏ　、４は周波数比較器、６
は切換えスイッチである。

以上のように構成されたＰＬＬ回路について、動作を説
明する。

再生信号は、位相比較器１と周波数比較器４に入力され
る。ｖｃｏ３で発生した抽出りｏｌりも同様に位相比較
器１と周波数比較器４に入力される。ここで位相ロック
がかかっていなければ、位相比較器出力はランダムな出
方が出ている。また周波数比較器出力は、入力再生信号
と抽出クロックとの周波数を比較し、抽出クロックが再
生信号に対して高いか低いかを検出している。ここで切
換えスイッチ６を周波数比較器４の方に切換えれば、周
波数引き込みループが閉じる。その結果、ｖｃｏ３より
発生している抽出クロックの周波数は、再生信号のそれ
と一致する。この後、切換えスイッチを位相比較側に切
り換えれば、周波数は一致しているので、安定して位相
ロック状態に引き込むことができる。

以上のように、本実施例によれば、周波数比較器と切換
スイッチを設けることにより、より安定した位相ロック
状態への引き込みを実現することができる。

次に、本発明の第２の実施例について図面を示しながら
説明する。

第２図は本発明のＰＬＬ回路の一実施例である。

１は位相比較器、２はフィルタ、３はｖｃｏ、４は周波
数比較器、６は加算器である。

ここで、位相ロックが行なわれていない場合には位相比
較器１は加速と減速を交互に出力する。

このため、この積分値は０である。また−変位相ロツク
状態に入れば、周波数は完全に一致するため、周波数比
較器４の出方も０になる。

このことから、第１の実施例で示した切り換えスイッチ
６を、単なる加算器６に置き換えても同程の効果を有す
る。

以上が本発明の第２の実施例である。

発明の効果 以上のように、ＰＬＬ回路に周波数比較回路を用いた周
波数引き込みループを設けることにより、いかなる場合
でも安定に位相同期への引き込みが実現できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例におけるＰＬＬ回路のブ
ロック図、第２図は本発明の第２の実施例におけるＰＬ
Ｌ回路のブロック図、第３図は１・・・・・・位相比較
器、２・・・・・・フィルタ、３・・・・・・ｖＣｏ、
４・・・・・・周波数比較器、５・・・・・・切換えス
イソチ、６・・・・・・加算器、７・・・・・・ディス
ク、８・・・・・・ビノクアｌプ、９・・・・・・前置
増幅器、１０・・・・・・ＰＬＬ回路、１１・・・・・
・モータ制御回路、１２・・・・・・モータ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第３
図 第４図

Claims (2)

【特許請求の範囲】
1. （１）位相比較器と、フィルタと、電圧制御発振器と、
   周波数比較器と、切換えスイッチで構成される事を特徴
   としたＰＬＬ回路。
2. （２）切換えスイッチが、加算器であることを特徴とす
   る特許請求の範囲第１項記載のＰＬＬ回路。