JPS6249351U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の一実施例を示すブロツク図、
第２図は本考案の一実施例を示す回路図、第３図
は本考案の一実施例の動作タイミングチヤートを
示す。 １０……ケーブルドライバ、２０……ケーブル
レシーバ、３０……ビツト位相補正回路、３１…
…ビツト遅延回路、３２……ビツト位相比較回路
、３３……ビツト同期化回路、４０……フレーム
位相補正回路、４１……フレーム遅延回路、４２
……フレーム位相比較回路、４３……フレーム同
期化回路、５０……自装置内クロツク、５１……
自装置内フレームパルス、６０……同期化データ
、７０，７１，７２……遅延回路、７３，７４，
７５……フリツプフロツプ、７６，７７，７８…
…優先選択ゲート、７９，８０，８１……ＡＮＤ
ゲート、８２，８６……ＯＲゲート、８３，８４
，８５……ＡＮＤゲート、８７，８８……シフト
レジスタ、８９，９０，９１，９３，９４，９５
……フリツプフロツプ、９２，９６，９７，９８
……ＡＮＤゲート、９９……ＯＲゲート。

Claims (1)

1. 【実用新案登録請求の範囲】 デイジタル伝送路からのデイジタル信号をデー
   タ、フレームパルスおよびクロツクに分離するレ
   シーバと； 前記データおよび前記フレームパルスのそれぞ
   れに複数種の同一遅延を与えるビツト遅延回路と
   、前記クロツクに前記データおよび前記フレーム
   パルスと同一の複数種の遅延を与えた遅延クロツ
   クと自装置内クロツクとの位相を比較し一致した
   位相の遅延クロツクを出力するビツト位相比較回
   路と、前記ビツト遅延回路からの複数種の遅延デ
   ータおよび複数種の遅延フレームパルスのそれぞ
   れと前記ビツト位相比較回路からの前記一致した
   位相の遅延クロツクとによりビツト同期をとるビ
   ツト同期回路とを有するビツト位相補正回路と； 前記ビツト同期回路からの同期化データをビツ
   ト単位で複数種に遅延するフレーム遅延回路と、
   前記ビツト同期回路からの同期化フレームパルス
   に前記同期化データと同一の複数種の遅延を与え
   た同期化フレームパルスと自装置内フレームパル
   スとの位相を比較し一致した位相の同期化フレー
   ムパルスを出力するフレーム位相比較回路と、前
   記フレーム遅延回路からの複数種の同期化データ
   と前記フレーム位相比較回路からの前記一致した
   位相の同期化フレームパルスとによりフレーム同
   期をとるフレーム同期回路とを有するフレーム位
   相補正回路と； を備えることを特徴とする遅延式位相補正装置。