JPS6249745B2 - - Google Patents
Info
- Publication number
- JPS6249745B2 JPS6249745B2 JP53036453A JP3645378A JPS6249745B2 JP S6249745 B2 JPS6249745 B2 JP S6249745B2 JP 53036453 A JP53036453 A JP 53036453A JP 3645378 A JP3645378 A JP 3645378A JP S6249745 B2 JPS6249745 B2 JP S6249745B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light
- recess
- thyristor
- ignition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Thyristors (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
本発明は光点弧感度の高い受光部構造を持つ光
点弧サイリスタに関する。
点弧サイリスタに関する。
高電圧サイリスタ装置においてサイリスタ回路
と制御回路の電気的絶縁および転流時のノイズに
よる誤点弧の防止を達成するために光によつて直
接点弧可能な光点弧サイリスタが用いられる。光
点弧サイリスタは支持板上に固着された半導体片
に交互に異なる導電形を有し互に隣接する第１層
ないし第４層を支持板側から順次形成し、半導体
片の支持板と反対の側の表面に設けられた受光部
に光を照射して第３層の内部に電子正孔対を生成
させ、生じたキヤリアの一方が第４層に供給され
て通常のサイリスタにゲート電流が流れた場合と
同様に点弧する。この種のサイリスタにおいては
制御回路のコストの過大な増加を防ぐためにサイ
リスタの光点弧感度を上げる必要があるが、光点
弧感度を上げようとして例えばエミツタ層の深さ
を深くし注入効率を増加させることはdv／dt耐
量など他の特性を低下させるので好ましくなく、
受光部のみを高感度にする構造が採用される。
と制御回路の電気的絶縁および転流時のノイズに
よる誤点弧の防止を達成するために光によつて直
接点弧可能な光点弧サイリスタが用いられる。光
点弧サイリスタは支持板上に固着された半導体片
に交互に異なる導電形を有し互に隣接する第１層
ないし第４層を支持板側から順次形成し、半導体
片の支持板と反対の側の表面に設けられた受光部
に光を照射して第３層の内部に電子正孔対を生成
させ、生じたキヤリアの一方が第４層に供給され
て通常のサイリスタにゲート電流が流れた場合と
同様に点弧する。この種のサイリスタにおいては
制御回路のコストの過大な増加を防ぐためにサイ
リスタの光点弧感度を上げる必要があるが、光点
弧感度を上げようとして例えばエミツタ層の深さ
を深くし注入効率を増加させることはdv／dt耐
量など他の特性を低下させるので好ましくなく、
受光部のみを高感度にする構造が採用される。
第１図〜第４図は従来知られている受光部の構
造である。以下各図の対応する部分には同じ符号
が付してある。
造である。以下各図の対応する部分には同じ符号
が付してある。
第１図は支持板１の上に固着された通常のゲー
ト電流点弧サイリスタエレメントと同じ構造でゲ
ート電極を取り除いて受光部としたものである。
しかし半導体中への光の滲透深さはあまり深くな
い。第５図の波長に対するシリコンの光の吸収係
数曲線から計算すると、例えば点弧に普通使用さ
れるGaAs発光素子の波長範囲900〜1100nｍでは
光のシリコン中への滲透深さは約60μｍである。
これに対し光制御サイリスタとして有効な2.5kV
以上の耐圧を有するＮ形シリコン基板を用いた高
耐圧サイリスタではＰベース層（第３層）の厚さ
は100μｍ程度である。順電圧の阻止状態にある
サイリスタに照射された光がＮベース層（第２
層）とＰベース層の間の順阻止接合２に生ずる空
間電荷領域３に達しない時は、その附近のＰベー
ス層中では電界が加わらないため光によつて生成
した電子はほとんど移動する前に再結合してしま
い点弧にあずからない。第２図は表面部まで空間
電荷領域が広がるように順阻止接合であるPN接
合２を湾曲させて表面に露出するようにしたもの
である。このようにすれば空間電荷領域３に到達
する光の量が増加し、また空間電荷領域による接
合容量も小さくなるのでdv／dt耐量上も有利で
あるとされている。しかし湾曲した接合部がある
ために順阻止接合の耐電圧が低く、5kV級の高耐
圧サイリスタを得ようとすると順耐電圧良品が逆
耐電圧良品の87％位の発生にとどまる欠点があ
る。
ト電流点弧サイリスタエレメントと同じ構造でゲ
ート電極を取り除いて受光部としたものである。
しかし半導体中への光の滲透深さはあまり深くな
い。第５図の波長に対するシリコンの光の吸収係
数曲線から計算すると、例えば点弧に普通使用さ
れるGaAs発光素子の波長範囲900〜1100nｍでは
光のシリコン中への滲透深さは約60μｍである。
これに対し光制御サイリスタとして有効な2.5kV
以上の耐圧を有するＮ形シリコン基板を用いた高
耐圧サイリスタではＰベース層（第３層）の厚さ
は100μｍ程度である。順電圧の阻止状態にある
サイリスタに照射された光がＮベース層（第２
層）とＰベース層の間の順阻止接合２に生ずる空
間電荷領域３に達しない時は、その附近のＰベー
ス層中では電界が加わらないため光によつて生成
した電子はほとんど移動する前に再結合してしま
い点弧にあずからない。第２図は表面部まで空間
電荷領域が広がるように順阻止接合であるPN接
合２を湾曲させて表面に露出するようにしたもの
である。このようにすれば空間電荷領域３に到達
する光の量が増加し、また空間電荷領域による接
合容量も小さくなるのでdv／dt耐量上も有利で
あるとされている。しかし湾曲した接合部がある
ために順阻止接合の耐電圧が低く、5kV級の高耐
圧サイリスタを得ようとすると順耐電圧良品が逆
耐電圧良品の87％位の発生にとどまる欠点があ
る。
第３図は受光部をＮエミツタ層にしたものであ
る。この場合は第１図の場合よりキヤリアの生成
した箇所からエミツタ層に至る距離が短い利点は
あるものの、エミツタ層の表面濃度が高いために
その部分での光吸収が大きく光の滲透深さはさら
に短くなる欠点がある。第４図は第３図のものを
改良して受光部のエミツタ層の厚さが薄くなるよ
うに食刻したものであり、表面濃度の高い部分は
除かれる。しかしこの場合もＮエミツタ層の一部
が残り、さらに光はＮエミツタ層より厚いＰベー
ス層を透過しなければ空間電荷領域３に到達でき
ないので光点弧感度の向上はなお十分でない。
る。この場合は第１図の場合よりキヤリアの生成
した箇所からエミツタ層に至る距離が短い利点は
あるものの、エミツタ層の表面濃度が高いために
その部分での光吸収が大きく光の滲透深さはさら
に短くなる欠点がある。第４図は第３図のものを
改良して受光部のエミツタ層の厚さが薄くなるよ
うに食刻したものであり、表面濃度の高い部分は
除かれる。しかしこの場合もＮエミツタ層の一部
が残り、さらに光はＮエミツタ層より厚いＰベー
ス層を透過しなければ空間電荷領域３に到達でき
ないので光点弧感度の向上はなお十分でない。
本発明は上述のような欠点を除去し順方向電圧
が印加された場合の阻止接合である第２層、第３
層間のPN接合の空間電荷領域に到達する光の量
を増加させ、さらに生成したキヤリアを効率よく
第４層に供給して順耐電圧を低下させないで光点
弧感度を高めた光点弧サイリスタを得ることを目
的とする。
が印加された場合の阻止接合である第２層、第３
層間のPN接合の空間電荷領域に到達する光の量
を増加させ、さらに生成したキヤリアを効率よく
第４層に供給して順耐電圧を低下させないで光点
弧感度を高めた光点弧サイリスタを得ることを目
的とする。
この目的は受光部が凹所として形成された光点
弧サイリスタにおいて、該凹所の底が前記第４層
を貫通して前記第２層、第３層間のPN接合の順
電圧印加時の空間電荷領域の近傍に達するように
形成され、該凹所の底の下方の前記領域に達する
前記照射光により該領域に生成した電子正孔対の
一方のキヤリアが集電されかつ前記凹所の底下近
傍を最短距離で通り抜けて第４層に供給されるこ
とにより、有効な点弧電流として寄与するよう
に、前記凹所が、この凹所の外周壁から中心近傍
へ延びてかつ前記第３層と第４層とからなる帯状
部を有することにより達成される。
弧サイリスタにおいて、該凹所の底が前記第４層
を貫通して前記第２層、第３層間のPN接合の順
電圧印加時の空間電荷領域の近傍に達するように
形成され、該凹所の底の下方の前記領域に達する
前記照射光により該領域に生成した電子正孔対の
一方のキヤリアが集電されかつ前記凹所の底下近
傍を最短距離で通り抜けて第４層に供給されるこ
とにより、有効な点弧電流として寄与するよう
に、前記凹所が、この凹所の外周壁から中心近傍
へ延びてかつ前記第３層と第４層とからなる帯状
部を有することにより達成される。
本発明によれば空間電荷領域の近傍まで達する
凹所が設けられるため、その領域に光を照射すれ
ば光は半導体にほとんど吸収されることなく空間
電荷領域に到達し、そこで生成した電子正孔対の
一方のキヤリアが空間電荷領域内の強い電界によ
り移動してエミツタ層（第４層）の下部のベース
層（第３層）からエミツタ層に入り点弧電流とし
て役立つ。この場合キヤリアがベース層内部を横
方向に移動する途中で再結合しないためにはこの
領域のライフタイムが長いことが望ましい。しか
るに本発明によれば凹所を形成する前に設けられ
ている第４層のためのドーピングの際のドーピン
グ元素、例えば燐や硼素のゲツタ作用により第３
層のキヤリアライフタイムが向上している。従つ
て例えば第１図の受光部を食刻して凹所を形成し
た場合と違つて受光部の下のベース層のライフタ
イムが長いので本発明による光制御サイリスタの
光点弧感度は極めて高くなる。
凹所が設けられるため、その領域に光を照射すれ
ば光は半導体にほとんど吸収されることなく空間
電荷領域に到達し、そこで生成した電子正孔対の
一方のキヤリアが空間電荷領域内の強い電界によ
り移動してエミツタ層（第４層）の下部のベース
層（第３層）からエミツタ層に入り点弧電流とし
て役立つ。この場合キヤリアがベース層内部を横
方向に移動する途中で再結合しないためにはこの
領域のライフタイムが長いことが望ましい。しか
るに本発明によれば凹所を形成する前に設けられ
ている第４層のためのドーピングの際のドーピン
グ元素、例えば燐や硼素のゲツタ作用により第３
層のキヤリアライフタイムが向上している。従つ
て例えば第１図の受光部を食刻して凹所を形成し
た場合と違つて受光部の下のベース層のライフタ
イムが長いので本発明による光制御サイリスタの
光点弧感度は極めて高くなる。
さらに本発明の発展として本発明に基づく受光
部とされる凹所に接する第４層が帯状領域して凹
所内に突出するかあるいか凹所を横断することは
光点弧感度を高めることができる。これはエミツ
タ層の厚さを増す方法のようにサイリスタの他の
部分の点弧感度を過度に高めるものではないの
で、サイリスタのdv／dt耐量を小さくするおそ
れがない。
部とされる凹所に接する第４層が帯状領域して凹
所内に突出するかあるいか凹所を横断することは
光点弧感度を高めることができる。これはエミツ
タ層の厚さを増す方法のようにサイリスタの他の
部分の点弧感度を過度に高めるものではないの
で、サイリスタのdv／dt耐量を小さくするおそ
れがない。
以下本発明をいくつかの実施形式を示した図を
引用して詳細に説明する。
引用して詳細に説明する。
第６図に示す光点弧サイリスタエレメントはＮ
形の半導体片に例えばガリウムを拡散してPNP構
造とした後、一方の側の面から例えば燐を拡散し
てPNPNの４層構造とする。このエレメントのア
ノード側を支持板１に固着し反対側の面にカソー
ド電極８を設けた後、カソード側のＮ層のカソー
ド電極のない部分を写真食刻によつて貫通しその
下側のＰベース層まで達する凹所４を設ける。凹
所４の底部５は順阻止接合２に定格順耐電圧が印
加された際の空間電荷領域３の端面より０〜20μ
ｍカソード側に近い所で止められて受光部とされ
る。この結果照射光６は空間電荷領域内に40〜60
μｍ深く浸透し電子正孔対を生成する。しかも空
間電荷領域は表面に露出していないから順耐圧が
低められることがない。またＮ層形成のために拡
散される燐はゲツタ作用を有するのでその下側の
Ｐベース層のライフタイムが高められ受光部も高
ライフタイムである。従つてこの部分に生成する
キヤリアの拡散距離が長くなり、光点弧感度を向
上させる点で有効である。順電圧が定格電圧を超
えて印加される時には空間電荷領域は第７図のよ
うに延びて空所４の端面の実効ベース幅が狭くな
り、そこでの電流増幅率が上昇して内部の接合で
の危険な異常点弧が起きる前に点弧するから、エ
レメントは破壊から保護される。この構造は増幅
ゲート構造の補助サイリスタ点弧用に利用すると
一層有効で、その場合は凹所は補助エミツタ層を
貫通して設けられる。
形の半導体片に例えばガリウムを拡散してPNP構
造とした後、一方の側の面から例えば燐を拡散し
てPNPNの４層構造とする。このエレメントのア
ノード側を支持板１に固着し反対側の面にカソー
ド電極８を設けた後、カソード側のＮ層のカソー
ド電極のない部分を写真食刻によつて貫通しその
下側のＰベース層まで達する凹所４を設ける。凹
所４の底部５は順阻止接合２に定格順耐電圧が印
加された際の空間電荷領域３の端面より０〜20μ
ｍカソード側に近い所で止められて受光部とされ
る。この結果照射光６は空間電荷領域内に40〜60
μｍ深く浸透し電子正孔対を生成する。しかも空
間電荷領域は表面に露出していないから順耐圧が
低められることがない。またＮ層形成のために拡
散される燐はゲツタ作用を有するのでその下側の
Ｐベース層のライフタイムが高められ受光部も高
ライフタイムである。従つてこの部分に生成する
キヤリアの拡散距離が長くなり、光点弧感度を向
上させる点で有効である。順電圧が定格電圧を超
えて印加される時には空間電荷領域は第７図のよ
うに延びて空所４の端面の実効ベース幅が狭くな
り、そこでの電流増幅率が上昇して内部の接合で
の危険な異常点弧が起きる前に点弧するから、エ
レメントは破壊から保護される。この構造は増幅
ゲート構造の補助サイリスタ点弧用に利用すると
一層有効で、その場合は凹所は補助エミツタ層を
貫通して設けられる。
第８図は本発明に基づくサイリスタの平面図の
一例で受光部４はその中に帯状に突出したＮエミ
ツタ層７が橋頭堡として残るように食刻されてい
る。凹所４の底部は第６図に示すようにＮエミツ
タ層を貫通しておりその下側のＰベース層は高抵
抗である。このような構造において照射光６によ
り生成される電子正孔対のうちに正孔はＰベース
層中をドリフトと拡散により横方向に移動し、Ｎ
エミツタ層周辺部に設けられたシヨート領域９か
らカソード電極８に流れ出ようとするが、凹所底
部５の下側は抵抗が高いためより抵抗の低い帯状
エミツタ領域７の下側のＰベース層を優先して流
れる。その結果帯状エミツタ領域７の下側の横方
向電位差は大きくなり、帯状エミツタの突出部先
端附近の１０におけるエミツタ、ベース間の接合
の順バイアスが高くなるので、正孔は幅の狭い領
域に集中して流れ込んで高電流密度に達するから
サイリスタが点弧しやすく点弧感度が向上する。
第９図は第８図の帯状エミツタ領域７をさらに延
長して互に連結させた例であり、受光部となる凹
所４の下側で生じたキヤリアは最も近い所からこ
の帯状領域に流れ込む。第１０図はこのような受
光部を横断する帯状エミツタ領域を格子状にした
ものであり、第１１図は多数の突出部を放射状に
配置したもので、いずれも生成したキヤリアがよ
り低抵抗のＰベース層を経てエミツタ層に流れ込
むまでの距離を短くし電流密度をさらに高めて点
弧感度を向上させており、受光部となる凹所の面
積の減少による不利を補つて余りがある。
一例で受光部４はその中に帯状に突出したＮエミ
ツタ層７が橋頭堡として残るように食刻されてい
る。凹所４の底部は第６図に示すようにＮエミツ
タ層を貫通しておりその下側のＰベース層は高抵
抗である。このような構造において照射光６によ
り生成される電子正孔対のうちに正孔はＰベース
層中をドリフトと拡散により横方向に移動し、Ｎ
エミツタ層周辺部に設けられたシヨート領域９か
らカソード電極８に流れ出ようとするが、凹所底
部５の下側は抵抗が高いためより抵抗の低い帯状
エミツタ領域７の下側のＰベース層を優先して流
れる。その結果帯状エミツタ領域７の下側の横方
向電位差は大きくなり、帯状エミツタの突出部先
端附近の１０におけるエミツタ、ベース間の接合
の順バイアスが高くなるので、正孔は幅の狭い領
域に集中して流れ込んで高電流密度に達するから
サイリスタが点弧しやすく点弧感度が向上する。
第９図は第８図の帯状エミツタ領域７をさらに延
長して互に連結させた例であり、受光部となる凹
所４の下側で生じたキヤリアは最も近い所からこ
の帯状領域に流れ込む。第１０図はこのような受
光部を横断する帯状エミツタ領域を格子状にした
ものであり、第１１図は多数の突出部を放射状に
配置したもので、いずれも生成したキヤリアがよ
り低抵抗のＰベース層を経てエミツタ層に流れ込
むまでの距離を短くし電流密度をさらに高めて点
弧感度を向上させており、受光部となる凹所の面
積の減少による不利を補つて余りがある。
本発明は上述のような高耐圧サイリスタ以外に
高速度サイリスタ、逆導通サイリスタなどを光点
弧にする場合にも適用可能である。これらスイツ
チング用途では転流時のノイズが大きいから光点
弧方式にして制御回路をノイズに対し不感応にす
る利益は大きい。
高速度サイリスタ、逆導通サイリスタなどを光点
弧にする場合にも適用可能である。これらスイツ
チング用途では転流時のノイズが大きいから光点
弧方式にして制御回路をノイズに対し不感応にす
る利益は大きい。
第１図〜第４図は従来の光点弧サイリスタの断
面図、第５図はシリコンの光吸収係数の波長に対
する特性曲線、第６図は本発明の一実施例である
光点弧サイリスタの断面図、第７図は第６図の一
部拡大図で過順電印加時の状態を示す説明図、第
８図は本発明の一実施例である光点弧サイリスタ
の平面図、第９図〜第１１図は異なる実施例のサ
イリスタ受光部を示す平面図である。 １……支持板、２……順阻止接合、３……空間
電荷領域、４……受光部凹所、７……帯状エミツ
タ領域。
面図、第５図はシリコンの光吸収係数の波長に対
する特性曲線、第６図は本発明の一実施例である
光点弧サイリスタの断面図、第７図は第６図の一
部拡大図で過順電印加時の状態を示す説明図、第
８図は本発明の一実施例である光点弧サイリスタ
の平面図、第９図〜第１１図は異なる実施例のサ
イリスタ受光部を示す平面図である。 １……支持板、２……順阻止接合、３……空間
電荷領域、４……受光部凹所、７……帯状エミツ
タ領域。
Claims (1)
- １ 支持板上に固着された半導体片に支持板側か
ら第１層ないし第４層の順に交互に異なる導電形
を有し互に隣接する４つの層を形成し順電圧印加
時に光を照射して点弧させるものであつて、受光
部が凹所として形成されかつ該凹所の底が、前記
第４層を貫通して前記第２層、第３層間のPN接
合の順電圧印加時の空間電荷領域の近傍に達する
ように形成されたものにおいて、前記凹所の底の
下方の空間電荷領域に達する前記照射光により該
領域に生成した電子正孔対の一方のキヤリアが集
電されかつ前記凹所の底下近傍を最短距離で通り
抜けて第４層に供給されることにより、有効な点
弧電流として寄与するように、前記凹所が、この
凹所の外周壁から中心近傍へ延びてかつ前記第３
層と第４層とからなる帯状部を有することを特徴
とする光点弧サイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3645378A JPS54128686A (en) | 1978-03-29 | 1978-03-29 | Photo trigger thyristor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3645378A JPS54128686A (en) | 1978-03-29 | 1978-03-29 | Photo trigger thyristor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54128686A JPS54128686A (en) | 1979-10-05 |
| JPS6249745B2 true JPS6249745B2 (ja) | 1987-10-21 |
Family
ID=12470229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3645378A Granted JPS54128686A (en) | 1978-03-29 | 1978-03-29 | Photo trigger thyristor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54128686A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5654068A (en) * | 1979-10-11 | 1981-05-13 | Toshiba Corp | Photoiginition-type semiconductor control rectifier |
| JPS58222572A (ja) * | 1982-06-19 | 1983-12-24 | Mitsubishi Electric Corp | 光トリガサイリスタ |
| JPH0539638Y2 (ja) * | 1987-08-20 | 1993-10-07 | ||
| US6770911B2 (en) * | 2001-09-12 | 2004-08-03 | Cree, Inc. | Large area silicon carbide devices |
-
1978
- 1978-03-29 JP JP3645378A patent/JPS54128686A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54128686A (en) | 1979-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3893153A (en) | Light activated thyristor with high di/dt capability | |
| US4450467A (en) | Gate turn-off thyristor with selective anode penetrating shorts | |
| US3987476A (en) | Thyristor | |
| JPS6019147B2 (ja) | ゲ−ト・タ−ン・オフ・サイリスタ | |
| JP2020150043A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US3719863A (en) | Light sensitive thyristor | |
| US4142201A (en) | Light-controlled thyristor with anode-base surface firing | |
| JPH0138382B2 (ja) | ||
| JPS5912026B2 (ja) | サイリスタ | |
| JPH01149481A (ja) | ４層構成の電力半導体デバイス | |
| US5003369A (en) | Thyristor of overvoltage self-protection type | |
| US4404580A (en) | Light activated semiconductor device | |
| JPH01123478A (ja) | プレーナ形ｐｎ接合をもつ半導体デバイス | |
| JPS584828B2 (ja) | 増幅ゲ−ト形サイリスタ | |
| JP3338234B2 (ja) | 光トリガサイリスタ及びその製造方法 | |
| JPS6016755B2 (ja) | 光点弧サイリスタ | |
| US5719412A (en) | Insulated gate bipolar transistor | |
| US4812892A (en) | Light controllable thyristors | |
| JPS621261B2 (ja) | ||
| KR100198995B1 (ko) | 전력 스위칭 소자 | |
| JPS58118148A (ja) | 光点弧形双方向サイリスタ | |
| JPS6031265Y2 (ja) | サイリスタ | |
| JPS6058594B2 (ja) | プレ−ナ形ホトサイリスタ | |
| JPH0468791B2 (ja) | ||
| JPS6226194B2 (ja) |