JPH0138382B2

JPH0138382B2 -

Info

Publication number: JPH0138382B2
Application number: JP57048764A
Authority: JP
Inventors: Heruberuku Herumuuto
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1981-03-31
Filing date: 1982-03-26
Publication date: 1989-08-14
Also published as: EP0062099A3; DE3112942A1; JPS57170568A; EP0062099A2; US4500902A; EP0062099B1

Description

【発明の詳細な説明】本発明は陰極が接触するｎ（又はｐ）エミツタ
と、陽極が接触するｐ（又はｎ）エミツタと、こ
れらに境界を接するベース層を含む半導体基体を
持つサイリスタとその駆動方法に関する。

この種のサイリスタの一つが西独国特許出願公
告第2438894号明細書に記載されているが、この
サイリスタではｎエミツタに境を接するベース層
の延長部がｎエミツタを貫通て半導体基体の境界
面に達し、そこで陰極に導電結合されている。こ
の延長部は固定エミツタ短絡とも呼ばれている。
このような短絡を複数個設けることによりサイリ
スタに高い安定性を与え、部分的な急峻な上昇を
示す順方向電圧が陽極陰極間に発生したとき生ず
る不意の点弧現象を避けることができる。（高い
du／dt耐量）。また、固定エミツタ短絡によつ
て、サイリスタの点弧感度が下がる。

制御可能なエミツタ短絡がゲート制御電界効果
トランジスタの形で半導体基体の境界面上に設け
られているサイリスタも既に提案されている。こ
の場合エミツタ短絡が導通しているとき、すなわ
ち作用しているとき、高い安定性が達成される一
方、短絡が作用していないときはサイリスタの点
弧感度が制御可能のエミツタ短絡がないときの値
に近づく。

本発明の目的は良好な安定性と高い点弧感度と
いう互に相反する要求を従来のものよりも良好に
満たしているサイリスタを提供することである。
この目的は本発明によれば特許請求の範囲第１項
に特徴として挙げた構造とすることによつて達成
される。

この発明によつて達成される利点の主なもの
は、接続可能のｎ（又はｐ）エミツタが一方では
半導体スイツチの非導通時にｎ（又はｐ）主エミ
ツタならびに陰極（又は陽極）との結合がないた
めサイリスタの安定性を低減させることがなく、
他方では半導体スイツチの導通時にサイリスタの
点弧感度を著しく増大させることである。点弧感
度は、接続可能のｎ（又はｐ）エミツタと両ベー
ス層を含む三層構造のこのエミツタから注入され
るキヤリヤに対する増幅率がｎ（又はｐ）主エミ
ツタと両ベース層を含む三層構造の対応する増幅
率よりも大きい度合に応じて上昇する。

この発明の有利な実施態様は特許請求の範囲第
２項以下に示され、又以下の説明によつても明ら
かにされる。

本発明のサイリスタは、半導体スイツチを導通
状態に接続することによつて点弧することができ
る。半導体スイツチがエンハンスメント型のｎ
（又はｐ）チヤネル電界効果トランジスタとして
構成されている場合には、半導体スイツチの制御
電圧端子に正（又は負）の電圧パルスを導き、ま
たデプレーシヨン型のｎ（又はｐ）チヤネル電界
効果トランジスタ構造であるときは制御可能のエ
ミツタ短絡に正（又は負）の電圧パルスを導くこ
とによりサイリスタを点弧することができる。

次に種々の実施例を示した図面について本発明
を更に詳細に説明する。

第１図に示すサイリスタでは、ドープされた半
導体結晶例えばシリコン結晶に、交互に導電形を
反転する四層構造が作られている。ここでｎ形層
１はｎエミツタと、ｐ形層２はｐベースと、ｎ形
層３はｎベースと、ｐ形層４はｐエミツタと呼ば
れている。ｐエミツタ４は接続端子Ａを持つ陽極
５を備え、ｎエミツタ１は接続端子Ｋを持つ陰極
６を備える。

ｐベース２はその複数の延長部７がｎエミツタ
１を貫通して半導体基体の境界面８まで達し、そ
こで陰極６に導電結合されている。延長部７は固
定エミツタ短絡と呼ばれているもので、端子Ａと
Ｋを通して順阻止電圧が印加されたとき（陽極５
に陰極６より正の電圧がかかる）サイリスタの不
意の点弧を阻止する。これは順阻止電圧の作用で
ｎエミツタ１に向つて運ばれる正孔の大部分がｎ
エミツタ１とｐベース２との間のpn接合に達す
ることなく、延長部７を通して直接陰極６に達
し、ｎエミツタ１から電子を放出させることがな
いことに基く。延長部（固定エミツタ短絡）７の
数が増すと共にサイリスタは大きくかつ急激に上
昇する順阻止電圧によつても点弧することなく安
定となる。

ｎエミツタ１の横にあるｎ形領域９は半導体基
体の境界面８から始まつてｐベース２の内部にｎ
エミツタ１よりも深くまで伸びている。この領域
は層２にドナーを拡散又はイオン注入することに
よつて作られる。領域９はｎエミツタ１の側方に
あり、領域９とｎエミツタ１との間の間隔はｐベ
ース２内の区域１０の幅となつている。区域１０
は例えばSiO₂の薄い絶縁層１２によつて境界面
８から隔離されている金属又はポリシリコンのゲ
ート１１によつて覆われる。ゲート１１は制御電
圧端子１３に結ばれている。ｎエミツタ１と領域
９の対向面は区域１０、絶縁層１２およびゲート
１１と共にエンハンスメント型の電界効果トラン
ジスタを構成する。端子１３と接続端子Ｋとの間
にしきい値電圧以上の正の制御電圧を加えると、
ゲート１１の下の境界面に１４として示した反転
チヤネルが形成される。このｎチヤネルは領域９
とｎエミツタ１との間の低抵抗結合路となる。端
子１３の制御電圧が遮断されると、チヤネル１４
が消滅し領域９とｎエミツタ１との間の結合が断
たれる。部分１，９，１０，１１および１２から
成る構造は一つの半導体スイツチであり、その第
一接続状態では領域９を陰極６と低抵抗結合して
拡大されたｎエミツタ１，９を形成させ、第二接
続状態では領域９を陰極６から切り離して領域９
がエミツタ機能を持たないようにする。以下領域
９を接続可能のｎエミツタと呼ぶことにする。

接続可能のｎエミツタ９は第１図の実施例の場
合境界面８から始まつてｎエミツタ１の侵入深さ
の２倍以上の深さまでｐベース２内に侵入してい
る。ｎエミツタ１の侵入深さを約20μｍとすると
領域９の侵入深さは例えば50μｍとなる。これに
対応して接続可能のｎエミツタ９とベース層２，
３間のpn接合との間の間隔Ｄ１はｎエミツタ１
とこのpn接合との間の間隔Ｄ２より小さくなる。

次に第１図に示したサイリスタの点弧過程を説
明する。まずサイリスタを順方向極性とする電圧
が端子ＡとＫに加えられ、端子１３には正の制御
電圧が加えられるものとする。この順方向印加電
圧の作用で例えば熱励起された正孔が第１図に１
５として示されている道に沿つて固定エミツタ短
絡７に向つて進み、チヤネル１４が導通している
とき点１６に電位降下が作られ、ｎエミツタ９と
ｐベース２との間のpn接合が順方向にバイアス
されてｐベース２に電子が注入される。エミツタ
９から注入された電子は矢印１７の方向に進み、
その一部はｎベース３とｐエミツタ４との間の境
界面に達してｐエミツタからの正孔の放出を引き
起す。これらのキヤリヤ注入過程は、層２と３が
注入キヤリヤであふれるようになるまで相互に助
長し合い、サイリスタは接続可能のｎエミツタ９
の区域で点弧される。この点弧面はエミツタ９か
ら始まつて横方向に進みｎエミツタ１の全体に拡
がる。この点弧面の拡大は既に点弧した区域から
のキヤリヤの横方向拡散に基くもので、その拡大
速度は10乃至100μｍ／μsである。サイリスタの
点弧状態となつた断面部がｎエミツタ１の区域を
少くとも部分的に含むようになつたとき端子１３
の制御電圧は切り離すことができる。従つて制御
電圧にはパルス電圧Ｐ１を使用するのが適当であ
る。

点弧電極１９がｐベース２に設けられている場
合、サイリスタの点弧は端子２０に接続された点
弧回路から点弧電流パルスＰ２を導くことにより
上記の場合よりも低い端子ＡとＫとの間の電圧に
よつてサイリスタを点弧することができる。この
場合点１６においてのバイアス電圧は点弧電極１
９の下にある半導体区域で発生し第１図に示した
道１５ａと１５を通つて延長部（固定エミツタ短
絡）７に達した正孔によつて作られる。ここでは
端子１３には同時に制御電圧Ｐ１が加えられる。
端子２０と１３を結合し、端子１３に導かれた電
流パルスＰ２が電圧パルスＰ１を低下させるよう
にする。

サイリスタはその負荷電流が保持電流と呼ばれ
ている値以下となると消弧する。これは例えば端
子ＡとＫとの間に加えた電圧を遮断することによ
り起り、又交流動作の場合には次の電圧零点通過
に際して起る。

第１図のサイリスタの点弧感度は接続可能のｎ
エミツタ９と層２，３間の境界面との間の間隔Ｄ
１を小さくすると高くなる。９，２および３で構
成されたnpn構造のエミツタ９から放出された電
子に関係する電流増幅係数α_opo1は１，２および
３で構成されたnpn構造の対応する電流増幅係数
α_opo2よりもはるかに大きい。これはｎエミツタ
１から放出された電子の再結合速度がエミツタ１
と２，３間の境界面との間の間隔Ｄ２が大きいた
めエミツタ９から放出された電子の再結合速度よ
りもはるかに大きいことに基く。従つて第１図の
サイリスタの点弧感度は電流増幅係数α_opo1が
α_opo2よりも大きいだけ従来のサイリスタの点弧
感度よりも高くなる。

p′ベースのドープ度分布が接続可能のｎエミツ
タ９の下の境界面付近でｎエミツタ１の下の境界
面付近よりもドープ度が小さくなるようになつて
いると、２と９との間のpn接合の点１６におい
てのバイアス電圧はこのようなドープ度の低下が
ないドープ度分布の場合よりも更に増大し、接続
可能のｎエミツタ９においての点弧感度も更に上
昇する。

これまでは本発明の原理を分り易く説明するた
め第１図の中央垂直線２１の右側にあるサイリス
タについて述べて来た。垂直線２１を対称軸とす
る回転対称構造とすると部分１，６，９，１１お
よび１２はいずれも環状部分となる。第１図の断
面図では垂直線２１の左側にこれらの部分の断面
が１′，６′，９′，１１′および１２′として示さ
れている。このような構造の点弧は図の点１６と
１６′を含む軸２１を中心とする円周に沿つて開
始される。

第１図の線２１を図面に垂直な対称面と見るこ
とも可能である。この場合部分１，６，９，１１
および１２は長辺が図面に垂直である矩形領域と
なる。この領域はサイリスタの図面に垂直方向の
拡がり全体を占めているのが有利である。部分
１′，６′，９′，１１′および１２′は対称面の左
側に対称的に設けられた対応部分となる。この場
合ゲート１１と１１′は共通制御のため２２とし
て示した接続線によつて互に結合して端子２０に
導くことができる。陰極６′は接続線２３によつ
て陰極６と結合する。

部分１，６，９，１１および１２はサイリスタ
の境界面８にら旋その他の曲線状に設けた帯状領
域としてもよい。

第２図に示した実施例に設けられている接続可
能のｎエミツタ２４は第１図の実施例の接続可能
のｎエミツタ９に代るもので、それと同じ外寸法
をもつて溝２５の壁面領域を構成している。この
領域は溝の壁面から始まつてｐベース２内に少数
μｍ程度例えば5μｍだけ拡がつている。ｎ形領
域２４はドナーの拡散又はイオン注入によつて作
り、溝２５はエツチングによつて作るのが有利で
ある。第２図のその他の部分は第１図と同じ符号
の部分に対応する。

第３図にはｐエミツタ３２、ｎベース３４およ
びｐベース３３を持つサイリスタが示されてい
る。

接続可能のｎエミツタ３５は第１図の接続可能
のｎエミツタ９に代るもので、エミツタ９がｐベ
ース２に対して持つと同じ横寸法をｐベース３３
に対して持つている。３６は第１図のｎエミツタ
１に代るｎエミツタでこれと同じ横寸法を持つて
いる。３５と３６の垂直寸法は互に等しく、ｎエ
ミツタ１の垂直寸法より大きく、例えば第１図の
９又は９′の垂直寸法に対応している。第３図の
その他の部分は第１図の同じ符号の部分と対応す
る。

ｎエミツタ３６はｐベース３３の部分区域３７
によつて包囲され、この区域３７は付加的のｐド
ーピングを受けてｐベース３３の残りの部分より
もドープ度が高い。その結果部分３６，３３およ
び３４から構成される三層構造の順方向電圧印加
によりｎエミツタから放出される電子に関する電
流増幅係数α_opo2は三層構造（３５，３３，３４）
の領域３５から放出される電子に関する電流増幅
係数α_opo1より小さくなる。ｐベース３３の部分
区域３７のドープ度が残りの部分のドープ度より
高い程α_opo1とα_opo2の差が大きくなる。端子１３
に制御電圧例えばＰ１が加えられると領域３５と
３６が低オーム抵抗の反転チヤネル１４を通して
結ばれ、サイリスタは接続可能のｎエミツタ３５
の部分で点弧に敏感となる。端子１３の制御電圧
を切り離すと接続可能のｎエミツタ３５は無作用
となり、サイリスタは延長部（固定エミツタ短
絡）７の存在と部分区域３７の高濃度ドーピング
のため高い安定性を示す。ｐベース３３のドーパ
ント密度が５×10¹⁶cm^-3程度のとき部分区域３７
のドーパント密度は２×10¹⁷cm^-3程度が考えられ
る。これらのドーピング値は一例として挙げたも
ので限界値を示すものではない。

互に異つた電流増幅係数α_opo1とα_opo2は部分区
域３７のドーピングをｐエミツタ３３の残りの部
分より高くする代りに再結合中心を区域３７に付
加することによつて達成される。これは例えばｎ
エミツタ３６の形成前に部分区域３７に限定して
電子ビーム照射を行なうことによつて実現する。
再結合中心となる金又は白金の原子を拡散又はイ
オン注入によつて部分区域３７に入れてもよい。
部分区域３７の再結合中心の数が増大すれば
α_opo2がα_opo1に対して低下する。

第２図と第３図に示したサイリスタの駆動は第
１図のサイリスタと同様に行われる。

第４図の実施例は延長部７の代りに制御可能の
エミツタ短絡が設けられている点で第１図の実施
例と異つている。第１図のｎエミツタ１はここで
は二つ又はそれ以上のエミツタ部分領域１ａ，１
ｂ等に分割され、それぞれの部分領域に陰極の分
割部分６ａ，６ｂ等が設けられている。これらの
陰極部分６ａ，６ｂは総て連結されて一つの共通
端子Ｋに結ばれている。

第４図にSE１として示されている制御可能の
エミツタ短絡にはエミツタ部分領域１ａ内に作ら
れたｐ形半導体領域３８が含まれている。この領
域は半導体基体表面まで拡がり、そこで陰極部分
６ａに接触する。エミツタ部分領域１ａと１ｂは
ｐベース２の一部分３９によつて互に隔離されて
いるがこの部分は制御可能のエミツタ短絡の第二
のｐ形半導体領域と見られるものである。領域３
８と３９との間には境界面８から始まるｎ形のエ
ミツタ周縁領域４０がある。この領域は例えば
SiO₂の絶縁層４２で半導体基体から隔離され接
続端子４３を持つゲート４１によつて覆われてい
る。部分３８乃至４３はデプレーシヨン型の
FET構造を構成し、端子４３に制御電圧を加え
ることなしにｐ導電形チヤネル４５が周縁領域４
０内に形成されて領域３９を領域３８と結合しそ
れによつてｐベース２を陰極部分６ａと低抵抗結
合する。チヤネル４５は反転チヤネルであるかあ
るいはｐドーピングにより境界面８に作られたチ
ヤネルである。従つてエミツタ短絡SE１は端子
４３が無電圧のとき短絡作用をする。端子４３に
正の制御電圧を加えるとチヤネル４５が除かれ２
と６ａとの間の導電結合が遮断されてエミツタ短
絡SE１の短絡作用は消滅する。

第４図ではエミツタ領域１ｂの外側に短絡SE
１に対応した構造を持つ別のエミツタ短絡SE２
が設けられている。ゲート４１はエミツタ短絡
SE１とSE２に共通である。ゲート４１の端子４
３とゲート１１の端子１３とを連結する導線４６
を設けると効果的である。端子１３と４３は別々
にあるいは一緒にして端子２０に結ぶことができ
る。第４図のその他の部分は第１図の同じ符号の
部分に対応する。

第４図には二つのエミツタ部分領域１ａと１ｂ
が示されているが、複数の同様に構成されたエミ
ツタ部分領域を設けることも可能である。又エミ
ツタ部分領域は一つだけにして例えば１ａあるい
は１ｂだけを設けてもよい。

第４図の実施例は特にエミツタ部分領域が多数
設けられそれに応じて多数の制御可能のエミツタ
短絡が設けられているとき高い安定性が達成され
る。これらは点弧時点に端子４３に加えられる正
の制御電圧例えばパルス電圧Ｐ３によつて無作用
となり、点弧前面がサイリスタの断面全体に拡が
るのを阻止しない。エミツタ部分領域１ａ，１ｂ
等の個所でサイリスタの断面が導通状態となつた
とき制御電圧Ｐ３は切り離すことができる。点弧
パルスＰ２を加える端子２０が設けられていると
きは、端子４３をこの端子２０と結ぶことにより
制御電圧Ｐ３は自動的に不要となる。端子１３の
制御は第１図の場合と同様に行われる。

これまで説明してきたデプレーシヨン型の
FET構造例えば部分３８乃至４５の代りにエン
ハンスメント型のFET構造を使用することがで
きる。この場合ゲート端子例えば４３には補助の
負の制御電圧を導き反転チヤネル例えば４５を形
成させる。この補助制御電圧には点弧時点で制御
電圧Ｐ３を重ねてチヤネルを消滅させる。

第５図に第１図の実施例の接続可能のｎエミツ
タ９が電界効果トランジスタの形の外部半導体ス
イツチ４７を通して導電結合される実施例を示
す。ここではFET４７のソース・ドレン区間の
一端は陰極６に、他端は接続可能のｎエミツタ９
に接触する導体層４８に結ばれている。FET４
７のゲートは端子４９を備え、この端子は導線５
０によつて端子２０と結合することができる。第
５図のサイリスタの運転は第１図の場合と同様に
行われる。その場合端子４９は端子１３に対応し
制御電圧Ｐ１が加えられるのに対して端子２０に
は場合によつて点弧電流パルスＰ２が導かれる。

この発明によるサイリスタの接続可能の補助エ
ミツタはｐ形としてもより。この補助エミツタは
サイリスタのｎベース内のｐエミツタの横に並べ
て設けられ、高い点弧感度を得るため半導体スイ
ツチを通してｐエミツタと低抵抗結合される。こ
の場合固定又は制御可能のエミツタ短絡もｐエミ
ツタの近くに設けられる。第１図乃至第５図の総
ては端子ＡとＫの意味を反対にし（Ａを陰極、Ｋ
を陽極とする）、各半導体領域の導電形を反対に
し、制御電圧および制御電極の極性を逆にするこ
とによつて新しい実施例にも適用される。

第２図乃至第５図の実施例も第１図のものと同
様に対称軸２１に対して軸対称構造とするかある
いは２１を図面に垂直な対称面とする対称構造と
することがでる。後者の場合導線２２と２３は対
称面に対して対称的に配置されている対応部分間
の結合線となる。

第２図に示されている部分１，６，１１，１
２，２４および２５は帯状としてサイリスタの境
界面上にら線その他の曲線の形で設けることがで
きる。第３図の６，１１，１２，３５，３６およ
び３７、第４図の１ａ，１ｂ，６ａ，６ｂ，９，
１１，１２，３８および４２、第５図の１，６，
９および４８についても同様である。

第２図、第３図および第４図の実施例にも外部
トランジスタの形の半導体スイツチ４７を使用す
ることができる。更に第３図乃至第５図の接続可
能のｎエミツタ９および３５も第２図の２４，２
５に対応する構成とし、又総ての図面の固定エミ
ツタ短絡７を制御可能のエミツタ短絡例えばSE
１又はSE２で置き換えることも可能である。

【図面の簡単な説明】

第１図乃至第５図はそれぞれ本発明の異る実施
例の断面図を示す。１……ｎエミツタ、２……ｐベース、３……ｎ
ベース、４……ｐエミツタ、５…陽極、６……陰
極、７……延長部（固定エミツタ短絡）、９……
接続可能のｎエミツタ。

Claims

【特許請求の範囲】１陰極が接触するｎ（又はｐ））エミツタと、陽
極が接触するｐ（又はｎ）エミツタと、これらの
エミツタにそれぞれ境を接する二つのベース層と
を含む半導体基体を有するサイリスタにおいて、
前記ｎ（又はｐ）エミツタの横に並べて半導体ス
イツチを通して前記ｎ（又はｐ）エミツタと導電
結合可能である接続可能のｎ（又はｐ）エミツタ
が設けられていること、この接続可能のｎ（又は
ｐ）エミツタが前記二つのベース層と共に交互に
導電形を変える三層構造を形成し、この半導体ス
イツチが導通状態にあり陰極に対して正のバイア
ス電圧が陽極に加えられているとき前記三層構造
の前記接続可能のｎ（又はｐ）エミツタから注入
されるキヤリヤに基づく電流増幅係数が前記ｎ
（又はｐ）エミツタと前記両ベース層とにより形
成される三層構造の対応する電流増幅係数より大
きいことを特徴とするサイリスタ。２特許請求の範囲第１項記載のサイリスタにお
いて、接続可能のｎ（又はｐ）エミツタと両ベー
ス層の間に形成されたpn接合との間の間隔がｎ
（又はｐ）エミツタとこのpn接合との間の間隔よ
り小さいことを特徴とするサイリスタ。３特許請求の範囲第１項記載のサイリスタにお
いて、ｎ（又はｐ）エミツタがそれに境を接する
ベース層の部分領域によつて包囲され、この部分
領域のドーピング濃度は接続可能のｎ（又はｐ）
エミツタを包囲するベース層の部分領域のドーピ
ング濃度より高いことを特徴とするサイリスタ。４特許請求の範囲第１項記載のサイリスタにお
いて、ｎ（又はｐ）エミツタがそれに境を接する
ベース層の部分領域によつて包囲され、この部分
領域は接続可能のｎ（又はＰ）エミツタを包囲す
るベース層の部分領域よりも単位体積当りの再結
合中心の数が大きいことを特徴とするサイリス
タ。５特許請求の範囲第１〜４項のいずれか１項に
記載のサイリスタにおいて、半導体スイツチが電
界効果トランジスタから成り、このトランジスタ
は接続可能のｎ（又はｐ）エミツタの一つの境界
区域とｎ（又はｐ）エミツタの一つの境界区域と
これらの境界区域の間を隔離しているベース層の
区域を含み、この区域は半導体基体から絶縁され
第一制御電圧端子を備えるゲートによつて覆われ
ていることを特徴とするサイリスタ。６特許請求の範囲第１〜４項のいずれか１項に
記載のサイリスタにおいて、半導体スイツチが外
部電界効果トランジスタから成り、そのソースと
ドレンの接続端はｎ（又はｐ）エミツタおよび接
続可能のｎ（又はｐ）エミツタと導電結合され、
ゲートは、第二制御電圧端子を備えていることを
特徴とするサイリスタ。７特許請求の範囲第１〜６項のいずれか１項に
記載のサイリスタにおいて、接続可能のｎ（又は
ｐ）エミツタが半導体基体の一つの領域から構成
され、この領域は半導体基体の境界面から始まつ
てベース層に作られた孔を包囲しこのベース層に
対して反対導電形であることを特徴とするサイリ
スタ。８特許請求の範囲第１〜７項のいずれか１項に
記載のサイリスタにおいて、ｎ（又はｐ）エミツ
タが少くとも一つのFET構造を持ち制御可能の
エミツタ短絡を備え、この短絡は陰極（又は陽
極）に結合された第一導電形の第一の半導体領域
と接続可能のｎ（又はｐ）エミツタに境を接する
ベース層に結ばれた第一導電形の第二の半導体区
域とこれらの区域の間にある第三の半導体区域と
を含むこと、第三の半導体区域が半導体基体に対
して電気絶縁され第三の制御電圧端子を備えるゲ
ートによつて覆われていることを特徴とするサイ
リスタ。９特許請求の範囲第１〜８項のいずれか１項に
記載のサイリスタにおいて、ｎ（又はｐ）エミツ
タに境を接するベース層が点弧回路用の接続端子
を持つ点弧電極を備えていることを特徴とするサ
イリスタ。１０特許請求の範囲第５項、第６項、第８項又
は第９項のいずれか１項に記載のサイリスタにお
いて、点弧回路用の接続端子が少くとも一つの制
御電圧端子に結合されていることを特徴とするサ
イリスタ。１１特許請求の範囲第１〜１０項のいずれか１
項に記載のサイリスタにおいて、陽極と陰極とが
半導体基体の互に対向する境界面に設けられてい
ることを特徴とするサイリスタ。