JPS62500901A - 積層電子回路モジュールの製造方法 - Google Patents

積層電子回路モジュールの製造方法

Info

Publication number
JPS62500901A
JPS62500901A JP60505387A JP50538785A JPS62500901A JP S62500901 A JPS62500901 A JP S62500901A JP 60505387 A JP60505387 A JP 60505387A JP 50538785 A JP50538785 A JP 50538785A JP S62500901 A JPS62500901 A JP S62500901A
Authority
JP
Japan
Prior art keywords
stack
axis
layer
liquid adhesive
confinement structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60505387A
Other languages
English (en)
Other versions
JPH0828465B2 (ja
Inventor
ビレンジヤー,ロバート・ジエイ
ビサイナオ,アラン・ジー
Original Assignee
ア−ビン・センサ−ズ・コ−ポレ−ション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ア−ビン・センサ−ズ・コ−ポレ−ション filed Critical ア−ビン・センサ−ズ・コ−ポレ−ション
Publication of JPS62500901A publication Critical patent/JPS62500901A/ja
Publication of JPH0828465B2 publication Critical patent/JPH0828465B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04Apparatus for manufacture or treatment
    • H10P72/0438Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/401Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/834Interconnections on sidewalls of chips
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/20Configurations of stacked chips
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133Assembling to base an electrical component, e.g., capacitor, etc. with component orienting

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 積グ重ね回路層モジュールの製造装置及び方法産乳Δ茸盈 この発明は層状構造の組合せ高密度電子回路を製造する際の種々の問題点を解決 しようとするものである。
本願の譲受人に譲渡された、!985年6月2日発行の米国特許公報第4.52 5,921号および1985年I+月5日発行の米国特許公報第4,551,6 29号の双方は、(例えばシリコーン製)デツプから成る複数のスタックを含む モジュールの用途を開示しており、該モジュールの各デツプはその端面に露呈さ れた隙間なく詰まった多数の個別電気リードをY丁する集積回路を担っている。
このように、積み重ねられたチップは3次元積層溝造体を成すとともに(各薄片 の端面により形成された)一端面にモザイク状の個別電気リード群を有する。こ れらの個別電気リード数は当該スタックのデツプ数×各デツプ上のリード数であ る。
上記多数のリードは緊密に接近しているため、種々のセンサー(例えば光検出器 )または複数の読み出し端子等、各外部素子と個別に接続し、したがってこれら の個別接触素子に対し各リードを揃えて配列することが要求される一方、あらゆ る短絡回路を排除するため、非常に厳密な公差を維持して当該モジュールの表面 に各リードを位置決めすることが要求される。各デツプを積み重ねて単一構造体 を形成する際、各デツプが伸延する平面と平行および垂直方向の双方にミスアラ イメントが生じ易い。後者の垂直方向のミスアライメント問題の解決は非常に厄 介であった。
概して、この発明の目的は精密な公差内で各電気リードを配列する、複数のチッ プまたは他の基板から成るスタックを提供することにある。
上記公差は、例えば(当該チップモ面と平行の)X袖においてo、oo。
5インチ、(当該チップ平面と垂直の)Y軸において0.001インヂの公差に 近似するものとされる。X軸におけるアライメントはウェハからの各チップの切 り出し精度の関数となっている。Y軸におけるアライメントは隣接デツプ間の接 着材料の厚さおよび各デツプの厚さの関数となりこの発明は基板層間に形成され る接着剤(好ましくはエポキシ樹脂)層の硬化の際、複数の回路担体層(好まし くは半導体チップ)から成るスタックが閉じ込められる固定具を提供する。この 出願において開示される新規な固定具の重要事項は: (a) 当該固定具内に、予め定められた高さに積み重ねられた層を規制して閉 じ込めるスタック閉じ込め空間を形成するとともに基部素子を設けて該居準素子 に各チップを接合u・シめてX袖アライメントを達成し; (b) 上記層材料と略同等の熟膨張係数を有する材料から当該固定具の複数の 壁体または規制素子を形成することである。
また、この発明は、各個別デツプのjllみ測定、所要厚みをaするチップ群の 選別、隣接デツプ間に所要量のエポキシ樹脂の塗布、各チップの平面と平行(即 ちX軸)方向にこれらのチップ(およびそれらの電気リード肝)の配列、および (a)各チップ平面と垂直方向に積み徂ねチップおよびエポキシ樹脂に圧力を印 加しかつ(b)各リードをY軸に揃えて配列するために当該スタックを所定高さ となるようにする端壁部材による当該キャビティの閉鎖のステップを含む。
図面の簡単な説明 第1図は、前記各先願と実質的に同一であり、それぞれ電子回路を担う複数のチ ップ又は基板から成るスタックを含み、当該スタックを焦平面アブセンブリとし て装着する際に用いられる支持部材に固定された完成構造体の等角図である。
第2図は、第1図におけるスタックの等角部分分解図である。
第3図は、硬化処理前に当該国′定具の頂部に固着さU゛てキャビティを完全に 閉じるための最後の壁部材を欠いた固定具てあり、スタックの隣接層間のエポキ シ樹脂の硬化時に用いられる“固定キャビティ”積層形固定具の等角図である。
第4A図及び第4B図はデツプ又は回路1(仮の個々の測定及び複数のチップを 含有している乾燥スタックにおけるそれらの測定に用いられるチップ測定固定具 を示し、第4A図は測定ゲージとして用いられる変換器を備えた完成固定具の外 観を(縮小寸法で)示し、第4B図はデツプを含有しているシリンダー/ピスト ン機構体の縦断面図を(拡大寸法で)示す。
第5A図及び第5B図は、第3図で示された固定具に挿入される前に、“ウェッ ピ(例えばエポキシ被膜)デツプ又は回路基板を積み重ねるのに適している装置 のあご補助アッセンブリを示しており、第5A図は該アッセンブリの側面図、第 5B図は第5A図の13−I3線断面図である。
第6図〜第10図はそれぞれ積み重ね層の挿入前の仕上げまたは“固定キャビテ ィ”固定具の平面図、端面図、底面図、左側面図及び右側面図である。
第1I図及び第12図は、硬化工程時に過剰なエポキシ樹脂を逃がすキャビテイ 壁の溝の形状および設置位置を示す図である。
第13図〜第17図は、複数の色から成る“ミニスタック”、即ち完全スタック を形成する以前に部分スタックとして一緒に接着される層を低減U“しめたスタ ック用の固定具を示すことを除いて第6図〜第10図に対応する図である。
第18図及び第19図はそれぞれスプリングクリップがスクリューヘッドとサイ ドバー間に取り付けられた、第6図〜第10図の組み立て固定具の平面図および 側面図である。
友檄鮭 第1図は多数の514から成るスタック12を示す。各層は半導体(好ましくは シリコーン)チップで、これらのチップは、光り検出器においては、前面又は焦 平面であるアクセス平面16で終端する適宜な電気リード(導線部)を有する集 積回路を担っており、該アクセス平面16上で各リードが非常に狭まった間隔で 分離された光検出器と電気接続される。
スタック12は実質的に“ザンドウィッチ”又は積層構造とされ、隣接チップ間 を適当な接着剤で固着した多数のシリコーンチップ又は基板から構成される。こ のスタックの形状は、各チップの表面が矩形であるから矩形平行六面体として記 載されろ。場合によっては、原理的に立方体としてもよい。複数のチップから成 るスタックは熱伝達もしくは冷却機構体としても作用する支持ブロック18に装 着する一方、該支持ブロック18は大形アッセンブリにおいて当該スタックおよ びその支持ブロックの固定に用いられる装着スタッド20を有するようにしても よい。概括的に、複数のシリコーンデツプから成るスタックと支持ブロックとの 組み合わせたものがモジュールアッセンブリといわれる。
第2図において、スタック12の分解図が示され、個別に形成された複数のシリ コーンチップ14を含むことが分かる。これらのチップ14は積み重ねられかつ 互いに接着された後、その前面もしくは焦平面にアクセス平面が、そのアクセス 背面にバック平面配線30が設けられる。
この発明は複数のチップもしくは基板から成るスタックの製造にあたり極めて厳 密な要件を扱うものであり、よって特に前面における各電気リードは互いに適当 に離間させられる。焦平面モジュールを製造するにあたり遭遇する要件は、また 高密度包装電子回路が極狭間隔の電気リード群(即ち、中心間隔が0.002〜 0.004インチ程度に狭められた)から成る(各接触素子を分離すべく)アク セス平面接続を要するような他の場合に遭遇するものである。
以下の説明における簡略化のために、各チップの平面と平行な方向における位置 に各デツプを配置しかつ保持することをX軸アライメントという;各チップの平 面と垂直な方向における位置に各チップを配置しかつ保持することをY軸アライ メントという: X軸アライメントは多数の積み重ねられたチップにおける各電 気リードが“垂直”ライン上に保持される。そのような各ラインの正確な“水平 ”間隔は各チップにおける集積回路の形成精度に依存する;所定の垂直ラインに おける各電気リードの正確な“垂直゛間隔は各チップの作用表面が基本的に等間 隔を存することに依存する。
積み重ねチップから成るモジュールを製造するにあたり数々の努力が払われてき た。最初、”Y”アライメントはモジュールの組み立てにあたり立方体を押し込 んでチップおよび接着ラインの厚み寸法の関数とするのに該固定具が利用された 。この固定具はスタック高さの調節が不可能であるから”Y”アライメント問題 を有している。
広汎な分析および試験を行った後、接着剤又はエポキシ樹脂の硬化時、積み重ね られたチップを“固定キャビティ”又はスタック閉じ込め構造体に詰め込む必要 があることが分かった。換言すれば、当該固定具の谷内 壁又は他の位置基準素 子は積み重ね層モジュールがぴったり嵌まり込み、予め定められた高さ寸法とし かつ予め定められた容積となるようにする必要がある。
又、上記キャビティ又はスタック規制空間を画定する各規制壁又は位置基め素子 は当該チップ材料のらのとてきる限り近似した熱膨張係tを有する十オ料て形成 する必要がある。この目的に合った好ましい材料としてモリブデンがあり、その 熱膨張係数は約4.9X l O−’インヂ/インチ/℃である。一方、シリコ ーンヂ・ノブの熱膨張係数は約4.2x I O−。
インヂ/インチ/℃である。6XIQ−’インヂ/インヂ/℃の熱膨張係数を汀 するコバールが汎用祠料として用いられてきた。
−・時、硬化処理時に各デツプに対するX軸アライメント圧力を維持するために 固定キャビティ機+1が体内の“緩衝材”として、たとえばラバー等の弾性材製 小片を詰ぬることが好ましいと考えられたことがあった。しか(7ながら、この 方法は硬化時にラバーの熱反作用によりY軸アライメントを妨害するため早々に 破棄された。
むI、ろ面倒と思われる方法が所望の結果を得るのにG用であるようだ。
この方法は、現在の形式では各デツプを操作する3つの個別固定具が使用される 。
この方法を詳述するnrjに、第3図に示す固定キャビティ購造体に注目して欲 しい。この図面において、」ユ記キャビティは仕上げサイドバー(図示しない) を除いて閉鎖されろ。第3図の完全キャビティには総計6−)の壁部材が用いら れ、この場合、6つの壁部材のうち2つを省略することができる。プラットフォ ーム部材32は2つの“ブロック形“m目4、即ち長ブロック部材34と短ブロ ツク部+(3Gを支持するとともにそれらに適当なりランピングねじにより緊締 される。
積み重ねチップを適宜にキャビティ38に設置した後、3つの付加壁が付は加え られる。それらの1つはプラットフォーム部材32およびブロック部材34に固 定されるキャップ部(第40であり、該ギャップ部材40は各チップの平坦な表 面を抑圧、即ち各チップの・V面に垂直方向に圧力を印加する内壁に隆起部42 を有する。最後の2つの側面部は2つのサイドバ一部材によって閉鎖され、その 1つを44で示す。各サイドバ一部材はブロック部材36とキャップ部材40に 固着される。当該スタックへの圧力が増加するにつれてギャップ部材40の位置 が変化するため、キャップ部材に各サイドバ一部材を保持するクランピングねじ はサイドバ一部材本体に適宜に広げて設置Jたスロ・ノドに挿通さUな1:lれ ばならない。
各チップまたは基板は一般に適当な(材料のウェハからスライシングにより形成 されろ。この好ましいJへ導体(A料はノリコーンてあり、他の(オ掛てあって らよい。このウェハは最初所望のデツプ厚さおよび全体にゎfコり均一の厚さと なる(出来る限り厳密に調整される)まで研摩される。
一方、種々の分析および試験により各チップの厚さおよび平坦さは積み重ね工程 において主要問題を生起させるに充分に変えられることが実証されている。
一般に、ウェハに集積回路を形成するため該ウェハを所要の厚さとなるまでラッ プおJ−び研厚し、次いで各ウェハを例えば36個のIcチップにスライスされ る。洗浄後、所定のモジュール用の各チップは顕微鏡検査をしてあらゆる欠陥デ ツプの検出およびその廃棄が行な1つれる。次いで、慎重な較正の乙とに各チッ プのすさが測定される。6チソブを測定することにより選別が行なわれ、好まし くはコンピュータに蓄積したりさおよび導体縁間距離データを用いて電気リート 位置公差を1イを持するために最適の積み重ね順序が進定される。換言すれば、 位置ずれの累積を回避するために規定寸法より僅かに大きいチップの次に規定厚 さより僅か小さいチップを積み重ねるようにされる。
個々の壬ツブの厚みおよび積み重ねデツプの厚み(エポキシ樹脂を除く)の双方 のチップ厚み測定用固定具を、そイLぞれ第4A図および第・18図に示1−0 この装置は加圧操作式機器であり、予め定められた最適圧力の下でチップの測定 を行い、このようにして寸’tLt?f度の損失が防止される。以降の各操作工 程においてら同一の圧力が用いられる。この開示されたチップ厚み測定方法は0 .0001インチの精度てらってチップの測定を行うことができる。
谷デツプは梧本的に完全平坦度および規定ηさに関する2種類の偏差を打する傾 向がある。チップは若干凹形状を成していると、加圧されて平坦状とされるとU さ測定誤差を生じることになる。一方、チップが一点において他の点4上りも7 みが大きいとその断面において縁形状効果を呈する。
第・l A図および第4I3図に示す装置はこれらの誤差に適応するように設計 されたものである。凹形状問題は各チップを加圧下で測定および積み重ねを行っ てそれらを十分に平坦状にするとともにそれらか損傷する可能性を最小限にする ことにより解決される。他法の縁形状問題は当該装置に支持パッドを配置して加 圧下で各チップの高さを自動調節することにより解決され、このようにしてチッ プが確実に平坦化されない場合にける損傷が防止される。
第4Δ図に示すように、固定具45がスタンド47に支持されるとともに該スタ ンド47にまたねじ付コラム49が支持される。垂直可調整アーム51はねじ付 コラム49とかみ合う雌ねじ付カラー53に固着された一端部を有し、該カラー およびアームの垂直調整を行えるようになっている。アーム51の他端は二股状 クランピング伸延部55を有し、ノブ57により調節されるねじ付ステムにより 緩められあるいは緊締される。伸延部55は適当な寸法測定ゲージを所定位置に クランプする。これにはソニー(Sony)D Z −500デジタルゲージが 適している。このデジタルゲージは外チューブ59を備え、核外チューブ59に 望遠鏡状にスプリング付勢プラジャ6Iが装着され、該ブラジャ61の下端部に 固定具45の頂部のゲージボタンと係合させられたチップ63が設置される。
上記ゲージはメータ65の測定寸法のデジタル読み出しを行う変換器であり、該 メータ65はワイヤ67を介して電気制御信号を受け取る。
測定を行うにあたり、固定具45が初めの“空“位置に在るとき0にリセットさ れる。
第4B図に示すように、固定具45の頂部に収容部50が設けられ、該収容部5 0に個別のデツプ又は積み重ねチップが測定のために挿入される。チップ又はチ ップスタックが自動高さ調整プラットフォームもしくはバッド52に支承され、 該プラットフォームもしくはパッド52とピン54とピボット運動するように係 合させられる。第4B図に示すように、このピン54の軸が当該図面の平面に垂 直に伸延している。チップ又はチップスタックの頂部は、ピン58とピボット連 動するように組み合わされた自動高さ調整バッド56を介して下方への作用圧力 下で係合されかつ配置され、第4B図に示されるように該ピン58の軸は当該図 面の平面と平行に伸延している。ピン54および58の軸を直線関係にさせるこ とにより加圧下でチップの高さ調節を行うことができる。
固定具45は空気圧シリンダとピストンの結合体であってもよく、シ・リングハ ウジング60が固定ベース62にボルト止めされかつ垂直に延在する円筒状壁体 64と上方ピストン行程制限壁体66から形成される。
ピストン又はダイヤフラム68がシリンダ内で垂直に往復動するようにされかつ 圧力応答可動壁体70、各チップの側面に沿って延びる垂直伸延スカート部分7 2および当該デジタルゲージのチップ63と接触するようにしたゲージボタン7 6を担うキャップ74から構成される。この構成により正確かつ精密なチップ厚 み比較測定を行うことができる。
シリンダハウジング60内でピストン68を下方に移動させることにより該ピス トンの上方のチャンバ内に加圧下の空気(又は他の流体)が導入される。最初、 加圧空気は可動壁体70の上部に入り、その後膣可動壁体70が下方に押圧され るにつれて該可動壁体70の上方の空間を充満する。加圧空気がチャンバ78に 入り込むまで、該可動壁体は圧縮スプリング80を介して最上位もしくは20引 き込み位置に保持される。
チップ測定が行なわれる圧力は好ましくは約600psi(ボンド/インチ2) とされ、チップへの全圧ノJh月50ボンドとされる。これは非常に高くかつ幾 らかのチップが損傷を負うかもしれないが、実験によれば究極のアライメント精 度に対し可なり高い圧力を要することか示される。
厚みデータの比較性および一貫性を保証するため、全体にわたり同一圧力を使用 することが不可欠なことである。
スタック用チップの選定は一部分は所望の厚みとの一致性および一部分はそれら の回路の顕微鏡検査に基づいて行なわれる。現実の良品率、即ちモジュール組み 立てに適したチップのパーセンテージはウェハから原始的に切り出されたチップ の5%程度の低いものである。この良品率パーセンテージはIC(集積回路)製 造業者が厚みおよび回路の一貫性を改善出来る程度に改善しなければならない。
各チップの測定が行なわれた後、コンピュータ蓄積チップ厚みデータを用いて好 ましいチップの積み重ね順序が定められる。次いて、第4A図および第4B図の 装置を用いてチップの乾燥スタッキングが行なわれる。この乾燥スタッキング時 、実寸法を予定寸法と比較するために各チップが当該スタックに連続して付加さ れる毎に測定が行なわれる。これらの測定の全てにおいてデツプへの圧力は同一 、即し約600psi(ボンド/インチ2)とされた。も(2これらの測定寸法 が所望寸法と一致しないならば、チップ交換か行なわれる。
モジコール組み立て方法の複雑さを増大する要因の1つは1つのモジュールに所 要のデツプ数が大きいことである。最も発展した作業における積み重ね層数は1 28である。仮に各デツプ端の曲面に128個の電気リードが設けられていると すると、当該モジュールの萌平面におけるリートの全数は128x128=+6 ,384となる。
単一のスタック組み立て工程において+28の層を積み重ねることおよびこれら の層間のエポキシ樹脂を硬化することはY軸における公差を9イr持するのに非 常に困難となる。換言すれば、公差の累積が全数128の連崎層の全体にわたり 行なわれる。この公差問題を低減する手段は各サブスタックを完成さけることで あり、各サブスタックは少数の層を有し、所要数のサブスタックを結合して完全 スタックが完成される。例えば、第13図〜第17図の小キャビティ固定具が積 み重ねおよび硬化に使用することができる1次いで、これらのスタックの8個を 積み重ねか一つ硬化して128層のスタックか完成される。このザブスタックに より当該スタックにおIJろリート配置の公差を可なり綿密なものに維持するこ とができる。これは全チップの・)らの少数が公差累積に寄JjI″るという1 を実に依るらのである。
乾燥スタッキング測定か−)まく行なわれろと、次ぎの工程はウェットスタッキ ングである。これは隣接チップ面間にエポキシ樹脂を拡布4゛ることを含む。最 初のエポキシ樹脂塗布量は実質的に完成モジュールに存在する爪より多くされる 。言い替えれば、エポキシ樹脂の大部分が仕上げ工程時(、ブスクィーズアウト ”される。しかしながら、凸チップの全面を湿潤さU゛ることは不可欠なことで ある。チップ間のエアポケットは許されない。このように過剰のエポキシ樹脂が 有効に使用されかつ必要に応じて逃される。
固定キャビティ硬化固定具もしくは装置にスタックを挿入する萌にエポキシ樹脂 被覆チップの積み重ねを完成するために、″ウェットスタッキング固定具と称さ れる第2の固定具もしくは装置が使用される。第5A図および第5B図はウエッ トスタッキング固定具のあご形補助アッセンブリを示し、該アッセンブリは過剰 接着剤のスクィーズアウトを行ないかっY軸寸法を完成司法より1〜2ミリイン チ(nils)高くなるようにするのに用いられる。あご形補助アッセンブリの 内側にウェットチップを債み重ねた後、該あご形補助アッセンブリが適当に加圧 して挿入されろ。このあご形補助アブセンブリは(a)当該スタックの底部を支 持する隆起した上方突出中央部84を有する下あご82、(b)当該スタックの 頂部を押し下げる隆起した下方突出中央部88を有する上あご86、および(c )適当な固定部材94により互いに固着された側壁部材(tJ字形)90および 92(第5B図参照)から構成され、積み重ねチップが閉じ込められる実質的に 方形(又は矩形)空間96を包囲している。エポキシ樹脂排出用に壁部材90お よび92のデツプ対抗面にそれぞれii498が設けられる。次に硬化が行なわ れるまでエポキシ樹脂は液状のままとされ、よって各チップの相対的滑り動作は 当該ウェットスタツギング条e[:において可能とされる。あご8Gおよび82 間に加えられた圧力は完成寸法より1〜2ミリインヂ大きい寸法に当該スタック を絞り込む。
あご82および86間にチップを債み市ねる萌に、これらのあご82および86 が洗aトされ、エポキシ樹脂が準備されかつ計量シリンジに入れられる。好適な エポキシ樹脂としてエボテック(Epotek)t[377がある。各デツプが 一時に積み重ねられ、その後各デツプが入れられ、計量された所定量のエポキシ 樹脂がそのデツプの頂部に挿入される。このエポキシ樹脂は滴状に加えてもよく 、その後シリンジの壬ツブの回りに拡散させられる。この期間中、スタック領域 96の両側面が解放される:即ち頂部側面および壁部材92により包囲された垂 直側面とである。
各デツプの頂部に塗布されるエポキシ樹脂量は同一とされる。上述したように、 各チップの係合面を完全に湿潤さU・ることか重要であるから、エポキシ樹脂■ は仕上がり接谷剤ラインに残留するよりもはるかに多い量とされる。当該デツプ から固定具、即ち第5A図に示すようなウェットスタゾキング固定具および第6 図〜第10図に示すような佳」二げ固定キャピテイ固定具の双方に過剰エポキシ 樹脂を逃す設備が設けられる。
完成モジュールにおけろl’5lf1着剤ラインの実[ゾさ寸法は 002〜0 10ミリインチとしなければならない。この寸法は、固定キャビティのYXj法 、例えば506ミリインチから乾燥積み重ねチップの全厚さ寸法、例えば508 ミリインヂを差し引くとともに該差値(8ミリインチ)接W 剤ライン数(12 8チツプモジユールにおいては127)で除算したらので、約0506ミリイン チの平均接着剤ライン厚さとされる。
ウエットスタッキングの完了後、テフロンから成りかつ舌抑圧片と類似形状の小 形工具を用いて各チップを上記空間96にゆっくり押圧する。
これは各デツプの予備アライメントを行なう。その後、壁部材92が当該スタッ クの頂部のみを解放したままでU字形壁部材90に固定される。
次に、上あご86がその中央部88を当該スタックの頂部と係合させて位置決め される。次にあご補助アッセンブリが適当に加圧して挿入され(図示しない)、 上および下あご86および82間に圧力を印加して複数チップから成るウェット スタックを圧縮する。押圧力により上あごの動きが側壁部材90および92とか み合って停止するまで核上あごが下降させられる。これで、第6図〜第10図に 示すように、エポキシ樹脂を含む各デツプから成るスタックが仕上げ固定具に挿 入される。前述したように、エポキシ樹脂硬化時、完成モジュールの予め定めら れたスタ、ツク高さと同等の深さを有するキャビティにおいて積み重ねチップの 閉じ込めを行なわないことには完成モジュールにおける所要公差を得られるはず がない。X軸においては、おそらくそうする必要はないが固定キャビティを完全 に閉鎖するようにすると有利である。
第6図〜第1O図に示す固定キャビティ積層固定具の完全閉鎖式のらのにおいて は6つの分離壁部材が設けられ、適当なオーブンにおいて好ましくは120〜1 50℃の温度範囲内で1〜3時間の期間硬化が行なわれるようになっている。各 壁部材はチップ材料と同様の熱膨張係数を有する材料から形成する必要があるも のと考えらる。上述したように、コバールはシリコーンチップスタックを包囲す る固定具における適当な壁材料である。これらは最初粗加工され、次いで非常に 高温に上昇させられ、室温に戻されて応力が緩和される。その後、コバール壁部 材は仕上げ加工されて所要の精度とされる。
第6図〜第1O図に示す固定キャビティ固定具の各壁部材は第3図に示すものに おけるものと対応する。第6図は平面図、第7図は端面図、第8図は底面図、第 9図および第10図は側面図に相当する。この方位は当該固定具の組み立て時に 適用される。好ましくは、第7図における端部に対向する端部は下方に配向され 、よって各チップが硬化時水平配向とされる。
第9図および第10図の底面図に見られるプラットホーム壁部材32aが長ブロ ック部材34a(第9図)および短ブロツク部材36a(第1O図)を支持する ために設けられる。平面図(第6図)かられかるように、ブラット71;−ム部 付32aに部材34aおよび36aを装着することによりキャビティ38の3つ の側面か閉しられる。各部材はl又はそれ以上の合わU°ピン102による初期 アライメントを行なった後、少なくとも1つのねじ100を介して各隣接部材に 固着される。各ネジ100のヘッドは当該固定具の少なくとも2つの外側面に固 着され、これらの外側面が組み立て工程時底面として使用される。
」二足固定具の内壁面に存在するツノ刹エボギン樹脂に起因してモジュールの硬 化後、該固定具の解体にあたり問題が生じる。“分離”ねじを使用して除去する 必要が有り、これらのねじは隣接キャビティ形成部+4を強制的に分離さけるの に用いられる。このために、各ねじ100が近くの部材における大形ねじ付開口 +04を貫通して伸延するととらに遠くの部材における小形ねじ付開口+06と 係合することはない。これにより固定具の解体時に大きな戻しねじが該開口に1 0ねじ込まれる。この戻しねじは遠隔部材とかみ合った時近接および遠隔部材を 分離させる。
3つの部材32a、3=Laおよび36aが互いに固定されると、キャビティ3 8の3つの側面が閉じられる一方、3つの側面が解放される。硬化後、固定具か らスタックを除去し易くする括礎手段として、当該キャビティの全内側面を被覆 する離型材料が用いられる。離型材料の有効な塗布を確実に行う好ましい方法は 次ぎの工程を含む:(a)キャビティの清掃;(b)固定具の加熱(壁部材の解 体を含む):(cX磨かれた)全内面(解体壁部材を含む)に離型材料を塗布す る:(d)固定具の乾燥:(e)その再加熱;(f)もう1つの離型材料の塗布 である。離型材料の塗布後、チップのウェットスタックがウエットスタッキング 固定具(第5A図および第6A図)から除去されるとともに(過剰エポキシ樹脂 を払拭した後)仕上げ固定具に挿入される。第1O図に示される位置のキャビテ ィにより積み重ねデツプの平面が実質的に垂直方向に伸延させられる。
X軸におけるチップのアライメントがキャビティ内で次ぎのようにして各積み重 ねチップを配向さ仕ることにより遂行される。(a)それらのアクセス平線面部 (即ちそれらの電気リード妃線端面部)が(第10図に示すように)上方に向( yられ、かつ(b)これらのチップの谷側面が長ブしJツク部材34a(第6図 )を介して設けられたキャビテイ壁+10に対向して配列される。このようにし てアクセス平面に対向するモジノールの甲面がブラットホーム部材32aに載置 される。好ましくはウェットスタッキング時に使用されたと同様のテフロン塗布 工具を用いて各チップのX軸アライメントがそれらのデツプを壁110に押圧す ることにより確実に実行される。顕微鏡検査を用いてデツプと壁間の相げ接続部 を検査することにより各デツプが実際に括準壁110に対向した所定位置に位置 させられる。X軸アライメント時にアクセス(ド面をに方に向けさせることは当 該アクセス平面において検査しようとするアライメントにせしめることであり重 要なことである。しし、他のモジュール面がX軸アライメント用に使用されると 、チップ領域寸法に若干の変化が生じてアクセス平面にミスアライメントが生じ る。これは、その後に各アクセス平面電気リードを個別の検出器又は他の読み出 し素子と接続させるのに各電気リードの位置公差を厳格に維持することが要求さ れるので許容しがたいことである。
この時点で、2つ又は3つのキャビテイ壁部材が土だ組み立てられていない。キ ャップ部材40aは既に当該[ろ1定貝に取りf:Iけられて該キャップ部材4 0aの隆起面42aが積み重ね−f・ツブの両面を垂直方向に押圧しているが、 最終位置までは押し下げてはいない。他の2つのキャビテイ壁部材は2つのサイ ドバ一部材44aおよび45aとされ、これらの部材は図中鎖線で示される。
構成および仕」−げ固定具の組み立て工程を改良した変形例を構成することがで きる。最後の2つの壁部材であるサイドバ一部+4’ 44 aおよび45aは 省略してもよい。これは前述したように基準面として壁110を用いてX軸アラ イメントを完成させること力咄来るからである。総合Y軸寸法の確立を行うため にキヤ・ツブ部+4’40aは必要である。デツプスタックが壁110に対して 挿入されかつ配列される而又は後に取り付けるかどうかは選択事項である。一方 、X輔アライメントが完成されるまで最終位置に押し下げて固定されることはな い。サイドバ一部材、14aおよび45a部十オが設けられた第5および第6壁 部材を用いる場合、もし各チップがサイドバ一部材44aおよび・15aに対し 相対移動するのであるならば、積み重ねデツプの損傷を防止するため、キャップ 部材44aおよび45aをキャップ部材40aおよびブロック部材3(iaに固 定するねし100が両部材44aおよび・15aに設けた馬鹿穴を貫通させるよ うにしなければならない。又、第18図および第19図に示ずねじ100はサイ ドバ一部材44aおよび45aに対し剛性力よりもむしろ弾性拘束圧力を付勢す ることが好ましい。第18図および第19図は好ましいサイドバー拘束器具を示 す。ねじ100は図中右側面に配置され、該図における左側面において省略され る。左側面に馬鹿穴+01および“スタンドオフ“部9103が示される。右側 面にサイドバ一部材とねじ100のヘッド間にスプリングクリップ105が示さ れる。このねじ100はスタンドオフ部材103と係合するまで緊締して下降さ せられる。その後、スプリングクリップ105はサイドバ一部材に弾性拘束力を 印加する。
固定キャビティ38を包囲するコバール部品が慎重に組み立てられて正確な所定 寸法とされる。測定のための予備アッセンブリにおいてねし+00の緊締にあた りある大きさのトルクが加えられる。新しい作業が試験されてたとえコバール部 品の最終アッセンブリが各ねじにそれぞれ冗なったトルクを用いて行なわれたと してもキャビティの所望寸法が若干変更せしめることができる。硬化時のキャピ テイ寸法の修正は成功させるためには不可欠なことであるから、最終アッセンブ リ時に機械工によるアブセンブリ部品の製作時に用いられると同様のねじ締トル クが実質的に適用されることは重要なことである。締めトルクが反復的にキャビ ティ寸法を定めるものであるから、好ましい締めトルクは約176インヂーボン ドとされる。
キャビティ38および挿入スタックが完全に阜備されると、全アッセンブリかオ ーブン内に設置され、当該エポキシ樹脂を硬化するのに適した7W度で所定期間 加熱され、これにより完全に集積したモジュールが得られる。上述したように、 硬化に適当な温度は120〜150℃とされ、適当な期間1〜3時間である。硬 化時、各チップ平面が実質的に水平となるように当該固定具が配向さUられる。
換言ケれば、当該固定具の右端部112が第10図に示されるように(又は第9 図に示されるように左端部)が硬化中底面とされる。この配向の目的はチップ間 におけるある位置からの不均一なエポキシ樹脂の漏洩を防止することである。
完全な包装を行うために過剰エポキシ樹脂が使用されるので、キャビティにおい て槍み重ねられたスタックから幾らかのエポキシ樹脂を逃さなければならない。
そうしないと、種々の問題、たとえばチップを移動させる圧力の発生し従って当 該スタックを歪ませる等が発生ずる。エポキシ樹脂の逃しはキャビティ38の壁 に溝を設けることことにより容易に行える。第11図および第12図は好ましい エポキシ樹Rr1誹出溝を示す。第11図はスタックの頂部および底部で使用す るのに好適な“格子縞°模様を示し1.即ち、路壁が各デツプ平面と平行な平面 内に延びるとと乙に各チップを互いに抑圧するのに用いられる。両端チップの平 坦チップ面が隆起した“島部分′114に共に支持される。エポキシ樹脂が内部 連絡溝網1!6を介して排出されるようになっている。第12図は積み重ねられ たチップの縁部と係合う4つの壁のそれぞれに使用するのに適した一81様例を 示す。チップ壁連携は長手軸に延びるリッジ11Bと対向して行なわれる。残り の領域はエポキシ樹脂の排出に利用でき、長手方向に延びるFIItl 20お よび完全にくぼんだ中央部分122を含む。エポキシ樹脂の硬化後、固定キャビ ティ部分の解体にあたり厄介なことになるから、当該硬化処理は以下の2つのス ッテプで行うことが好ましい。
第1ステツプはキャビティ閉じ込めスタックを十分に密着させてチップが変位す るのを防止する。次いで該キャビティからスタックを取り外し、自立構造ユニッ トとして当該スタックの硬化を行う。
上述したように、まず少数チップを有する小形スタックを形成してから完全スタ ックを形成したほうが良い。第13図〜第16図は128FJの代わりに161 1を含む°ミニスタック゛を提供するために使用される固定具の壁部材を示す。
第13図〜第17図における壁形成部材には、添字すを用いた点を除き前記図面 における対応部材と同−数字符号が付される。第13図〜第17図におけるスタ ックのY軸寸法は第6図〜第1O図における比較対照寸法の1/8であり、(キ ャップ部材40b上の)表面42aと短ブロツク部材313bの内方端面間のキ ャビティ38bの大きさは第6図〜第10図のキャビティ38の大きさのl/8 とされる。
又、短ブロツク部4i36bの長さは当該キャビティの残りの長さを満足するよ うに増大仕しめられる。幾つかのミニスタックを形成した後、それらの幾つかが フルサイズキャビティ内で積み重ねられるとともに互いに固着して完全スタック が形成されろ。元のエポキシ樹脂は2度の硬化処理に耐えられるものとされ、そ のようにできることは既に証明されている。
面述したように、ここに記載された器具もしくは装置と方法は当該明細書の導入 部分に要約されるような種々の優れた作用効果を奏する。また、この発明の原理 は(a)Fl々の基板材料、例えば水晶とがサファイア製基板に対し、又(b) どのような状聾においてもアクセス平面のX軸およびY軸における正確なリード 配列が要求される場合にも有用である。
以下の請求の範囲は開示した特定の実施例を包含するのみならず、先行技術によ り最大限に拡大されかつ内包するように説明された発明概念を包含するものであ る。
FIG 2 FIG 3 FIG、4a FIG、9 FIG、 7 FIG、l○FIG、II FIG、12 FIG 16 FIG 14 FIG 17国際調査報告

Claims (1)

  1. 【特許請求の範囲】 1.各層がスタックの一端部のアクセス平面と垂直な平面内に延びるとともに該 アクセス平面に互いに離間した複数の電気リードを配置せしめ、これらのリード が各層と平行なX軸および該各層と垂直なY軸を有する2次元ブレーナアレイの 一部分を形成した積み重ね電子回路層を製造するにあたり: それぞれに回路を有しかっそのアクセス平端面に当該アレイのX軸に沿って互い に離間した複数の電気リードを配置せしめた複数の基板層を形成し; 上記各層の厚みを測定し; 上記各層を積み重ねる際、アクセス平面に当該アレイのY軸における所望位置に 各電気リードを配置せしめるように、少なくとも上記厚み測定結果に基づいて順 番を定め; (a)当該スタックの下および上層を組み合わせてY軸寸法を定めるようにした 表面を有する下および上壁部材、並びに(b)各層の少なくとも2つの側面のX 軸アライメントを定めるようにした上記各壁部材と垂直に複数の位置基準素子を 含む、スタック閉じ込め構造体を形成し;各隣接層対間にそれぞれ実質的に等量 の液状接着剤を塗布した後、これらの層を予め定められた順序でウエットスタッ キングを行い;上記下壁部材に支持せしめたスタック閉じ込め構造体内に上記各 層を収容し; 上記スタック閉じ込め構造体の各位置基準素子に対し上記各層を押圧することに よりX軸に沿って各層を配列し;上記スタック閉じ込め構造体の上および下壁部 材を用いてY軸に沿って加圧することにより当該スタックのY軸寸法を所望の仕 上げ寸法にせしめ;および 液状接着剤により上記各層を固着して一体化スタックを形成するように、上記閉 じ込めスタックを加熱することから成る製造方法。 2.更に、上記各層を配列した後、上記スタック閉じ込め構造体に複数の付加位 置基準素子を加え、加熱処理時、固定容積空間に上記スタックを完全に閉じ込め る請求の範囲第1項に記載の方法。 3.スタック閉じ込め構造体のY軸寸法が当該層材料と略同じ熱膨張係数を有す る部材により調整される請求の範囲第1項に記載の方法。 4.スタック閉じ込め構造体のY軸寸法が当該層材料と略同じ熱膨張係数を有す る部材により調整される請求の範囲第2項に記載の方法。 5.最初、スタック閉じ込め構造体の3つの側面の組み立てを行う一方、該構造 体の3っの側面を非限定状態とし;次いで、上記構造体内に各層を挿入してアラ イメント検査のためにそれらのアクセス平端面を可視状態とし;およびアクセス 平面を顕微鏡検査してX軸アライメントを査察する請求の範囲第1項記載の方法 。 6.最初、スタック閉じ込め構造体の3っの側面の組み立てを行う一方、該構造 体の3つの側面を非限定状態とし;次いで、上記構造体内に各層を挿入してアラ イメント検査用にそれらのアクセス平端面を可視状態とし:およびアクセス平面 を顕微鏡検査してX軸アライメントを査察する請求の範囲第2項記載の方法。 7.X軸アライメントを行った後、スタック閉じ込め構造体の残りの3っの側面 の組み立てを行い、 上記残りの3つの側面のうちの1っの側面がY軸に沿って当該スタックに圧力を 印加する請求の範囲第6項記載の方法。 8.各層間に空洞領域が発生しないように液状接着剤を過剰量使用し;当該スタ ックから過剰の液状接着剤を逃がすようにした請求の範囲第1項記載の方法。 9.各層間に空洞領域が発生しないように液状接着剤を過剰量使用し;当該スタ ックから過剰の液状接着剤を逃がすようにした請求の範囲第2項記載の方法。 10各層間に空洞領域が発生しないように液状接着剤を過剰量使用し;当該スタ ックから過剰の液状接着剤を逃がすようにした請求の範囲第7項記載の方法。 11.又、複数の一体化複数層スタックを積み重ねて複合スタック組合せ体を形 成し; 上記隣接スタック間に液状接着剤を塗布し;上記各スタックのX軸アライメント を行い;Y軸に沿って加圧することによりY軸寸法を所望の仕上げ寸法にせしめ ;および 液状接着剤により上記各スタックを固着して一体化した複合スタック組合せ体を 形成するように、上記閉じ込められた複数のスタックを加熱する請求の範囲第1 項記載の方法。 12.又、複数の一体化複数層スタックを積み重ねて複合スタック組合せ体を形 成し; 上記隣接スタック間に液状接着剤を塗布し;上記各スタックのX軸アライメント を行い;Y軸に沿って加圧することによりY軸寸法を所望の仕上げ寸法にせしめ ;および 液状接着剤により上記各スタックを固着して一体化した複合スタック組合せ体を 形成するように、上記閉じ込められた複数のスタックを加熱する請求の範囲第2 項記載の方法。 13.又、スタック閉じ込め構造体内に各スタックを設置する以前に、該構造体 の各層接合面に離型材料を塗布する請求の範囲第1項記載の方法。 14.又、スタック閉じ込め構造体内に各スタックを設置する以前に、該構造体 の各層接合面に離型材料を塗布する請求の範囲第2項記載の方法。
JP60505387A 1984-11-23 1985-11-20 積層電子回路モジュールの製造方法 Expired - Lifetime JPH0828465B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/674,096 US4617160A (en) 1984-11-23 1984-11-23 Method for fabricating modules comprising uniformly stacked, aligned circuit-carrying layers
US674096 1984-11-23
PCT/US1985/002298 WO1986003338A1 (en) 1984-11-23 1985-11-20 Apparatus and method for fabricating modules comprising stacked circuit-carrying layers

Publications (2)

Publication Number Publication Date
JPS62500901A true JPS62500901A (ja) 1987-04-09
JPH0828465B2 JPH0828465B2 (ja) 1996-03-21

Family

ID=24705277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60505387A Expired - Lifetime JPH0828465B2 (ja) 1984-11-23 1985-11-20 積層電子回路モジュールの製造方法

Country Status (5)

Country Link
US (1) US4617160A (ja)
EP (1) EP0204767B1 (ja)
JP (1) JPH0828465B2 (ja)
DE (1) DE3581937D1 (ja)
WO (1) WO1986003338A1 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4704319A (en) * 1984-11-23 1987-11-03 Irvine Sensors Corporation Apparatus and method for fabricating modules comprising stacked circuit-carrying layers
US4695716A (en) * 1985-12-13 1987-09-22 Xerox Corporation Image sensor array for assembly with like arrays to form a longer array
US4706166A (en) * 1986-04-25 1987-11-10 Irvine Sensors Corporation High-density electronic modules--process and product
US4943334A (en) * 1986-09-15 1990-07-24 Compositech Ltd. Method for making reinforced plastic laminates for use in the production of circuit boards
US4779005A (en) * 1987-05-11 1988-10-18 Irvine Sensors Corporation Multiple detector viewing of pixels using parallel time delay and integration circuitry
WO1989004113A1 (en) * 1987-10-20 1989-05-05 Irvine Sensors Corporation High-density electronic modules, process and product
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
WO1990011613A1 (en) * 1989-03-27 1990-10-04 Irvine Sensors Corporation Analog to digital conversion incorporated in z-technology module
DE69030195T2 (de) * 1989-07-07 1997-06-19 Irvine Sensors Corp Fabrikation einer elektronischen schaltungseinheit, welche gestapelte ic-lagen mit umleitungsleitungen enthält
US4959749A (en) * 1989-08-16 1990-09-25 Unisys Corporation Layered electronic assembly having compensation for chips of different thickness and different I/O lead offsets
DE4031795C1 (ja) * 1990-10-08 1991-11-28 Degussa Ag, 6000 Frankfurt, De
US5075201A (en) * 1990-10-31 1991-12-24 Grumman Aerospace Corporation Method for aligning high density infrared detector arrays
US5149671A (en) * 1990-12-03 1992-09-22 Grumman Aerospace Corporation Method for forming multilayer indium bump contact
US5270485A (en) * 1991-01-28 1993-12-14 Sarcos Group High density, three-dimensional, intercoupled circuit structure
US5379191A (en) * 1991-02-26 1995-01-03 Microelectronics And Computer Technology Corporation Compact adapter package providing peripheral to area translation for an integrated circuit chip
US5239447A (en) * 1991-09-13 1993-08-24 International Business Machines Corporation Stepped electronic device package
US5420055A (en) * 1992-01-22 1995-05-30 Kopin Corporation Reduction of parasitic effects in floating body MOSFETs
US6714625B1 (en) 1992-04-08 2004-03-30 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
US5985693A (en) * 1994-09-30 1999-11-16 Elm Technology Corporation High density three-dimensional IC interconnection
US5279991A (en) * 1992-05-15 1994-01-18 Irvine Sensors Corporation Method for fabricating stacks of IC chips by segmenting a larger stack
US5327327A (en) * 1992-10-30 1994-07-05 Texas Instruments Incorporated Three dimensional assembly of integrated circuit chips
US5737192A (en) * 1993-04-30 1998-04-07 The United States Of America As Represented By The Secretary Of The Air Force Density improvement in integration modules
US5432681A (en) * 1993-04-30 1995-07-11 The United States Of America As Represented By The Secretary Of The Air Force Density improvement for planar hybrid wafer scale integration
US5561593A (en) * 1994-01-27 1996-10-01 Vicon Enterprises, Inc. Z-interface-board
WO1995025341A1 (en) * 1994-03-15 1995-09-21 Irvine Sensors Corporation 3d stack of ic chips having leads reached by vias through passivation covering access plane
US5635010A (en) * 1995-04-14 1997-06-03 Pepe; Angel A. Dry adhesive joining of layers of electronic devices
US5732462A (en) * 1995-05-30 1998-03-31 International Business Machines Corporation Fixture for assembling electronic circuit modules
US5892203A (en) * 1996-05-29 1999-04-06 International Business Machines Corporation Apparatus for making laminated integrated circuit devices
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US5904502A (en) * 1997-09-04 1999-05-18 International Business Machines Corporation Multiple 3-dimensional semiconductor device processing method and apparatus
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法
US6563133B1 (en) 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
US6748994B2 (en) 2001-04-11 2004-06-15 Avery Dennison Corporation Label applicator, method and label therefor
US6831370B2 (en) * 2001-07-19 2004-12-14 Micron Technology, Inc. Method of using foamed insulators in three dimensional multichip structures
US6433413B1 (en) 2001-08-17 2002-08-13 Micron Technology, Inc. Three-dimensional multichip module
US6635960B2 (en) * 2001-08-30 2003-10-21 Micron Technology, Inc. Angled edge connections for multichip structures
US6747347B2 (en) * 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US6686654B2 (en) * 2001-08-31 2004-02-03 Micron Technology, Inc. Multiple chip stack structure and cooling system
US6717061B2 (en) 2001-09-07 2004-04-06 Irvine Sensors Corporation Stacking of multilayer modules
US6560109B2 (en) 2001-09-07 2003-05-06 Irvine Sensors Corporation Stack of multilayer modules with heat-focusing metal layer
US6734370B2 (en) * 2001-09-07 2004-05-11 Irvine Sensors Corporation Multilayer modules with flexible substrates
US6620638B1 (en) 2002-06-05 2003-09-16 Micron Technology, Inc. Testing of multi-chip electronic modules
WO2004015764A2 (en) 2002-08-08 2004-02-19 Leedy Glenn J Vertical system integration
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US20050046034A1 (en) * 2003-09-03 2005-03-03 Micron Technology, Inc. Apparatus and method for high density multi-chip structures
US6993835B2 (en) * 2003-12-04 2006-02-07 Irvine Sensors Corp. Method for electrical interconnection of angularly disposed conductive patterns
USD538315S1 (en) * 2004-10-26 2007-03-13 Urban Manufacturing, Inc. Collet holder and tool body
JP6707292B2 (ja) * 2016-10-14 2020-06-10 株式会社ディスコ 積層チップの製造方法
KR20230097121A (ko) 2020-10-29 2023-06-30 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 접합 방법 및 구조체

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3284884A (en) * 1965-02-01 1966-11-15 Nat Video Corp Assembly jig for positioning photographic shadow masks in color television picture tube face plates
JPS5810437B2 (ja) * 1974-12-20 1983-02-25 ジェイエスアール株式会社 ネツユウチヤクホウホウ
US4128235A (en) * 1977-09-01 1978-12-05 United Aircraft Products, Inc. Braze fixture
US4186916A (en) * 1978-09-18 1980-02-05 Salisbury Special Tool Precision workpiece positioning means for machine tools
US4342090A (en) * 1980-06-27 1982-07-27 International Business Machines Corp. Batch chip placement system
US4551629A (en) * 1980-09-16 1985-11-05 Irvine Sensors Corporation Detector array module-structure and fabrication
US4525921A (en) * 1981-07-13 1985-07-02 Irvine Sensors Corporation High-density electronic processing package-structure and fabrication
JPS58103149A (ja) * 1981-12-15 1983-06-20 Matsushita Electric Works Ltd 半導体装置
JPS58188243A (ja) * 1982-04-23 1983-11-02 Canon Inc 複写材シ−ト給送装置
US4506442A (en) * 1982-09-29 1985-03-26 Lenkeit Industries, Inc. Method and apparatus for stacking a plurality of laminate layers to form a composite board
US4536239A (en) * 1983-07-18 1985-08-20 Nicolet Instrument Corporation Multi-layer circuit board inspection system

Also Published As

Publication number Publication date
JPH0828465B2 (ja) 1996-03-21
US4617160A (en) 1986-10-14
EP0204767A4 (en) 1988-03-22
EP0204767B1 (en) 1991-02-27
WO1986003338A1 (en) 1986-06-05
EP0204767A1 (en) 1986-12-17
DE3581937D1 (de) 1991-04-04

Similar Documents

Publication Publication Date Title
JPS62500901A (ja) 積層電子回路モジュールの製造方法
US4704319A (en) Apparatus and method for fabricating modules comprising stacked circuit-carrying layers
US6080603A (en) Fixtures and methods for lead bonding and deformation
US5483174A (en) Temporary connection of semiconductor die using optical alignment techniques
KR101235532B1 (ko) 압착 장치
KR100330937B1 (ko) 복수의 초소형 전자소자를 리드변형을 이용하여 접속하는 방법 및 장치
EP0650063B1 (en) Connection apparatus
US6475011B1 (en) Land grid array socket actuation hardware for MCM applications
US8884639B2 (en) Methods, apparatus and articles of manufacture for testing a plurality of singulated die
CN204027924U (zh) 立方体岩石试件单轴加载实验的声发射探头安装装置
US7950140B2 (en) Connection device for electric components
CN114216593B (zh) 一种柔性传感器的制备装置
US5391082A (en) Conductive wedges for interdigitating with adjacent legs of an IC or the like
CN210464429U (zh) 一种光模块平面度检测用夹具
US5701086A (en) Connecting test equipment to adjacent legs of an IC or the like by interdigitating conductive wedges with the legs
US6399474B1 (en) Method and apparatus for precoining BGA type packages prior to electrical characterization
TWI224198B (en) Pusher and electronic part-testing apparatus with the same
EP2284862A1 (en) System and method for picking and placement of chip dies
US6476625B1 (en) Method for determining coplanarity of electrical contact of BGA type packages prior to electrical characterization
KR20050026055A (ko) 전자부품 시험장치
JPH081462A (ja) ワークホルダ
CN218674680U (zh) 热熔胶粘性测试装置
CN119618463A (zh) 芯片的弯曲测试装置、方法和系统
CN112571310A (zh) 激光芯片用自调节夹具
CN121783683A (zh) 一种ccga1296焊柱阵列陶瓷封装集成电路的机械冲击试验夹具

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term