JPS62502916A - デイザーさせられる角速度センサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ディザ−されるＩＪ　７グレ一ザ角速度センサのディザ−信号除去器 本発明はレーザ角速度センサに関するものであシ、とくに、そのようなセンサに 固有のロックインの効果を避けるためにディザ−バイアスが用いられるようなセ ンサに関するものである。

発明の背景 リングレーザ角速度センサの挙動は当業者に良く理解されている。そのようなセ ンサに固有のものがロックインとして知られている現象である。ロックインとい うのは、互いに逆向きに伝わるレーザビームが互いに共通の周波数に固定されよ うとする現象である。ロックイン現象により誤動作が生じ、それによシ航行装置 が悪影響を受ける。

ロックインの影響を避けるため、または小さくするために、ジエー拳イー・キル パトリック（Ｊ、Ｅ。

Ｋ１１ｌｐａｔｒｉｃｋ　）の名で付与され、本発明の譲受人に譲渡された米国 特許第３，３７３，６５０　号明細書に示され、記載されているようなディザ− リング技術によシバイアスできる。ディザ−リングと通常呼ばれているそのバイ アス技術は、電子光学的なやシ方および機械的なりシ方を含めて、各種のや９万 で実現できる。

それらのバイアス技術は互いに逆向きに伝わるレーザビームの挙動に直接影響す るから、センサの読出しには速度情報信号ばかシでなく、センサのバイアスに直 接関連する信号成分も含まれる。このことは、読出し手段がセンサに直接取付け られている（ブロック取付け）か、前記特許明細書に示されているようにセンサ から離れて取付けられている（ケース取付け）かにかかわシなくそうである。デ ィザ−による読出し信号中の寄与のことをここではディザ−信号成分と呼ぶこと にする。低雑音航行装置の場合には、制御の問題を避けるために読出し信号中の ディザ−信号成分を通常は最小限にし、または除去せねばならない。

ディザ−信号成分を除去するための先行技術の解決法にはノツチフィルタが含ま れる。しかし、そのようなノツチフィルタは、制御ループの安定性に影響を及ぼ すような利得および移相の乱れを生ずる。

望ましい解決法は、ディザ−信号成分にほぼ等しい修正信号を発生することによ シデイザー信号成分を除去することである。この後者のヤシ方がりユング（ｔｊ ｕｎｇ　）他へ付与された米国特許第４，３４４．７０６　号明細書に教示され ている。その米国特許明細書には、ディザ−回転の時計回シ成分と逆時計回り成 分をトラッキングするためのトラッキング回路が示されている。それらのディザ −成分が、センサの互いに逆向きに伝わるレーザビームに応答する通常の読出し 信号から差し引かれて、修正された読出し信号を与ディザ−されたリングレーザ 角速度センサの読出し信号が、閉ループディザ−信号除去器の一部を構成する信 号組合せ回路によシ処理される。その信号組合せ回路の出力がリングレーザセン サへ加えられたディザ−の関数として復調され、その後で修正信号を制御するた めに用いられる。信号組合せ回路は読出し信号と修正信号を組合わせて、はとん どのディザ−信号成分を除去された読出し信号を生ずる。

図面の簡単な説明 第１図はリングレーザの読出しからディザ−信号成分を除去するための閉ループ 制御技術を示す概略ブロック図、第２図〜第５図は第１図に示されているブロッ ク図の詳細を示す回路図、第６図〜第８図は第２図〜第５図の回路図の機能を詳 細に示す真理値表、第９図および第１０図は第２図〜第５図の回路図の時間挙動 を示すタイミング図である。

発明の詳細な説明 まず第１図を参照する。この図には前記特許明細書に示されているようなリング レーザ角速度センナが示されている。センサ１０はブロック１２に取付けられた 続出し機構１１を含む。ブロック１２は互いに逆向きに伝わるレーザビームのた めの伝播路を４成する。読出し機構１１は互いに逆向きに伝わるレーザビームに 応答して、ビームの周波数差ヲ辰す信号１３を与える。これについては後で更に 詳しく説明する。センサ１０には、前記したようにディザ−すなわちバイアスを 与えるディザ−駆動信号１４も与えられる。たとえば、ブロック１２は、前記特 許明細書に示されているように、回転振動させることができる。圧電装置は、デ ィザ−ばねに取付けられ、そのディザ−ばねをたわませ、ブロック１２を回転振 動させる。更に、センナに加えられた実際のディザ−に直接関連し、「Ｒ」とし て示されている出力信号を与えるために、圧電装置をばねに取付けることもでき る。その圧電出力信号ｒＲＪＦｉｒディザーピックオフ信号」と呼ばれることも ある。ここでは、この信号のことを、位相と振幅がセンサに加えられたディザ− に関連するディザ−基準信号と呼ぶことにする。ディザ−基準信号は、選択され たディザ−のやり方（すなわち、光学的または機械的）に応じて６徨の技術によ シ得ることができる。

７アラデーセル等を含む電子光学的バイアス装置を説明するためには、第１図に 類似する図も通商であることに注意すべきである。

干渉パターンを発生させるために、胱出し構構１１は互いに逆向きに伝わる各ビ ームの一部を組合わせるための手段を一般に含む。読出し機構１１は少なくとも １個の光検出器を通常含む。この光検出器は、干渉パターンに応答してそれを通 るしまパターンの強さを示す出力信号を生ずる。光検出器の出力信号を処理して 、検出器を通るしまの変化数をカウント良く知られているように、しまの動く向 き、すなわち、センサの回転の向きを決定するためには、１個の光検出器の出力 信号では不十分である。したがって、回転の向きを示す信号を得るためには別の 手段を必要とする。少なくとも１つの光検出器信号と向き信号とで角速度および 回転角情報を決定するのに十分である。第１図において、信号１３は後の信号処 理においてセンサの回転を指示および決定するために十分な１つまたはそれ以上 の信号である。

ここでは、検出器信号すなわち読出し信号は一連のパルスである。それらのパル スｔｌ−積分（カウント）することにより任意の時刻におけるセンサの角度回転 を示す信号を与え、しまの変化の変化率がセンナの回転速度を示す信号である。

以下に説明する詳しい実施例においＣに、信号１３はたとえば一対の信号である 。それら一対の信号のうち一方の信号は１つの回転の向きのセンナの回転を示す 一連のパルスでアク、他方の信号は他の向きのセンナの回転を示す一連のパルス でおる。それらのパルスを別々にカウントする。それらのカウント数の差が回転 の向きを示す。あるいはセンサの向き信号により制御されるアップ／ダウンカウ ンタへ与えられる一連のパルスを伝える１本の信号線を用いることもできる。も ちろん、信号１３の所期の機能を果させるために種々のやシ方もある。しかし、 どのようなやシ方においても、信号１３にはディザ−信号成分が含まれる。

互いに逆向きに伝わるレーザビームの機械的バイアスまたは光学的バイアスのい ずれも、光検出器を通るしまの数と変化率に直接影響し、したがって読出し信号 １３に値接影響することを理解すべきである。したがって、ディザ−信号成分の ために、観測される回転速度と回転角度がディザ−リングによシ直接影響される 。

第１図に示されている装置はディザ−信号寄与すなわちディザ−信号成分をセン サの読出し信号から除去して、ディザ−リングによるディザ−信号成分をほとん ど含まないセンサ出力信号を得るための閉ループ装ｆを構成する。第１図にはセ ンサ読出し信号１３と、文字ｒＥＪで示されている修正信号を組合わせる信号組 合わせ手段１００が示されている。後で述べるように、この信号組合わせ手段１ ００の出力はセンサ出力信号として定義され、信号Ｂとして示される。その信号 Ｂは読出し信号と修正信号の差を特徴づけるものでろって、それによシディザー 信号成分をほとんど含まないセン、す出力信号を与える。

信号組合わせ手段１００は信号Ｅｔ−信号１３から差し引くように減算機能をほ ぼ行なう。

信号組合わせ手段１００の出力は修正信号手段１０５へ与えられる。この修正信 号手段は同期復調器１１０と、積分器１２０と、信号特徴づけ手段１３０とを含 む。

修正信号手段１０５は信号組合わせ手段１００に組合わされて、読出し信号中の ディザ−成分にほぼ等しい修正信号を発生する負帰還閉ループ制御装置を構成す る。それらの状況においては、セ／すの出力信号中にはセンサのディザ−リング による信号成分がほとんど含まれない。

第１図を参照して、センサ出力信号Ｂが誤差信号手段１０４へ与えられる。この 誤差信号手段は同期復調器１１０を含む。この同期復調器は第２の入力としてデ ィザ−基準信号Ｒを有する。このディザ−基準信号はセンサのディザ−リングす なわちパイアシフグを表す大きさと位相を有する。同期復調器１１０は信号Ｂに 含まれているディザ−信号成分を表す出力信号［ＣＪを与える。その出力信号Ｃ は秋分器１２０によ＃）積分され、その秋分器の出力信号りが信号特徴づけ手段 １３０へ与えられる。これについては後で説明する。

信号特徴づけ手段１３０はディザ−基準信号Ｒに関連する修正信号Ｅを、その信 号Ｅと信号Ｒの関係を制御する積分器１２０の出力により与えられる利得制御信 号りに従って発生する。

第１図に示すように、センサ信号Ｂにどのようなディザ−信号成分もほとんど含 まれないように１不発明は修正信号Ｅとディザ−基準信号Ｒの関係を自動的に調 整する。同期復調器１１０は一般にノイズの多い信号であって、センサ出力信号 Ｂ中の任意のディザ−信号成分の大きさに等しいＤＣ値を有し、ディザ−基準信 号と同相であシ、もし位相が異なると負である。それから、同期復調器の出力は 、選択された時定数を有する非常に高利得の積分器１２０によシ積分される。そ れから積分器はノイズを除去して「定常」信号を発生する。修正信号Ｅとディザ −基準信号Ｒの関係を調整するために、その定常信号は信号特徴づけ手段１３０ へ与えられる。それの最も簡単な意味において、信号特徴づけ手段１３０ｔｉ、 読出し信号中に含まれている特徴と同じ特徴を有するディザ−基準信号をほぼ再 生するために、信号りにょシ決定される利得を有する増暢器／乗算器として機能 する。閉ループ動作においては、読出し信号１３中のディザ−信号成分にほぼ等 しくなるまで信号Ｅは変化を続ける。

第２図〜第１０図は第１図に示されている本発明の装置の一層の詳細を示す。第 ２図を参照して、回転振動させられるセンサ１０が出力ディザ−信号２０２を発 生する。その出力ディザ−信号はバッファ／信号調整器２０４へ与えられる。こ のバッファ／信号調整器２０４の出力２０６が加算回路２０８へ１つの入力とし て与えられる。加算回路の出力はディザ−基準信号Ｒとなる。加算回路２０８へ の第２の入力が位相制御回路２１０の出力が与えられる。位相制御回路２１０の 出力は位相制御電圧信号ｒＹＪに応答して信号Ｒの位相を調整する。位相制御回 路２１０は四象限アナログ乗算器２１２　’ｉｉ−含む。この四象限アナログ乗 算器はそれへの入力ｒＸＪとｒＹＪの積である出力を生ずる。Ｘ入力は、抵抗器 ２１４とコンデンサ２１６で構成された９０度移相回路網を通じて与えられるバ ッファ／信号調整器２０４の出力である。乗算器２１４の出力２２０は加算回ｐ 　２０８の第２の入力として与えられる。動作時には、乗算器２１２の入力端子 Ｙへ与えられ位相制御電圧は、ディザ−基準信号Ｒの位相をプラスマイナス２０ 度のオーダーで調整できる。

ディザ−基準信号Ｒは自乗回路２２２を通じて７エーズロツクループ２２４へ与 えられる。フェーズロンクループ２２４は、ディザ−基準信号Ｒに周波数が固定 されておシ、位相が互いに直角である。信号線２２６　、２２８とし【示されて いる一対の信号を生ずる。

線２２６上の信号は「Ｄｑ」で示され、線２２８上の信号は信号「Ｄｌ」として 示される。第２図には信号Ｒ１Ｄｉ、Ｄｑ　に関連するタイミング図が示され【 いる。

信号Ｒの時間微分がセンサ１０の回転ディザ−の向きを表す。したがって、信号 Ｒの符号と位相が直角の信号である信号Ｄｑが回転ディザ−の回転の向きを表す 。

回路装置２５０Ａがセンサの読出し中のディザ−信号成分を最小にする制御信号 を発生するために、第１図に示されている制御信号手段１０４ｔ−形成する復調 器１１０と積分器１２０の詳細を示す。回路装置２５０人は排他的ＯＲゲート２ ５２と、Ｄ形フリップフロップ２５４と、アップ／ダクンカウ／り２５６と、デ ジタル−アナログ変換器２５８とを含む。排他的ＯＲゲート２５２は入力として 信号Ｄｑおよびセンサ出力信号「ＳＮ」を受ける。センサ出力信号ＳＮはたとえ ば、センサ１０の逆時計回、ｐ　（ｃｃｗ）の回転運動を示すパルス流である。

排他的ＯＲゲート２５２の出力はフリップフロップ２５４のＤ入力端子へ与えら れる。その７リツプフロツプの出力はカウンタ２５６のアップ／ダウン入力端子 へ与えられる。後で説明するように、５　ＭＨｚの同期クロック信号２６０がフ リップフロップ２５４とカウンタ２５６および他の回路部品へ与えられる。カウ ンタ２５６のデジタル出力がＤ／Ａ変換器２５８へ与えられる。このＤ／Ａ変換 器は信号線２６５へ出力信号［ＤＪを与える。図示のように、Ｄ／Ａ変換器２５ ８の出力信号２６５はカウンタ２５６のいくりがの上位ビットのデジタル値ｔ− ｘす。このようにして、積分器の非常に長い時定数を得ることができる。

回路装置２５０Ｂは回路装置２５０ＡＫ類似する別の制御信号手段でおる。回路 装置２５０Ｂは排他的ＯＲゲート２１２と、Ｄ形フリップフロップ２７４と、ア ンプ／ダウンカウンタ２７６と、デジタル−アナログ変換器２１８とを含む。デ ジタル−アナログ変換器２７Ｂは信号線２８０に出力信号［ＹＪを有する。排他 的ＯＲゲート２７２が入力ＳＮと同相のディザ−基準信号Ｄｉに応答することを 除き、回路装置２５０Ｂは回路装置２ｓｏＡＩＣａ似する。後で詳しく脱明する ように、出力信号Ｙは位相制御バイアスでちる。

第３図は第１図の修正信号特徴づけ手段１３０の概略ブロック図である。図示の 全てのフリップフロップはＤ形であり、各フリップフロップは共通のクロック信 号によシクロツクされることに注意すべきである。第３図において、ディザ−基 準信号Ｒが比較器１０２へ与えられる。この比較器の出力端子はフリップフロッ プ３０４　、３０５へ与えられる。

比較器３０２は、それの正入力端子へ与えられた信号Ｒと、それの負入力端子へ 与えられたアナログ基準信号Ａとの信号比較に依存する出力を生ずる。フリップ プロップ３０４の出力は、信号Ｒが基準信号Ａより大きい時に、一連のＵＰ−Ｃ ＯＵＮＴすなわちクロックされた出力パルスを常に与える。

フリップフロップ３０４のＱ出力がアンプ／ダウンカウンタ３１０のアップ入力 端子へ与えられ、フリップフロップ３０６の否定Ｑ　（ＮＯＴ−Ｑ）出力がカク ンタウ／り３１０はＩ、５１９３ｔ７’ｊは５Ｎ７４１９３　ノような同期して 動作させられる４ビツトのアップ／ダクンカウンタとすることができる。カウン タ３１０のカウントのデジタル表現がデジタル−アナログ変換器３１５へ与えら れる。このデジタル−アナログ変換器は信号「Ａ」、すなわち、アナログ基準信 号として示されているアナログ出力を信号線３１７へ与える。Ｄ／Ａ　Ｒ換器３ １５はたとえばアナログ・デバイセズ（ＡｎａｌｏｇＤｅｖｉｃｅｓ　）によシ 製造されたＤＡＣ−０６変換器で構成できる。変換器３１５はＤ／Ａ変換器２５ ８の出力端子によ９８２図の信号線２６５へ与えられる信号を受ける基準入力端 子３１６を含む。後で詳しく説明するように、Ｄ／Ａ変換器３１５の基準入力は デジタル入力とアナログ出力電圧の関係を制御する。

カウンタ３１０の最下位ビットＣｏ　と最下位から１桁上の位のピントＣＩが信 号３１７　、３１９へそれぞれ与えられる。信号線３１７　、３１９は、フリッ プ７０ツブ３２１　、３２２　、３２３　、３２４と排他的ＯＲゲート３２６゜ ３２８　、３３０　、３３２と、ＮＡＮＤゲー）　３３４　、３３６と、インバ ータ３３８とを含むゲート回路３２０へ接続される。フリップフロップ３２１と ３２２　Ｆｉ、バッファとして機能する。入力Ｃｏ、Ｃ１の状態がフリップ７０ ツブ３２３　、３３４へそれぞれ送られる。排他的ＯＲゲート３２６　、３２８ はフリップフロップ３２３　、３２４のＤ信号とＱ信号をそれぞれ比較する。排 他的ＯＲゲート３３０はフリップフロップ３２３のＤ入力と排他的ＯＲゲート３ ２８の出力を比較する。排他的ＯＲゲート３３２はフリップフロップ３２３のＱ 出力と排他的ＯＲゲート３２８の出力を比較する。ＮＡＮＤゲート３２４は排他 的ＯＲゲート３３０と３２６の出力に対してＮＡＮＤ操作を行ない、ＮＡＮＤ　 ３２６は排他的ＯＲゲー）　３２６゜３３２の出力に対してＮＡＮＤ操作を行な う。ＮＡＮＤゲ−）　３３４の出力がインバータ３３８へ与えられる。そのイン バータは信号ｒＵＰＪにより示される出力信号線３４０を有する。ＮＡＮＤゲー ト３２６の出力は信号Ｄ？Ｊによシ示される信号線３４２を有する。

第３図に示されている修正信号特徴づけ手段１３０は、後で詳しく説明するよう に、胱出し信号中のディザ−信号成分にほぼ等しいディザ−基準信号Ｒと利得制 御信号に応答して修正信号を与えるように機能する。

ピッ）　Ｃｏ　＋　Ｃ１は、１１から００への移行を除き、１ずつ増加または減 少する２進数であると定めることができる。更に、２進数Ｃｏ、Ｃ，はカウンタ ３１０のアンプカウントで増加し、ＣＷディザ−回転に対応するものとして定め られる。

第４図には第１図に示されている読出し機＄１１の別の詳細が示されている。先 に述べたように、干渉しまの変化のカウントは回転角を示す。それらのカウント は、干渉パターンの強さに応答する光検出器を用いることによシ得ら几る。しか し、光検出器の測定ｊ直だけでは回転の向きの指示が得られない。

したがって、干渉しまパターン４００に応答する一対の光検出器４０１ａ　、　 ４０１ｂがブロック１２の外側に一般に用いられる。位相が直角でちる出力１号 が発生するように、それらの光検出器は干渉パターンに対して置かれる。それら の信号から向き全決定できる。更に、第４図に示すように、１カウントより高い 分解能を第４図に示すように得ることができる。

第４品において、１つの向きの回転に対していずれか一方の読出し光検出器を通 る干渉しまパターンの各４分の１に対して１個のパルスを発生する第１の読出し 信号ｒＰＪと、第２の向きの回転に対していずれか一方の読出し光検出器を通る 干渉しまパターンの各４分の１に対して１個のパルスを発生する第２の読出し信 号「Ｎ」とを発生するように、位相が互いに直角である続出し信号が処理される 。ここでは、ＰパルスはＣＷのセンサ回転に対して生じ、ＮパルスはＣＣＷ回転 に対して生ずる。

第４図を参照して、各光検出器４０１ａ　、　４０１ｂの出力が自乗回路４０２ ａ　、　４０２ｂへ与えられ、それによりそれらの自乗回路４０２ａ　、　４０ ２ｂは位相が互いに直角な読出し信号４０３　、４０４をそれぞれ生ずる。フリ ップフロップ４０６　、４０８へデジタル入力を与えるように、それらの信号４ ０３　、４０４は自乗される。フリップフロップ４０６　、４０８のＱ出力が排 他的ＯＲゲート４１０へ与えられる。その排他的ＯＲゲートの出力がフリップフ ロップ４１２のＤ入力端子へ与えられる。

フリップフロップ４０８のＱ出力が７リツプフロンプ４１４のＤ入力端子へ与え られる。

直角位相信号４０３　、４０４は排他的ＯＲゲート４１０によシ２ビット２進数 すなわち一対の信号に変換される。それらの信号はフリップフロップ４１２　、 ４１４のＤ入力端子へ与えられる。排他的ＯＲゲート４１６はフリップフロップ ４１２のＱ出力とＤ入力を比較し、排他的ＯＲゲート４１８はフリップフロップ ４１４のＱ出力とＤ入力を比較する。排他的ＯＲゲート４２０はフリップフロッ プ４１２のＤ入力とゲート４１８の出力を比較し、排他的ＯＲゲート４２２はフ リップフロップ４１２のＱ出力と排他的ＯＲゲート４１８の出力を比較する。Ｎ ＡＮＤ　４２４は排他的ＯＲゲート４２０と４１６の出力に対してＮＡＮＤ操作 を行ない、ＮＡＮＤ　４２４は排他的ＯＲゲート４１６と４２２の出力に対して ＮＡＮＤ操作を行なう。

第４図の真理値域に記されているように、時計回シ（ＣＷ）は、信号４０１が最 下位ビットでおると見なされ、信号４０２が最上位ビットと見なされ、それら一 対のビットの２進値が増大するとして識別される。

同様に、逆時計回５　（ＣＣＷ）の向きは２進僅の値が減少する時である。クロ ックパルスの時に７リツプフロツプ４１２　、４１４のＤ入力とＱ出力が同じで あるとすると、Ｐ信号の出力が高状態であシ、Ｎ信号の出力が低状態である。セ ンサがＣＷＯ向きに回転している時は、２進ビツト対が進み、各移行状態に対し て、高から低そして高へ行く出力パルスが信号線４３０へ与えられる。一方、Ｃ ＣＷの向きでは、低から高そして低へ行くパルスが、２進対の値が減少するにつ れて各移行状態に対して信号線４３２上に発生される。したがって、第４図の回 路は、第１の向きの回転を示し、かつＣＷの向きの慣性回転とディザ−回転に関 連するパルスを有する第１の読出し信号Ｐを与える読出し回路手段を構成去る。

同様に、この読出し回路手段は第２の向きの回転を示し、かつ第２の向きの慣性 回転とディザ−回転に関連するパルスを有する第２の読出し信号Ｎｔ−与える。

第４図に示されている読出し回路は、回転速度と回転角度を周知のやシ方で決定 するために、後で行なわれる信号処理のために２本の信号線ＰとＮを与える。し かし、所期の機能を得るために、過切な向き指示およびゲート操作ロジックによ って１本の信号線を使用できることを認めるべきでおる。また、Ｐ信号パルスと Ｎ信号パルスは相互に排他的であることも認めるべきである。

第５図には第１図に示されている信号組合わせ手段１００の詳細が示されている 。先に述べたデジタル技術すなわちパルス技術を用いるものとすると、後で説明 するように、信号組合わせ手段１００はほぼパルス減算器である。信号組合わせ 手段１００は４ビツト加算器５０１　、５０２と、４ピントランチ５０３と、４ ビツト比較器５０４と、カウンタ５０５と、排他的ＯＲゲート５１０　、５１１ 　、５１２　、５１３　、５１４と、フリップフロップ５２０　、５２１と、Ｎ ＡＮＤゲー）　５３０　、５３１　。

５３２と、インバータ５４０　、５４１　、５４２　、５４３と、ＡＮＤゲート ５５０とを含む。排他的ＯＲゲート５１０はＵＰ信号とＰ信号を比較して、出力 を加算器５０１のＡ１へ与える。排他的ＯＲゲート５１１は信号ＤＮとＮを比較 して、出力を加算器５０１の８１入力端子へ与える。ＡＮＤゲート５５０はＵＰ 信号とＮ信号に対してＡＮＤ操作を行ない、それの出力が加算器５０１のＡ２入 力端子へ与える。ナンドゲー）　５３０　ｆｉ　ＤＮ信号とＮ信号を入力として 受け、出力信号を加算器５０１の入力端子Ｂ２　、　Ｂ３　、　Ｂ４　へ与える 。加算器５０１の入力端子Ａ３　、　Ａ４は接地される。加算器５０１０Ｅ出力 が加算器５０２のＡ入力端子へそれぞれ与えられる。加算器５０２のＥ出力がク ロックされるラッテ５０３のＤ入力端子へ与えられる。ラッチ５０３のＱ出力が 加算器５０２のＢ入力として与えられる。加算器５０２１５０３の接続は、Ｂ信 号が加算器５０２の１クロツクサイクルだけ遅延させられたＥ信号であるような ものである。

ラッチ５０３の出力Ｑ１　、　Ｑ、２　、　Ｑ３が比較器５０４　の入力端子Ｐ １．Ｐ２．Ｐ３へ与えられる。４ビツトカウンタ５０５の出力が比較器５０４の 入力端子Ｑ１．Ｑ２゜Ｑ３　、　Ｑ４　へ与えられる。入力端子Ｑ１とＰｌは最 下位ピントである。排他的ＯＲゲート５１３が、カウンタ５０５のＱ４ビットと ラッチ５０３のＱ４出力とを比較する。排他的ＯＲゲート５１３の出力が排他的 ＯＲゲ−）　５１２の１つの入力として与えられる。排他的ＯＲゲート５１２の 残シの入力はラッテ５０３のＱ４出力である。排他的ＯＲゲート５１２の出力は 比較器５０４０入力端子Ｐ４へ与えられる。比較器５０４の出力は出力信号線５ ０５へ与えられる。排他的ＯＲゲート５１２のその出力は、Ｐ入力の２進値がＱ 入力の２進値よシ大きい時に常に高状態である。排他的ＯＲゲート５１４　Ｉｉ 信号線５０５を排他的ＯＲゲート５１３の出力と比較し、入力をアップ／ダウン カウンタ５０５へ卑見、インバータ５４０ヲ介してフリップフロップ５２０のＤ 入力端子へ与え、かつフリップフロップ５２１のＤ入力端子へ与える。

各フリップフロップ５２０　、５２１にＵＮＡＮＤゲート５３１　、５３２を介 してクリヤ信号が与えられる。各ＮＡＮＤゲー）　５３１　、５３２にはそれぞ れのフリップフロップのＱ出力と、インバータ５４１ｔ−通るクロック信号の出 力が与えられる。フリップフロップ５２０の否定Ｑ出力がインバータ５４２を通 され、信号Ｎに対応する、ディザ−信号成分をほとんど含まない、センサ信号Ｓ Ｎを与える。同様に、フリップフロップ５２１の否定Ｑ出力がインバータ５４３ ’を通され、信号Ｐに対応する、ディザ−信号成分をほとんど含まない、修正さ れた読出し信号Ｐｔ−与える。信号ＳＮは、第２図に示されているように、排他 的ＯＲゲート５５２へ与えられる。

ここで、第５図に示されている信号組合わせ手段の動作を説明する。信号ＰとＮ は、干渉パターンの動きにより発生されたパルスであるセンサ読出し信号でわる 。信号Ｐのパルスは、ＣＷの向きの慣性回転とディザ−回転によるＣＷ回転に対 応する。同様に、信号Ｎは、ＣＣＷＯ向きの慣性回転とディザ−回転によるＣＣ Ｗ回転に対応する。慣性回転が無い時は、修正信号ＵＰとＤＮは信号Ｐ、Ｈに等 しくさせることを意図する。信号組合わせ手段の機能は、修正信号ＤＮとＵＰに よ多発生された擬似ディザ−パルスを差し引き、読出し出力信号ＰとＮからそれ らの差し引くことである。

第６図に示されている真理値我社回路装置１００の所期の機能を示す。論理値Ｐ とＮ　Ｉｄ、　ｃｗ回転とＣＣＷ回転に対応するセンサパルスｔ−我す。第６区 に示されている表は、パルスが無い時は、信号Ｐ、Ｎ、ＤＮ。

ＵＰ　を常に零にする論理状態をとる。（これは上記の実際の回路図における場 合ではない。）更に、信号線ＰまたはＮにおける信号パルスは相互に排他的であ シ、また信号線ＤＮとＵＰでもそうであることを理解すべきである。第６図の真 理値表は、パルスＤＮが存在すると同時に信号パルスＰが存在するものとすると 、信号ｓｐが正味の２個のパルスを発生することを示す。このことは、Ｐ信号が ＣＷの向きで、ディザ−の向きが逆の向きであると同時に出力パルスを与える、 ことを考えると理解できる。

第７図は、第６図の真理値表に従って生じ得る出力カウントの５つの可能性に対 応する４ビツト２進数を定める。負Ｏ数は２の補数演算である。

第８図には加算器５０１の４ビツト出力に対する真理値表である。第８図におけ るＰ　、　Ｎ　、　ＵＰ　、　ＤＮに対する論理値は、第６図と比較して、図示 の論理に対応するように調整されている。たとえば、定常状態−無回転−条件１ ２、信号ＰとＤＮが高い状態で１）、信号ＮとＵＰが低い状態であるような条件 である。

第８図に示されている真理値表を分析すると、第６図に示されている真理値表と 比較して符号が逆になっていることがわかる。たとえば、ＰとＤＮの論理値では 加算器５０１が２の補数で−２を発生する結果となる。しかし、第５図に示され ている信号組合わせ手段１００は、加算器５０１の２の補数出力によシ、適切な 論理反転によってＳＰ信号線にパルスが２個生ずる結果となるようなものである 。

ここで、センサ信号ＳＮと５Ｐｔ−得るために、第５図に示されている回路の動 作を説明する。第８図の真理値表に従う加算器５０１の出力が第２の加算器５０ ２へ与えられるその第２の加算器５０２はランチ回路５０３の出力を加算す石。

ランチ５０３の出力はコンピュータ表現 Ｂ＝Ｂ十Ａ をほぼ形成する。したがって、ランチ５０３の出力に加算器５０１への入力によ シ指令される全てのカウントの連成表現を表す。比較器５０４へのＰ入力の値が 、カウンタ５０５がカウントアツプするか、カウントダウンするかを決定する。

たとえば、２進値ＰがＱよシ大きいとすると、カウンタ５０５はそれの出力がＱ に等しくなるまでカウントアンプする。そのカウンタをカウントアツプさせた信 号と同じ信号が、ＳＰ信号線にラッテ５２１全通されたパルスを持たせるために も用いられる。

ＰがＱに等しい時は、加算器５０１の出力が全て零であると仮定すると、カウン タ５０５の出力制御が、高い状態と低い状態の間でトグルする排他的ＯＲグー　 ）　５１４の状態により決定されるから、カウンタ５０５はアップおよびダウン にトグルされることに注意されたい。このトグル動作によシ信号線ＳＮとＳＰに パルスがクロック速度で交互に与えられる。Ｐが加算器５０１の出力の関数とし て増加または減少するまでそのトグル動作は継続される。このようにして、線Ｓ ＮまたはＳＰに交互に生じさせられたパルスは、加算器５０１への入力に従って 信号線の一方または他方へ迂回させられる。

次に、第１図〜第８図に示されている本発明の実施例の動作を説明する第９図は 、第２図の加算回路２０８の出力端子からのディザ−基準信号Ｒと、第４図に示 されているセンサ続出し信号Ｐ、Ｎと、第３図における修正信号ＵＰ　、　ＤＮ とのタイミング図を示す。

センサが零初期入力回転でおる状況について考えることにする。それらの状況に おいては、ディザ−基準信号Ｒにより表されるディザ−による回転のみを出力信 号ＰとＮは表す。図式では、ＣＷ回転はＲが上昇している時として定義され、Ｃ ＣＷ回転はＲが下降している時として定義される。修正信号Ｅが完全であるとす ると、信号線ＰとＵＰにおけるパルスの数は等しい。同様に、信号線ＮとＤＮに おけるパルスの数が等しい。それらの状況においては、信号線ＳＰ　、！：　Ｓ Ｎにおける出力パルスは第１０図の領域５８９に示されているものに類似する。

すなわち、各クロツクパルス（ＣＬＲ）に対して、出力パルスはＳＰとＳＮ上で 交番する。センサの回転電子装置（図示せず）が、センサ出力信号ＳＮの各パル スに対してカウントアンプし、センサ出力信号ＳＰの各パルスに対してカウント ダウンする。そうすると正味のパルスカウントは零であシ、これは慣性回転が無 いことを意味する。

あるＣＷｇ性回転がわる状況においては、第５図に示されている信号組合わせ手 段１００は第１０図の領域５９０に示されているものに類似する。すなわち、信 号線ＳＰ上のパルスの数は信号線ＳＮ上のパルスの数よシ＋２の値だけ多い。回 転を決定するセンサ信号プロセッサが正味の＋２のパルスを実現し、対応する回 転角変化を示す。

上の例は、ＳＮ信号パルスとＳＰ信号パルスをどのようにして用いて回転の大き さを決定するかを示すものである。以下の説明ハ、読出し信号ＰとＮからディザ −成分を除去するために十分であるように修正信号Ｅを維持するため、およびデ ィザ−信号成分をほとんど含んでいないセンサ信号ＳＮとＳＰを得るための閉ル ープ動作を述べるものである。簡単にいえば、（１）　ディザ−基準信号から得 られて、ディザ−の向きを表す信号Ｄｑによりセンサ出力信号ＳＮを復調するこ と；（ｉ）　復調された出力ｔ−秋分すること；　（Ｉｌ＋）　修正信号Ｆ、６ 決定するバイアス制御を、制御の平衝が達成されるまで調整すること、によシ得 られる。

最初に、第９図に示されている平衝中の状況について考える。８Ｎ信号線（第５ 図）が排他的ＯＲゲ−）　２５２へ与えられる。その排他的ＯＲゲート２５２は フリップフロップ２５４ｔ−含む同期復調器の一部を構成する。ＳＮ信号パルス が１個おきのクロックパルスごとに存在する状況においては、フリップフロップ ２５４のＱ出力の符号が各クロックサイクルごとに交番する。したがって、カウ ンタ２５６のアップ／ダウン入力制御が交番する。したがって、カウンタ２５６ の値と信号線２６５上の利得制御出力、信号り。

の値が固定されたｉまである。したがって、変換器３１５（第３図）のバイアス 制御は固定されたままであυ、修正信号ＵＰ　、　ＤＮは前のままである。この 状況においては、修正信号Ｅがセンサへのディザ−人力に真にロックされ、平衝 が達成される。

次に、慣性回転が無く、信号Ｅが入力信号よシｄ・さい状況について考えること にする。それらの状況においてＬ信号ＳＮとＳＰはもはや各クロックサイクルご とに交番することはない。それよりも、Ｄｑが低くて、ＣＣＷ回転に対応する時 にＳＮパルスの流れが存在し、Ｄｑが高い時（ＣＷ回転）パルスは存在しない。

それら両方の状況において、第２図の真理値表に示され【いるように、カウンタ ２５６はカウントアンプする。

カウンタ２５６が増すにつれて、利得制御出力信号りが増して変換器３１５のバ イアス制御を増大させる。

そうすると変換器３１５は一層高いアナログ電圧出力対デジタル入力比を持たせ られることになる。そうすると信号組合わせ手段１００が機能するから、Ｄｑが 低状態である間のＳＮパルスの数が減少し、Ｄｑが高い状態の間はＳＮパルスの 数が増大する。平衝が達成されるまでこの動作は続けられる。平衝が達成される と、カウンタ２５６はアップカウントとダウンカウントを交互に行なって平衝を 維持する。平衡状態においては、ＳＮパルスとＳＰハルスは妥当であシ、ディザ −成分は除去される。

最後に、ＣＷ慣性回転が存在し、ディザ−のために修正信号が信号線ＰとＮにお けるパルスの数に正しく一致するような状況について考えることにする。

それらの状況においては、慣性回転によるＳＰパルスの数がディザ−サイクルの 動きに対して非常に少ない。したがって、回転による正味の正パルスがディザ− サイクルの２つの手分、すなわち、ＣＷとｃｃｗとの向き、で起る。それらの状 況においては、第１図の排他的ＯＲゲート２５２によシ部分的に形成されている 同期復調器が、第２図の対応する真理値表に示されているように、入力Ｄｑの状 態の各変化に対してアップ／ダウンカウンタ２５６の制御を逆にする。

したがって、アップ／ダウンカウンタは信号Ｄｑ　で平均してトグルする。した がって、利得制御出力信号りはほぼ安定に保たれる。

゛　以上説明した本発明の装置によυ、どのようなディザ−信号成分もほとんど 含まないセンサ出力信号を与える負帰還制御装置が得られる。センナ出力信号中 の任意のディザ−信号成分の関数として修正信号が発生される。その修正信号は 通常の読出し信号から差し引かれて、ディザ−運動によるディザ−信号成分が除 去されたセンサ出力信号を与える。

ディザ−のために、ディザ−基準信号Ｒが信号線ＰとＮに実際に起るパルスの寄 与とは同相でないことがあることを理解すべきである。このことは第９図におい て固定された信号ＰとＮを維持しながら基準信号Ｒを左または右へ動かすことに 等しい。信号Ｒと実際に読出された出力信号値Ｐ、Ｎとの闇の位相差の影響を無 くすために、先に述べたように自動位相制御を装置に付加できる。これが第２図 にとくに示されている。回路装ｆｉ！１２５０Ｂが回路装置２５ＯＡが行なう同 期復調と積分に類似する同期復調と積分を行なう。しかし回路装置２５′ＯＢに おいては、排他的ＯＲゲート２７２が信号Ｓ１と信号Ｎｉ？比較する。信号Ｄ１ はディザ−基準信号Ｒとほぼ同相でおるから、出力カウンタ２７６の値μパルス ＳＮとＳＰ　の数の差を示す。変換器２７８の出力２８０が回路袈Ｒ２１０の乗 算器２１２のＹ入力端子へ与えられる。ン換器２８０の出力が増大または減少す るにつれて、パルスＳＮ　とＳＰの差が等しくなるまで信号凡の位相を進ませ、 または遅らせることができる。等しくなる条件は、信号Ｒが、信号ＮとＰに含ま れているディザ−信号成分と真に同相であることを示す。

したがって、第２図〜第１０図に示されている回路実施例は、修正信号Ｅの決定 のための自動利得制御と自動位相制御の両方を示すものである。それから、信号 Ｅｆ：読出し信号ＮとＰから差し引いて修正された読出し信号ＳＮとＳＰを与え ることができる。

それらの修正された信号を次に処理してセンブリ回転角度と回転速度との情報を 得ることができる。

以上、リングレーザ角速度センサに関連して本発明の詳細な説明したが、一対の 互いに逆向きに伝わる波を有する閉ループ路を有する任意のそのようなセンサに この装置を使用できることを理解すべ惠である。本発明のディザ−除去器は、通 常のセンサ読出し信号中のディザ−信号成分に大きさと位相が直接関連する修正 信号を発生するという原理を別々に、または組合わせて通用するように、修正さ れた読出し信号に応答して動作する。

本発明をそれの好適な実施例に関連して説明したが、下記の請求の範囲において 定められている本発明の要旨に含まれる他の実施例も存在できることを理解すべ きである。とくに、種々の機能を実行するために組合わせることができる広い範 囲のアナログ回路とデジタル回路が存在する。更に、第２図〜第１０図に示され ている装置はマイクロプロセッサまたはマイクロコンピュータ等によシ少なくと も部分的に組合わせることができる。

好適な実施例の閉ループ修正技術は、クロック信号に同期された２本のセンサ出 力信号線ＳＮ　、　ＳＰを用いるから、信号線ＳＰとＳＮの両方ではなくて、い ずれかにある各クロツクパルスに対してパルスが存在する。したがって、正味の パルスカウントは：５Ｐ−８Ｎ＝’回転角度 である。しかし、先に示したように、１本の信号線と１つの向きも、本発明の要 旨を逸脱することなしに使用できる。

信号ＰとＮは非同期であるが、信号ＳＮとｓｐはクロック信号に同期されている ことを認めるべきである。したがって、本発明の閉ルーズディザー成分除去器技 術を、ディザ−成分を除去した新しい非同期出力信号を得ることができる非同期 を用いて実行できる。

Ｆｔ’ｇ、　／ Ｆｔ’ｇ、　３ ｉｏｎか：ｒ２７ Ｆｉｇ、　７ Ｆｉｇ、　５ ブｚ夛−Ｐ／’／’　聞■皿　１曲冊冊冊皿　１１１冊１１１１Ｒ号　−”　ｐ Ｎ１１１１１１１１１１皿皿聞　１１皿１１ｌｌｌｌｌｌｌｌｌＩ冊国際調査報 告 ＡＮＮＥＸ　Ｔｏ　Ｔ）！Ｅ　ＩｈＪＴＥＲＩＪＡＴＩＣＮＡＬ　５ＥＡＲＣＨ ＲＥＰＯＲＴ　ＯＮ

Claims (4)

【特許請求の範囲】
1. １．デイザーさせられる角速度センサであつて、センサの回転に関連する周波数 をおのおの有し、閉ループ路に沿つて互いに逆向きに伝わる波を発生する手段と 、 少なくとも１つの前記波の周波数をデイザーする手段と、 前記センサに結合され、位相と大きさが前記デイザーに関連するような第１のデ イザー基準信号を発生する手段と、 位相制御信号を受ける手段を有し、前記第１のデイザー基準信号に対して移相さ れた第２のデイザー基準信号を、前記位相制御信号に応答して発生する第１の信 号手段と、 前記波に応答して、前記センサの回転を示し、かつ前記デイザーによる信号成分 を育む少なくとも１つの読出し信号を発生する読出し手段と、前記読出し信号を 前記少なくとも１つの修正信号に組合わせて、前記読出し信号と前記修正信号の 差を特徴とする少なくとも１つのセンサ出力信号を発生する第２の信号手段と、 前記センサ出力信号と前記第２デイザー基準信号とに作用して、前記読出し信号 中の任意のデイザー信号成分にほぼ等しい前記修正信号を発生する手段と、 前記センサ出力信号と前記第２のデイザー基準信号とに作用して、前記センサ出 力信号中の任意のデイザー信号成分を最小へ向つて駆動する前記位相制御信号を 発生する第３の手段とを備えるデイザーさせられる角速度センサ。
2. ２．請求の範囲第１項記載のセンサであつて、前記修正信号手段は、 前記センサ出力信号を第２のデイザー基準信号の関数として復調し、前記デイザ ーによる前記センサ出力信号中の信号成分に応答して制御信号を発生する制御信 号手段と、 前記制御信号に応答して前記修正信号と前記デイザー基準信号の間の関係を調整 するための手段を有し、前記第２のデイザー基準信号を受け、そのデイザー基準 信号の関数として前記修正信号を発生する特徴づけ信号手段と を含むセンサ。
3. ３．請求の範囲第２項記載の装置であつて、前記第３の信号手段は、 前記センサ出力信号を前記デイザー基準信号の位相に従つて復調し、前記センサ 出力信号中の前記デイザー信号成分を示す第２の復調器出力信号を発生する同期 復調器手段と、 前記第２の復調器出力信号を積分し、それの積分を表す前記制御信号を与える手 段とを備える装置。
4. ４．請求の範囲第２項記載の装置であつて、前記第１の制御信号手段は、 前記センサ出力信号を前記第２のデイザー基準信号の関数として復調し、前記セ ンサ出力信号中の前記デイザー信号成分を示す第１の復調器出力信号を発生する 同期復調器手段と、前記第１の復調器出力信号を積分し、それの積分を表す前記 制御信号を与える手段とを含み、前記第３の信号手段は、 前記センサ出力信号を前記デイザー基準信号の位相に従つて復調し、前記センサ 出力信号中の前記デイザー信号成分を示す第２の復調器出力信号を発生する同期 復調器手段と、 前記第２の復調器出力信号を積分し、それの積分を表す前記制御信号を与える手 段とを備える装置。