JPS6250903A - プログラマブルシ−ケンスコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は特に＠号の入出力状態を表示する表示機能ヲ有
するプログラマブルシーケンスコントローラ（以下単に
ｐｃｓと称す）に関するものであるＯ 〔発明の背景〕 ユーザープログラムの誤りの有無を調べたシ、誤動作の
原因を調べたシするのに、信号の入出力状態を表示する
表示機能を備えたｐｃｓか多用されてお）、多くの特許
出願も成されている。

特開昭５８−１３２８０９号、特開昭５８−９４０１１
号、特開昭５８−７８２０７号公報参照Ｃ さて従来提案された表示機能を有するＦｏｅの多くは、
信号入力端子や信号出力端子を有する、いわゆる入出カ
モジュールのケースに、表示灯が一体に取シつけてあっ
た。このため入出カモジュールから離れた位置で表示機
能を働かせたいという要求に対して、これに応じること
ができなかったＣ また、表示灯の数は多くの場合信号入出力点数と同数の
ものが用意されている。一般に１つの入出力モジュール
の入出力点数ｕ　目Ｘｎ　　（ｎＨ正の整数）であるか
ら、その数は相当に多くなる。

従ってこの表示灯の設置位置が問題になる。

〔発明の目的〕

本発明はこのような点に鑑み成されたものであって、そ
の主な目的とするところは入・出力モジュールから離れ
た位置で表示機能を働かせることができるＰＣ日を提供
することにある。

本発明の他の目的は、入・出力モジュールの端子が並ん
でいる部分の前面寸法を従来のものよりも小さくするこ
とができる’ｐｃｓを提供することにある。

本発明の他の目的及びこれに伴なう効果は、以下の説明
から容易に理解できるであろう。

〔発明の概要〕

すなわち本発明では複数の信号入力端子と、複数の信号
出力端子と、ユーザープログラム記憶手段と、システム
プログラムｍ１ｆｆｌ意手段と、このシステム記憶手段
に記憶してあるシステムプログラムの管轄のもとにユー
ザープログラム記憶手段に記憶してあるユーザープログ
ラムに基いて、信号入力端子の入力を変数として演算し
、この演算結果に応じた信号を、信号出力端子に出力す
る演算手段と、信号入力端子及び信号出力端子の入出力
信号状態を表示する複数の表示灯とを有するものに於い
て、表示灯と演算手段とをシリアル伝送路を介して接続
する。

シリアル伝送路と演算手段との間には、演算手段の出力
のパラレル信号をシリアル信号に変換するパラレル・シ
リアル変換手段を設け、シリアル伝送路と表示灯との間
にはシリアル信号をパラレル信号に変換するシリアル・
パラレル変換手段を設ける。

前にも述べたように１つの入出カモジュールの入出力点
数は相当に多い。従って演算手段と表示灯とをパラレル
伝送路を介して接続したのでは、伝送線の本数が相当に
多くなって望１しくない。

特に入出カモジュールと伝送路とをコネクタを用いて接
続する場合には、コネクタの寸法を極力小さくしなけれ
ばならない。この点からもシリアル伝送路を用いる大き
なメリットが生じる。

表示灯とシリアル嚇パラレル変換手段とを一体に構成し
、これを信号入力端子や信号出力端子を有するケースに
対して、信号入出力端子を棟って、取りつけ取り外し可
能な手段で取９つけるようにすれば、入出カモジュール
の端子が並んでいる部分の前面寸法を、従来のものよシ
も小さくすることができる。

〔発明の実施例〕

以下図に示す本発明の実施例について説明する０第２図
はモジュールタイプＰ（３８の一形体を示す全体図であ
る。このコントローラは１で示す電源ユニットと、２で
示す中央演算処理ユニットと。

３ａ、３ｂ・・・・・・で示す入力モジュールと、４ａ
。

４ｂ・・・・・で示す出力モジュールとで構成してある
。

電源ユニット１は商用電力を受け、これを中央演算処理
ユニット２や入力・出力モジュール３ａ。

３ｂ・・・・・・・４ａ、４ｂ・・・・・・が必要とす
る電圧レベルに変換したり、整流したシーあるいは舶用
電源カ停電しているときにユーザープログラム記憶手段
２ｂｉ＋？：曹き込んであるユーザープログラムを保持
するためのバックアップ電力を供給するように構構成し
てある。中央演算処理ユニット２と入力・出力モジュー
ル３ａ、３ｂ・・・・・・・４ａ、４ｂ・・・・・・は
パラレルエ１０バス５に並列に接続してある。゛なお第
１図には夫々人力モジュール、出力モジュールを１つづ
つ、つｌ＃）３ａと４ａだけがパラレルエ１０バス５に
接続した状態が示してあり、他のモジュール３ｂ、３ｃ
・・・・・・＊４ｂ、４ｃ・・・・・・は図示を省略し
てある。

中央演算処理ユニット２Ｈ演算手段２ａと、ユーザープ
ログラム記憶手段２ｂと、システムプログラム記憶手段
２Ｃとを有している。

ユーザープログラム記憶手段２ｂの中にはユーザが書き
込んだシーケンスプログラムが書キ込んであ）、システ
ムプログラム記憶手段２ｃの中には、このコントローラ
をシーケンスプログラム通シに動かすために必要なシス
テムプログラムが曹き込んである。

演算手段２ａはユーザープログラムに基いて、信号入力
端子Ｔｉ、、Ｔｉ、・・・・・・Ｔｉ！１ｍの入力や、
場合によっては信号出力端子Ｔ　Ｏ１＠　　Ｔ　０２・
・・・・・ＴＯ３，の出力を変数として演算しこの演算
結果に応じた信号を所定の信号出力端子Ｔ　ｏ　、　’
、　Ｔ　ｏ　。

・・・・・・Ｔ０３．に出力するようにする〇第３図は
入力モジュール３ａ、３に＋・・・・・・の１つの外観
図である。これ等は傍に夫々ｉ、、ｉ、。

・・・・・・ｉ　３２　＠　ｃＩ〜ｃ４で示す端子記号
を付した合計３６の端子Ｔ１．〜Ｔ１，６を有している
０このうちＴ１３３は入力端子Ｔｉ、〜Ｔｉ、のコモン
端子として働き、同様にＴ１，４はＴｉ、〜Ｔ１，６の
、Ｔｉ。はＴ１１．〜Ｔ１，４の、そしてＴ１，６はＴ
１□〜Ｔ１３２のコモン端子として働くように構成して
ある。

さて第１図には一部だけしか示してないがＴＩＩ〜Ｔ１
８！で示す夫々の端子とコモン端子Ｔｉ３．〜Ｔ　ｉ　
ｓｓ間にはブロック３０１内に示すように整流回路が接
続してｓｂ整流回路の出力側にはブロック３０２内に示
すようにホトアイソレータＬ１１〜Ｌ　ｉ　ｓ６が接続
して６％このホトアイソレータは入力端子１．〜１３−
モン端子１３３〜１．６間とパラレルエ１０バス５間と
を電気的に絶縁して、信号を伝達する働きをする。

各ホトアイソレータの出力はバッファー回路３０３でＴ
ＴＬに変換されゲート３０４．パラレルエ１０パス５を
介して演算手段２ａに入力されるようになっている。

さて、夫々の入力モジュール３ａ、３ｂ・・・・・・は
第２図に示すように入力端子１．〜１０．及びコモン端
子Ｃ８〜ｃ４と同数の表示灯Ｌ１．〜ＩＪｉ１６を有し
ている。コモン端子Ｃ３〜Ｃ４に対応する表示灯Ｌ１．
〜Ｌ１，６は省略できるが、これがあればコモン端子に
入る信号状態を観察できるので。

便利な場合がある０表示灯の傍には一部を拡大して示す
ようにやは多端子記号１．′〜１□′Ｃ１′〜Ｃ４′が
表示してあるＣ夫々の入力モジュール３ａ。

３ｂは整流回路ブロック３０１．ホトアイソレータ３０
２．バッファー回路３０３．ケート３０４及びパラレル
・シリアル変俣手段３０５としてのシフトレジスタを組
み込んだケース３０６に対して表示灯Ｌ１．〜Ｌ１１６
を取りつけたパネル３０７が別体に構成してある。そし
て−このパネル３０７け入力端子Ｌｉ、〜Ｌ１８．の表
面を覆うように取りつけ取り外し可能な取付手段によっ
て取りつけである。

第４図はその一形体を示しておシ、ここに示す実施例で
は取付手段はケース３０６の前面四隅に設は念ねじ孔３
０８〜３１１と、これ等のねじ孔に対向するようにパネ
ル３０７に設けた透孔３１２〜３１５と、これ等の透孔
３１２〜３１５を通し、ねじ孔３０８〜３１１にねじ込
むねじ３１６〜３１９とで構成してある。

第５図は取付手段の異なる例でおって、この例ではケー
ス３０６の前面上下に水平方向にチャンネル３２０，３
２１が固定してある。このチャンネル３２０，３２１は
夫々開口部両辺をケース３０６前面に固定して設けであ
る。

一方ハネル３０７には、このチャンネル３２０゜３２１
の中に側部から入）込む突起３２２，３２３が設けであ
る。

第６図は出力モジュール４ａ、４ｂ・・・・・・の１つ
のパネルを取り外し、て示す外観図である。これも入力
モジュールと同じように傍に夫々Ｏ８〜○、。

Ｃｏ、−−Ｃｏ４で示す端子記号を付した合計３６の端
子Ｔｏ、−Ｔｏ３６を有している。　このうちＴｏ３．
ｉ出力端子Ｔｏ、〜Ｔｏ６のコモン端子として働き、同
様にＴｏ３４ＦｉＴｏ、〜Ｔｏ、６の（Ｔｏ８．はＴＯ
＋？〜ＴＯ１１４の、そしてＴｏ８６　はＴｏ２．〜Ｔ
０３．のコモン端子として働くように構成してある。

第１図には１部だけＬＪ−示してないがＴｏ　、〜Ｔｏ
、、で示す夫々の出力端子とコモン端子Ｔｏ。

〜Ｔｏ、間には演算手段２ａからパラレルエ１０バス５
．ゲート４０１．ラッチ回路４０２．バッファー回路４
０３．絶縁回路４０４．出力回路４０５を通して信号が
出力されるように構成してある。絶縁回路４０４内には
３６個のホトアイソレータが設けてあ損失々のホトアイ
ソレータの出力に依って、出力ブロック４０５内のトラ
イアックのゲートが制御され＋　　Ｔｏ、−Ｔｏ８６に
信号を出力する。

夫々の出力モジュール４ａ、４ｂ・・・・・・も第２図
に示すように出力端子Ｔ　Ｏｌ−Ｔ　０１２　＊及びコ
モン端子Ｔ’ｏｓｓ〜Ｔｏ、６と同数の表示灯Ｌｏ、〜
Ｌ０３６を有している。コモン端子ＴＯ８゜〜ＴＯ９６
に対応する表示灯Ｌ１８．〜Ｌ１，６は省略できる力（
これがあればコモン端子の信号状態が観察できるので便
利な場合がある。

夫々の出力モジュール４ａ、４ｂはゲー）４０１゜ラッ
チ回路４０２．バッファー回路４０３．絶縁回路４０４
．出力回路４０５及びパラレル・シリアル変換手段４０
６としてのシフトレジスタを組み込んだケース４０７に
対して表示灯ＬＯ，〜ＬＯ３，を取りつけたパネル４０
８が別体に構成してある。そしてこのパネル４０８は出
力端子ＬＯ１〜ＬＯ１６の表面を覆うよう釦、取りつけ
取り外し可能な取付手段によって取シつけである。

取付手段は入力モジュール３ａ、３ｂ・・・・・・のと
ころで説明したものと同じ構成にすることができるので
説明を省略する。

さて、この実施例でも分るように入力モジュール３ａ、
３’ｂ・・・・・・の入力点数、出力モジュール４ａ、
４ｂのｄ力点数は夫々３２と多く、近年この点数は更に
多くなる頭囲にある。

そこで本発明では、ケース３０６とパネル３０７間、ケ
ース４０７とパネル４０８間とをシリアル伝送路３５０
，４５０を介して接続する。この結果ｉ（ツ７アー回路
３０３の出力はパラレル信号であるから、これをパラレ
ル−シリアル変換手段３０５でシリアル信号に変換し、
パネル３０７で受けたシリアル４ｍ号を、パネル３０７
上に設けたシフトレジスタ３５１とラッチ回路３５２と
で構成したシリアル・パラレル変換手段３５９でパラレ
ル信号に変換し、その信号をバッファー回路３５３を通
して、表示灯Ｌｉ、−Ｌｉ、６に与えるようにする。

またラッチ回路４Ｑ２の出力はパラレル信号であるから
、これをパラレル・シリアル変換手段４０６でシリアル
信号に変換し、パネル４０８で受けたシリアル信号をパ
ネル４０８上に設けたシフトレジスタ４５１とラッテ回
路４５２とで構成したシリアル・パラレル変換手段４５
９でパラレル信号に変換しその信号をバッファー回路４
５３全通して表示灯ＬＯ，〜Ｉ’Ｏ！６に与えるようｋ
するＯ なお演算手段２ａ、　　シフトレジスタ３５１゜４５１
、及びパラレルシリアル変換手段３０５゜４０６は共通
のクロック信号Ｏｓを受けて同期しながら動作するよう
に構成してあり、ラッチ回路３５２と４５２Ｆｉ夫々パ
ネル３０７，４０８上に設けた分周回路３６０，４６０
の出力に依って制御されるようになってお夛、これ勢の
分周回路３６０．４６０はクロック信号Ｏｓに同期した
信号を出力するように構成してある。

以上のように構成することによシ、ケース３０６とパネ
ル３０７、ケース４０７とパネル４０８との接続はシリ
アル伝送線３５０，４５０及びクロック信号Ｃ８を伝達
するだけのわずかな数の信号線で接続することができる
。しかもこれは入・出力モジュールの入出力点数が増加
しても、同じ数の信号線で信号を伝達することができる
。

第３図、第４図に示す実施例は、ケース３０６にジャッ
ク３２０を設け、パネル３０７の背面にプラグ３２１を
設け、ねじ３１６〜３１９を締めつけると、ジャック３
２０とプラグ３２１が接続さ九ケース３０６上からパネ
ル３０７上にシフトレジスタ３０５の出力とクロック信
号Ｃ８が伝達されるように構成してある。また第５図に
示す実施例は一端にプラグ３４０、他端にジャック３４
１を有する可撓線３４２を設け、プラグ３４０をケース
の前面に設けたジャック３４３に、そしてジャック３４
１をパネル３０７の背面に設けたプラグ３４４に挿し込
むことによって、パラレル・シリアル変換手段３０５の
出力をシフトレジスｊ３５１へそしてクロック信号Ｃｅ
を分周回路３６０とシフトレジスタ３５１へ伝達するよ
うにした。

従ってこれによれば表示灯をケース３０６や４０７から
離れた位置に設置してある制御盤の中に設置することも
容易であるし、操作卓上に設けることも容易である。

〔発明の効果〕

本発明によれば以上の説明から明らかなように演算手段
と表示灯とをシリアル伝送路で接続し、シリアル伝送路
と演算手段との間には演算手段の出力のパラレル信号を
シリアル信号に変換するパラレルシリアル変換手段を、
そしてシリアル伝送路と表示灯との間にはシリアル信号
をパラレル信号に変換するシリアル・パラレル変換手段
を設けたので、入出カモジュールから離れた位置で表示
機能を働かせることができる。また端子が並んでいる部
分の前面寸法を小さくすることができる。

また表示灯を端子前面を扱うように取シつければ、安全
対策にもなる。

【図面の簡単な説明】

図は本発明プログラマブルシーケンスコントローラの実
施例を示しておシ、第１図はそのブロック図、第２図は
正面図、第３図は入力モジュールの表示灯をつけたパネ
ルを、外して示す正面図、第４図はケースとパネルとの
取付構成を示す斜視図、第５図はケースとパネルとの異
なる取付構成を示す斜視図、第６図は出力モジュールの
表示灯をつけたパネルを、外して示す正面図である。 Ｔｉ、　〜Ｔｉ、、は信号入力端子、Ｔｏ、−！ｒｏｓ
！は信号出力端子、２ａけ演算手段、２ｂはユーザープ
ログラム記憶手段、２Ｃはシステムプログラム記憶手段
、Ｌｉ、　〜Ｌｉ３１、Ｌｏ、　〜Ｌｏ、は表示灯、３
５０，４５０はシリアル伝送路、３０５゜４０６はパラ
レルシリアル変換手段、３５９，４５９はシリアルパラ
レル変換手段、３０８〜３２３は取付手段を構成する構
成部分である０ １．八 代理人　　弁理士　小　　川　　勝　　男　ニー“、１
第３　凹 阜　６　図

Claims (1)

1. 【特許請求の範囲】 １、複数の信号入力端子と、ユーザープログラム記憶手
   段と、システムプログラム記憶手段と、該システムプロ
   グラム記憶手段に記憶してあるシステムプログラムの管
   轄のもとに前記ユーザープログラム記憶手段に記憶して
   あるユーザープログラムに基いて、前記信号入力端子の
   入力を変数として演算し、この演算結果に応じた信号を
   前記信号出力端子に出力する演算手段と、前記信号入力
   端子及び前記信号出力端子の入出力信号状態を表示する
   複数の表示灯とを有するものに於いて、前記表示灯と前
   記演算手段とはシリアル伝送路を介して接続してあり、
   且つこのシリアル伝送路と前記演算手段との間には、前
   記演算手段の出力のパラレル信号をシリアル信号に変換
   するパラレル・シリアル変換手段が設けてあり、前記シ
   リアル伝送路と前記表示灯との間にはシリアル信号をパ
   ラレル信号に変換するシリアル・パラレル変換手段が設
   けてあることを特徴とするプログラマブルシーケンスコ
   ントローラ。 ２、前記シリアル伝送路は可撓電線で構成してあり、前
   記表示灯と前記シリアル・パラレル変換手段とは一体に
   構成してあり、且つ前記信号入力端子あるいは前記信号
   出力端子からの距離を変えることができるように構成し
   てあることを特徴とする特許請求の範囲第１項記載のプ
   ログラマブルシーケンスコントローラ。 ３、複数の信号入力端子と、複数の信号出力端子と、ユ
   ーザープログラム記憶手段と、システムプログラム記憶
   手段と、該システムプログラム記憶手段に記憶してある
   システムプログラムの管轄のもとに前記ユーザープログ
   ラム記憶手段に記憶してあるユーザープログラムに基い
   て、前記信号入力端子の入力を変数として演算し、この
   演算結果に応じた信号を前記信号出力端子に出力する演
   算手段と、前記信号入力端子及び前記信号出力端子の入
   出力信号状態を表示する複数の表示灯とを有するものに
   於いて、前記表示灯と前記演算手段とはシリアル伝送路
   を介して接続してあり、且つこのシリアル伝送路と前記
   演算手段との間には前記演算手段の出力のパラレル信号
   をシリアル信号に変換するパラレル・シリアル変換手段
   が設けてあり、前記シリアル伝送路と前記表示灯との間
   にはシリアル信号をパラレル信号に変換するシリアル・
   パラレル変換手段が設けてあり、更に前記表示灯と前記
   シリアル・パラレル変換手段とは一体に構成してあり、
   前記信号入力端子や前記信号出力端子を有するケースに
   対して前記信号入力端子や前記信号出力端子を覆つて、
   取りつけ取り外し可能な取付手段で取りつけてあること
   を特徴とするプログラマブルシーケンスコントローラ。