JPS6251075B2 - - Google Patents
Info
- Publication number
- JPS6251075B2 JPS6251075B2 JP55027572A JP2757280A JPS6251075B2 JP S6251075 B2 JPS6251075 B2 JP S6251075B2 JP 55027572 A JP55027572 A JP 55027572A JP 2757280 A JP2757280 A JP 2757280A JP S6251075 B2 JPS6251075 B2 JP S6251075B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- thyristor
- valve
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/06—Circuits specially adapted for rendering non-conductive gas discharge tubes or equivalent semiconductor devices, e.g. thyratrons, thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Description
【発明の詳細な説明】
本発明はサイリスタ変換装置、特に高電圧形サ
イリスタ変換装置のゲート停止方式に関する。
イリスタ変換装置のゲート停止方式に関する。
直流送電に使用される高電圧サイリスタ変換装
置は、大容量送電に伴なつてカスケード接続され
て用いられることが多い。第１図に一般的な２群
カスケード接続されたサイリスタ変換装置の例を
示す。
置は、大容量送電に伴なつてカスケード接続され
て用いられることが多い。第１図に一般的な２群
カスケード接続されたサイリスタ変換装置の例を
示す。
第１図において、サイリスタ変換装置はＡ、Ｂ
の２つの群から構成されている。図中、符号１〜
４は複数個の直列接続されたサイリスタで構成さ
れるサイリスタバルブ（以下単にバルブという）
Ｕ〜Ｚがブリツジ接続されたサイリスタ変換装置
をそれぞれ示している。符号５〜８は各サイリス
タ変換装置１〜４の各直流出力端側に亘つて接続
されたバイパススイツチを示している。このバイ
パススイツチ５〜８は、送電容量の変更等に伴つ
てＡ、Ｂ群のうちいずれか一方の群を停止する場
合等に用いられる。例えば、Ａ、Ｂの両群の運転
中にＡ群を停止させて送電容量を半分にする場
合、バイパススイツチ５，７を投入してＡ群のサ
イリスタ変換装置１，３の直流出力端間を短絡
し、サイリスタ変換装置１，３をバイパス運転と
する。又、バイパススイツチ５〜７は各群のサイ
リスタ変換装置が故障停止した場合等にも用いら
れる。符号９，１０は直流リアクトルである。
の２つの群から構成されている。図中、符号１〜
４は複数個の直列接続されたサイリスタで構成さ
れるサイリスタバルブ（以下単にバルブという）
Ｕ〜Ｚがブリツジ接続されたサイリスタ変換装置
をそれぞれ示している。符号５〜８は各サイリス
タ変換装置１〜４の各直流出力端側に亘つて接続
されたバイパススイツチを示している。このバイ
パススイツチ５〜８は、送電容量の変更等に伴つ
てＡ、Ｂ群のうちいずれか一方の群を停止する場
合等に用いられる。例えば、Ａ、Ｂの両群の運転
中にＡ群を停止させて送電容量を半分にする場
合、バイパススイツチ５，７を投入してＡ群のサ
イリスタ変換装置１，３の直流出力端間を短絡
し、サイリスタ変換装置１，３をバイパス運転と
する。又、バイパススイツチ５〜７は各群のサイ
リスタ変換装置が故障停止した場合等にも用いら
れる。符号９，１０は直流リアクトルである。
第２図はサイリスタ変換装置の点弧制御を行う
ためのゲート制御回路のブロツク図である。第３
図は各信号のタイムチヤートを示す。なお、第２
図はＵ〜Ｚ相のうち、Ｕ相についてのみの回路を
示しており、他相については全く同様の構成なの
で説明を簡単にするため省略する。
ためのゲート制御回路のブロツク図である。第３
図は各信号のタイムチヤートを示す。なお、第２
図はＵ〜Ｚ相のうち、Ｕ相についてのみの回路を
示しており、他相については全く同様の構成なの
で説明を簡単にするため省略する。
第２図において、符号１１はフリツプフロツプ
回路を示している。フリツプフロツプ回路１１の
入力は、セツト信号としてＵ相のサイリスタバル
ブの導通期間の開始を決定する開始信号ＵONが入
力される。リセツト信号としてはＵ相サイリスタ
バルブの導通期間の終了を決定する終了信号ＵOF
Ｆと、サイリスタバルブの停止に用いられるゲー
トブロツク信号GBとがOR回路２３を介して入力
される。フリツプフロツプ回路１１は導通期間信
号ａを出力する。この導通期間信号ａには通常運
転中の120゜期間や、サイリスタ変換装置１〜４
の起動、停止時におけるバイパスペア期間が含ま
れている。
回路を示している。フリツプフロツプ回路１１の
入力は、セツト信号としてＵ相のサイリスタバル
ブの導通期間の開始を決定する開始信号ＵONが入
力される。リセツト信号としてはＵ相サイリスタ
バルブの導通期間の終了を決定する終了信号ＵOF
Ｆと、サイリスタバルブの停止に用いられるゲー
トブロツク信号GBとがOR回路２３を介して入力
される。フリツプフロツプ回路１１は導通期間信
号ａを出力する。この導通期間信号ａには通常運
転中の120゜期間や、サイリスタ変換装置１〜４
の起動、停止時におけるバイパスペア期間が含ま
れている。
符号１３はＵ相バルブ１２に印加される電圧を
検出するためのバルブ電圧検出回路を示してい
る。このバルブ電圧検出回路１３は、バルブ１２
に順電圧が加わる場合に順電圧信号FVを出力
し、逆電圧が加わつた場合に逆電圧信号RVを出
力する。これら順、逆電圧信号FV，RVはゲート
制御回路に送られる。ここに、順電圧信号FVは
バルブの順方向電圧降下の総和に対応して
“Low”レベルであり、逆電圧信号RVは
“High”レベルとして送られる。
検出するためのバルブ電圧検出回路を示してい
る。このバルブ電圧検出回路１３は、バルブ１２
に順電圧が加わる場合に順電圧信号FVを出力
し、逆電圧が加わつた場合に逆電圧信号RVを出
力する。これら順、逆電圧信号FV，RVはゲート
制御回路に送られる。ここに、順電圧信号FVは
バルブの順方向電圧降下の総和に対応して
“Low”レベルであり、逆電圧信号RVは
“High”レベルとして送られる。
符号１４はフリツプフロツプ回路を示してい
る。このフリツプフロツプ回路にはセツト入力と
してフリツプフロツプ回路１１から出力される導
通期間信号ａが入力される。ところで、導通期間
信号ａの終了後の逆電圧期間δはサイリスタの余
裕角δ０以上なけば転流失敗する恐れがある。従
つて、逆電圧期間δが余裕角δ０より小さい場合
は、導通期間を継続させてゲートパルスを出し、
再点弧しなければならない。そこで、導通期間信
号ａの終了後の逆電圧を検出するアンド回路１５
が設けられており、その出力は余裕角期間判別回
路１６に入力される。この余裕角期間判別回路１
６は逆電圧期間δがδ０以上（δ＞δ０）のとき
信号ｃを出力し、フリツプフロツプ回路１４の出
力信号ｄをリセツトする。逆電圧期間δがδ０以
下（δ＜δ０）の場合は信号ｃは出力されず、フ
リツプフロツプ回路１４はリセツトされず、した
がつてフリツプフロツプ回路１４の出力信号ｄは
継続する。
る。このフリツプフロツプ回路にはセツト入力と
してフリツプフロツプ回路１１から出力される導
通期間信号ａが入力される。ところで、導通期間
信号ａの終了後の逆電圧期間δはサイリスタの余
裕角δ０以上なけば転流失敗する恐れがある。従
つて、逆電圧期間δが余裕角δ０より小さい場合
は、導通期間を継続させてゲートパルスを出し、
再点弧しなければならない。そこで、導通期間信
号ａの終了後の逆電圧を検出するアンド回路１５
が設けられており、その出力は余裕角期間判別回
路１６に入力される。この余裕角期間判別回路１
６は逆電圧期間δがδ０以上（δ＞δ０）のとき
信号ｃを出力し、フリツプフロツプ回路１４の出
力信号ｄをリセツトする。逆電圧期間δがδ０以
下（δ＜δ０）の場合は信号ｃは出力されず、フ
リツプフロツプ回路１４はリセツトされず、した
がつてフリツプフロツプ回路１４の出力信号ｄは
継続する。
符号１７はアンド回路を示している。このアン
ド回路１７はフリツプフロツプ回路１４の出力信
号ｄとバルブ電圧検出回路１３の検出信号のうち
順電圧信号FVを入力とし、信号ｄとFVが共に
“High”レベルのとき出力信号ｅを出力する。出
力信号ｅはパルス回路１８に送られ、サイリスタ
を点弧するための狭幅ゲートパルスがバルブ１２
の各サイリスタに印加される。
ド回路１７はフリツプフロツプ回路１４の出力信
号ｄとバルブ電圧検出回路１３の検出信号のうち
順電圧信号FVを入力とし、信号ｄとFVが共に
“High”レベルのとき出力信号ｅを出力する。出
力信号ｅはパルス回路１８に送られ、サイリスタ
を点弧するための狭幅ゲートパルスがバルブ１２
の各サイリスタに印加される。
いま、Ａ、Ｂの２つの群の運転中において、停
止する群をバイパスペア運転とし、その後バイパ
ススイツチ５〜８のいずれかを投入する場合につ
いて、第３図のタイムチヤートを参照して説明す
る。
止する群をバイパスペア運転とし、その後バイパ
ススイツチ５〜８のいずれかを投入する場合につ
いて、第３図のタイムチヤートを参照して説明す
る。
第３図において、イ，ロはＵ、Ｘ相を停止バイ
パスペア運転中にバイパススイツチを投入した場
合のＵバルブ、Ｘバルブのバルブ電圧波形を示
す。ハはバイパススイツチ投入信号である。バイ
パススイツチを投入した後は停止群の各バルブに
は相電圧が加わる。しかし、ゲート制御回路の出
力信号（フリツプフロツプ回路１４の出力信号）
ｄは余裕角δ０以上の逆電圧期間の信号が加わる
までリセツトされないので継続する。また、バル
ブの相電圧が加わつても順電圧の加わる時点でア
ンド回路１７から信号ｅが発せられてゲートパル
スｆがパルス回路１８から出力される。Ｕバルブ
１２に順電圧が加わつて点弧するまではＸバルブ
に逆電圧が加わつているが、逆電圧期間δは余裕
角δ０よりも短い。このため、Ｕ、Ｘバルブとも
余裕角δ０以上の逆電圧は加わらず、いつまでも
ゲートパルスｆが出続けることとなる。
パスペア運転中にバイパススイツチを投入した場
合のＵバルブ、Ｘバルブのバルブ電圧波形を示
す。ハはバイパススイツチ投入信号である。バイ
パススイツチを投入した後は停止群の各バルブに
は相電圧が加わる。しかし、ゲート制御回路の出
力信号（フリツプフロツプ回路１４の出力信号）
ｄは余裕角δ０以上の逆電圧期間の信号が加わる
までリセツトされないので継続する。また、バル
ブの相電圧が加わつても順電圧の加わる時点でア
ンド回路１７から信号ｅが発せられてゲートパル
スｆがパルス回路１８から出力される。Ｕバルブ
１２に順電圧が加わつて点弧するまではＸバルブ
に逆電圧が加わつているが、逆電圧期間δは余裕
角δ０よりも短い。このため、Ｕ、Ｘバルブとも
余裕角δ０以上の逆電圧は加わらず、いつまでも
ゲートパルスｆが出続けることとなる。
一般にはバルブ電圧検出回路１３による順電圧
および逆電圧の検出には所定の検出レベルが設定
されているので、順電圧信号FVと逆電圧信号RV
の相互のレベルの差によつてはバイパススイツチ
投入後の逆電圧が検出されないことが起こり得
る。また、上記の様にゲートパルスｆが継続して
出力され、そしてバルブ１２の動作を停止するこ
とができない場合、本回路のようにバルブ１２で
ゲート電源を作つている回路ではゲート電源が
徐々に低下するという不具合も生じる。
および逆電圧の検出には所定の検出レベルが設定
されているので、順電圧信号FVと逆電圧信号RV
の相互のレベルの差によつてはバイパススイツチ
投入後の逆電圧が検出されないことが起こり得
る。また、上記の様にゲートパルスｆが継続して
出力され、そしてバルブ１２の動作を停止するこ
とができない場合、本回路のようにバルブ１２で
ゲート電源を作つている回路ではゲート電源が
徐々に低下するという不具合も生じる。
したがつて本発明は上記従来の欠点を解消し、
バルブを破損することなくゲートパルスを停止さ
せることができるゲート停止方式を提供すること
を目的とする。
バルブを破損することなくゲートパルスを停止さ
せることができるゲート停止方式を提供すること
を目的とする。
以下本発明を図示する実施例に基づいて詳述す
る。第４図は本発明によるゲート停止方式を用い
たゲート制御回路の一実施例を示すブロツク図で
ある。第４図において第３図と異なる部分は破線
で囲つた部分である。なお、第３図と同一の部分
は同一の符号を付して説明は省略する。
る。第４図は本発明によるゲート停止方式を用い
たゲート制御回路の一実施例を示すブロツク図で
ある。第４図において第３図と異なる部分は破線
で囲つた部分である。なお、第３図と同一の部分
は同一の符号を付して説明は省略する。
アンド回路１９にはバイパススイツチ投入信号
ハと、Ｕバルブ１２の停止中信号ｇと、Ｕバルブ
１２の順電圧信号FVが入力される。Ｕバルブ１
２の停止中信号ｇはバルブ停止のゲートブロツク
信号GBが出力されると、次の開始信号ＵONが出
力されるまでの間連続している信号である。アン
ド回路１９の出力信号ｈはタイマ回路２０に入力
される。タイマ回路２０は所定の遅延時間Tdの
後に信号ｉをパルス回路２１に送る。これによつ
てパルス回路２１はワンシヨツトパルスｊを出力
する。
ハと、Ｕバルブ１２の停止中信号ｇと、Ｕバルブ
１２の順電圧信号FVが入力される。Ｕバルブ１
２の停止中信号ｇはバルブ停止のゲートブロツク
信号GBが出力されると、次の開始信号ＵONが出
力されるまでの間連続している信号である。アン
ド回路１９の出力信号ｈはタイマ回路２０に入力
される。タイマ回路２０は所定の遅延時間Tdの
後に信号ｉをパルス回路２１に送る。これによつ
てパルス回路２１はワンシヨツトパルスｊを出力
する。
オア回路２２は余裕角期間判別回路１６の出力
信号ｃとワンシヨツトパルスｊを入力信号とし、
いずれかの信号ｃまたはｊが入力されたときリセ
ツト信号をフリツプフロツプ回路１４に送る。
信号ｃとワンシヨツトパルスｊを入力信号とし、
いずれかの信号ｃまたはｊが入力されたときリセ
ツト信号をフリツプフロツプ回路１４に送る。
バイパススイツチが投入されてバルブ１２の停
止信号であるゲートブロツク信号GBが出力され
ると、Ｕバルブ１２の導通期間信号ａは終了する
が、バルブ１２が余裕角不足となる恐れがあるた
め、直ちにフリツプフロツプ回路１４をリセツト
し、ゲートパルスｆを停止させることはできな
い。しかし、ゲートブロツク信号GBの後に順電
圧信号FVが検出されるということで次のように
判断することができる。すなわち、 (1) バルブ１２に電圧が加わつているのでバルブ
１２内では部分転失は起つていない、または、 (2) ゲートブロツク信号GB後の１発目の順電圧
信号FVが生じたときのゲートパルスｆは、実
際にはバルブ１２の部分転失保護の役割をして
いたか、 のいずれかである。
止信号であるゲートブロツク信号GBが出力され
ると、Ｕバルブ１２の導通期間信号ａは終了する
が、バルブ１２が余裕角不足となる恐れがあるた
め、直ちにフリツプフロツプ回路１４をリセツト
し、ゲートパルスｆを停止させることはできな
い。しかし、ゲートブロツク信号GBの後に順電
圧信号FVが検出されるということで次のように
判断することができる。すなわち、 (1) バルブ１２に電圧が加わつているのでバルブ
１２内では部分転失は起つていない、または、 (2) ゲートブロツク信号GB後の１発目の順電圧
信号FVが生じたときのゲートパルスｆは、実
際にはバルブ１２の部分転失保護の役割をして
いたか、 のいずれかである。
したがつて、フリツプフロツプ回路１４をリセ
ツトして、ゲートパルスｆをロツクする場合、ゲ
ートブロツク信号GBの後の少なくとも１発目の
順電圧信号FVが検出されてからロツクすれば、
バルブ１２内での部分転失に対しても何ら危険は
なく、ゲートパルスｆを停止させることができ
る。そこで、ゲートブロツク信号GB後の１発目
の順電圧信号FVの発生時点から一定時間Td以上
遅らせ、電源の２〜３サイクルの余裕をもつてゲ
ートパルスｆを停止させるのである。
ツトして、ゲートパルスｆをロツクする場合、ゲ
ートブロツク信号GBの後の少なくとも１発目の
順電圧信号FVが検出されてからロツクすれば、
バルブ１２内での部分転失に対しても何ら危険は
なく、ゲートパルスｆを停止させることができ
る。そこで、ゲートブロツク信号GB後の１発目
の順電圧信号FVの発生時点から一定時間Td以上
遅らせ、電源の２〜３サイクルの余裕をもつてゲ
ートパルスｆを停止させるのである。
なお、以上の実施例ではフリツプフロツプ回路
１４をリセツトする信号として、バイパススイツ
チ投入信号を条件信号の１つに用いているが、バ
イパススイツチパレツト信号、バイパススイツチ
を流れる電流等をもつてバイパススイツチが投入
された条件として用いることもできる。
１４をリセツトする信号として、バイパススイツ
チ投入信号を条件信号の１つに用いているが、バ
イパススイツチパレツト信号、バイパススイツチ
を流れる電流等をもつてバイパススイツチが投入
された条件として用いることもできる。
以上の通り、本発明によれば、簡単な回路構成
でバルブを破損させることなく、しかも確実にゲ
ートパルスを停止させることができる。また、従
来の如くゲートパルスが出続けることにより、バ
ルブのゲート電源が低下するという不具合も防止
することができる。
でバルブを破損させることなく、しかも確実にゲ
ートパルスを停止させることができる。また、従
来の如くゲートパルスが出続けることにより、バ
ルブのゲート電源が低下するという不具合も防止
することができる。
第１図は２群カスケード接続されたサイリスタ
変換装置の一般的構成を示す回路図、第２図は従
来のゲート制御回路を示すブロツク図、第３図は
第１図、第２図の動作を示すタイムチヤート、第
４図は本発明によるゲート停止方式を用いたゲー
ト制御回路のブロツク図、第５図は第１図と第４
図の動作を示すタイムチヤートである。 １〜４……サイリスタ変換装置、５〜８……バ
イパススイツチ、１１……フリツプフロツプ回
路、１２……バルブ、１３……バルブ電圧検出回
路、１４……フリツプフロツプ回路、１５……ア
ンド回路、１６……余裕角期間判別回路、１７…
…アンド回路、１８……パルス回路、１９……ア
ンド回路、２０……タイマ、２１……パルス回
路、２２……オア回路、２３……オア回路。
変換装置の一般的構成を示す回路図、第２図は従
来のゲート制御回路を示すブロツク図、第３図は
第１図、第２図の動作を示すタイムチヤート、第
４図は本発明によるゲート停止方式を用いたゲー
ト制御回路のブロツク図、第５図は第１図と第４
図の動作を示すタイムチヤートである。 １〜４……サイリスタ変換装置、５〜８……バ
イパススイツチ、１１……フリツプフロツプ回
路、１２……バルブ、１３……バルブ電圧検出回
路、１４……フリツプフロツプ回路、１５……ア
ンド回路、１６……余裕角期間判別回路、１７…
…アンド回路、１８……パルス回路、１９……ア
ンド回路、２０……タイマ、２１……パルス回
路、２２……オア回路、２３……オア回路。
Claims (1)
- 【特許請求の範囲】 １ 直列または直並列接続された複数個のサイリ
スタにより構成されるサイリスタバルブと、その
直流出力端間に接続されたバイパススイツチと、
前記各サイリスタを点弧制御する点弧制御回路と
を備えたサイリスタ変換装置において、 前記バイパススイツチの投入信号と、前記サイ
リスタ変換装置のゲートブロツク信号と、前記サ
イリスタに順電圧が印加されたときに生じる信号
との論理和条件が成立した後、直ちに又は所定の
時間をおいて、前記点弧制御回路にゲートパルス
停止信号を与えることにより、前記サイリスタバ
ルブを停止させることを特徴とするサイリスタ変
換装置のゲート停止方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2757280A JPS56123779A (en) | 1980-03-05 | 1980-03-05 | Method for gate turn-off for thyristor inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2757280A JPS56123779A (en) | 1980-03-05 | 1980-03-05 | Method for gate turn-off for thyristor inverter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56123779A JPS56123779A (en) | 1981-09-29 |
| JPS6251075B2 true JPS6251075B2 (ja) | 1987-10-28 |
Family
ID=12224715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2757280A Granted JPS56123779A (en) | 1980-03-05 | 1980-03-05 | Method for gate turn-off for thyristor inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56123779A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5943911B2 (ja) * | 1978-07-21 | 1984-10-25 | 株式会社日立製作所 | ゲ−トパルス発生装置 |
-
1980
- 1980-03-05 JP JP2757280A patent/JPS56123779A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56123779A (en) | 1981-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697131A (en) | Voltage source inverter and variable frequency, constant voltage AC motor drive embodying the same | |
| US4336585A (en) | Selective commutation for an inverter | |
| JPS6142512B2 (ja) | ||
| US5057987A (en) | Fault detection and protection strategy for a pair of complementary GTO thyristors | |
| JPS5822943B2 (ja) | テンリユウセイギヨソウチ | |
| JPS6249821B2 (ja) | ||
| JPS6251076B2 (ja) | ||
| JPS59222079A (ja) | 電力変換装置 | |
| JP2614293B2 (ja) | 無効電力補償装置 | |
| JP3252603B2 (ja) | インバータの電流制限時損失増加防止方法 | |
| JP3016315B2 (ja) | ３値レベルインバータのパルス幅変調方法 | |
| JP3504152B2 (ja) | 電力変換装置 | |
| JPH0218653Y2 (ja) | ||
| JPH0223062Y2 (ja) | ||
| JPS6185075A (ja) | サイリスタ変換装置の保護回路 | |
| JPS5951238B2 (ja) | 逆並列接続サイリスタ変換器の制御装置 | |
| JPS6139861A (ja) | 逆並列接続電力変換装置の制御装置 | |
| JPS6334695B2 (ja) | ||
| JPS5939837Y2 (ja) | ゲ−ト信号停止装置 | |
| JP2714147B2 (ja) | 無効電力補償装置のゲートパルス発生装置 | |
| JPS6315815B2 (ja) | ||
| JPH0326680Y2 (ja) | ||
| JP3019555B2 (ja) | Ｇｔｏサイリスタインバータ | |
| JPH0326020B2 (ja) | ||
| JPS63316664A (ja) | ゲ−ト信号発生装置 |