JPS6252480B2 - - Google Patents

Info

Publication number
JPS6252480B2
JPS6252480B2 JP55066068A JP6606880A JPS6252480B2 JP S6252480 B2 JPS6252480 B2 JP S6252480B2 JP 55066068 A JP55066068 A JP 55066068A JP 6606880 A JP6606880 A JP 6606880A JP S6252480 B2 JPS6252480 B2 JP S6252480B2
Authority
JP
Japan
Prior art keywords
copper
chemical
cobalt
nickel
alkali
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55066068A
Other languages
English (en)
Other versions
JPS55156396A (en
Inventor
Getoraato Kurausu
Yurugen Eeritsuhi Hansu
Maarukofu Harutomuuto
Uorufu Yoahimu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bayer Pharma AG
Original Assignee
Schering AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schering AG filed Critical Schering AG
Publication of JPS55156396A publication Critical patent/JPS55156396A/ja
Publication of JPS6252480B2 publication Critical patent/JPS6252480B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/422—Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1407—Applying catalyst before applying plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/243—Reinforcing of the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Laminated Bodies (AREA)
  • Moulding By Coating Moulds (AREA)
  • Braking Arrangements (AREA)
  • Mechanical Operated Clutches (AREA)

Description

【発明の詳細な説明】 本発明は、常法で穿孔され、浄化され、活性化
され、場合によつては還元されかつ常法で後処理
された銅張り基板材料を用いるプリント配線の製
造法に関し、ここで回路図の施与は、スクリン印
刷及び写真印刷で、都合により不所望領域をメツ
キレジストを用いて被覆することにより行なう。
プリント配線の製法は既に公知であるが、これ
らには、一定の欠点が付随している。
いわゆるサブトラクテイブ法
（Subtraktivtechnik）の欠点は、例えば、導体図
の形成の後に基板材料から多量の被覆分を除去し
なければならないことにある。同時に、導体のア
ンダーカツトが、線が細く設計され、相互に引き
よせられている程、不利にかつより急速に増大す
るすべての公知の障害を伴なつて行なわれる。従
つて、この現象は、サブトラクテイブ法の分野で
更に微細化（miniaturing）することを妨げてい
る。
他方、いわゆるアデイテイブ法の欠点は、付着
助剤被覆基板を使用しなければならないことにあ
る。この付着助剤は、化学的溶解及び活性化の後
に、選択的に施こされ、化学的に析出される銅に
対する支持材であり、湿式処理の後に、エポキシ
ド樹脂に比べて明らかに劣悪な電気的特性データ
を有し、これにより微細化された配線の設計には
同様に狭い限界をもたらす。
従つて本発明の課題は公知方法の欠点を避け
て、狭い空間上に細い導体で最適電気特性データ
を有するプリント配線の製造を可能とする方法を
得ることである。
この課題は、本発明により、常法で穿孔され、
浄化され、活性化され、還元され、常法で後処理
された銅張り基板を用いる方法で解決され、この
際、回路図の施与はスクリーン―又は写真―印刷
で場合により、不所望領域をメツキレジストでの
被覆により行なわれ、この方法は、このように前
処理された基板材料を、化学的なニツケル、コバ
ルト又はニツケル―コバルト浴で処理することに
より、ニツケル―又はコバルト層で被覆し、次い
で、前記レジストを場合により公知方法で除去
し、更に、 ａ 導体図に属しないすべての領域をメツキレジ
ストで被覆した場合は、 露呈している銅をエツチングし（この際、１
μｍより厚いニツケル又はコバルト層は侵され
ないか又は僅かに侵されるだけである）、更に
回路図を、ネガチブに、はんだアイ（Ｌｏ¨
taugen）及びスルーホールを残してはんだ阻
止ラツカ（Ｌｏ¨tstoplack）で被覆し、更に被
覆されなかつたはんだアイ及びスルーホール
に、化学的銅浴で処理することにより、銅層を
施こし、更に、このように銅メツキされたはん
だアイ及びスルーホール上に、場合によりなお
鉛―錫―合金を施こすか 又は ｂ はんだアイ及びスルーホールを残して全ての
領域をメツキレジストで被覆したか又はメツキ
レジストを施こさなかつた場合は、エツチング
レジストを用いて回路図をポジチブに作り、更
に銅をエツチングし、公知方法でレジストを除
去し、次いで回路図を、はんだアイ及びスルー
ホールを残して、はんだ阻止ラツカーで被覆
し、被覆されなかつたはんだアイ及びスルーホ
ールに引続き化学的銅浴を用いて銅層を施こ
し、更に、このように銅メツキされたはんだア
イ及びスルーホールに場合によりなお鉛―錫―
合金を施こす。
この方法の特別な実施形は、基板として、ガラ
ス繊維補強エポキシド樹脂を使用し、主成分とし
てニツケル塩、クエン酸塩及び次亜燐酸アルカリ
を含有する化学的ニツケル浴を使用し、主成分と
してニツケル塩、ピロ燐酸アルカリ、燐酸水素ア
ルカリ及びヒドラジン又はそれらの誘導体１種を
含有する化学的ニツケル浴を使用し、主成分とし
てコバルト塩、クエン酸塩及び次亜燐酸アルカリ
を含有する化学的コバルト浴を使用し、主成分と
してコバルト塩、ピロ燐酸アルカリ、燐酸水素ア
ルカリ及びヒドラジン又はそれらの誘導体の１種
を含有する化学的コバルト浴を使用し、ニツケル
又はコバルトを0.1〜1.5μ特に0.3〜0.8μの厚さ
で施こし、安定化された化学的銅浴を使用し、主
成分として銅塩、錯形成体、ホルムアルデヒド
酸、シアン化アルカリ及び場合によつては安定剤
としてのセレン化合物の含有する化学的銅浴を使
用する、ことより成る。
本発明方法は、従来実現されていなかつた方法
で品質的に高価な微細な配線の製造を可能とす
る。更にこの方法は、銅張りされた基板材料から
出発し、最良の絶縁抵抗値及び表面抵抗値を有す
る10μ以下の幅の微細な配線の製造を可能とする
多大の利点を有する。
もう１つの主要な利点は、銅即ち重要な原料の
節約にある。
好適な基板材料としては例えばフエノール樹脂
硬質紙、エポキシド樹脂及び殊にガラス繊維強化
エポキシド樹脂が挙げられる。
これを常法で穿孔し、浄化し、慣用の活性剤系
で活性化し、還元しかつ後処理する。引続き公知
方法で洗浄し、乾燥させる。
この回路図はスクリーン―又は写真印刷により
ネガチブ又はポジチブに施こす。
はんだ図（はんだアイ及びスルーホール）の施
与も、スクリーン印刷又は写真印刷によりネガチ
ブに可能である。金属メツキは化学浴中で、ニツ
ケル又はコバルト層0.1〜1.5μｍで行ない、この
層は、全回路図又ははんだアイ及びスルーホール
のみを被覆する。これらの層は、化学的及び／又
は、電気化学的に慣用の浴中で予め銅メツキされ
ていてよい。予め施こされたレジストの溶解除去
（その除去は公知方法で、有機溶剤例えば塩化メ
チレンの作用で行なう）の後に、露呈された銅を
常法でエツチングし、ニツケル又はコバルト層の
下にある銅は、金属層そのものと同様に意外にも
殊にアルカリ性腐蝕媒体の使用の際に侵蝕されず
に残る。レジストとしては、有利に慣用の写真ラ
ツカー又は写真フイルムが役立つ。多くの場合
に、現像された回路図はネガチブにはんだ阻止ラ
ツカーにより被覆され、露呈したままのはんだア
イ及びスルーホールは化学的に銅メツキされる。
銅浴として、安定化された化学的銅浴を、しか
も、主成分として銅塩、錯形成体、ホルムアルデ
ヒド、シアン化アルカリ及び場合によつては安定
剤としてのセレン化合物を含有するものを使用す
るのが有利である。
シアン化アルカリとしては、このために殊に15
〜30mg／濃度のシアン化ナトリウムが好適であ
る。
好適なセレン化合物は、有機、無機又は有機―
無機のモノ―及びジ―セレン化合物であり、その
うち、殊にセレノシアン酸アルカリ、例えばセレ
ノシアン酸カリウムを殊に0.1〜0.3mg／の低濃
度で使用する。
本発明方法によるニツケル又はコバルト層の使
用下におけるプリント配線製造により、微細な導
線のアンダーカツトが阻止され、優れた付着性に
基づき、良好な電気特性値を有する配線が得られ
る。
次に実施例につき本発明を説明する。
例 １ 慣用の両面で銅張りされたガラス繊維強化エポ
キシド樹脂製の基板に常法で穿孔し、ブラシをか
け、安定化された硫酸酸性過酸化水素溶液を用い
てエツチングし、浄化する。引続きこのように前
処理した板を例えば塩化パラジウム、塩化錫及び
塩酸を基礎とする活性化剤を用いて活性化し、更
に、30％フルオルホウ酸で付着させる。次いで、
導体図に属しないすべての領域をメツキレレジス
トで被覆し、即ちネガチブに印刷し、生じる汚れ
を除く。
次いで本発明により、次の組成の化学的ニツケ
ル浴を作用させる： 硫酸ニツケル NiSo4・7H2O 28ｇ／ 次亜燐酸ナトリウム NaH2PO2・H2O 20ｇ／ ホウ酸ナトリウム Na2B4O7・10H2O 20ｇ／ クエン酸三ナトリウム Na3C4H3O6・2H2O
75ｇ／ この処理は、9.0のPH値、50℃で、30分間行な
う。層厚は約1.5μである。
引続き、レジストを例えば有機溶剤例えば塩化
メチレンを用いて除去し、露呈した銅を酸性エツ
チング溶液例えば酸性の過硫酸アンモニウム溶液
又はアルカリ性エツチング液例えば亜塩素酸ナト
リウムのアンモニアアルカリ性溶液を用いてエツ
チングする。
更に、例えばエポキシド樹脂とポリイソシアネ
ート及び硬化剤としてのアミンを基礎とするはん
だ阻止ラツカーを用いてはんだマスクを施こす
と、これは、回路図を再びネガチブに被覆する
が、はんだアイ及びスルーホールを残す。
次いで、はんだアイ及びスルーホールを次の組
成の化学的銅浴で処理することにより銅メツキす
る： 硫酸銅 CuSO4・5H2O 10ｇ／ エチレンジアミン四酢酸 30ｇ／ 水酸化ナトリウム NaOH 20ｇ／ シアン化ナトリウム NaCN 0.025ｇ／ セレノシアン酸カリウム KSeCN 0.001ｇ／ ホルムアルデヒド（37％） ４ml この銅メツキは、65℃の温度でかつ20時間の処
理時間で、平均析出速度1.5μ／ｈで行なう。
層厚約30μの導線を有する配線が得られる。
所望の場合には、はんだアイ及びスルーホール
壁上の銅層は熱気錫メツキ（即ち液状鉛―錫―合
金の施与）により保護することができる。
これにより、プリント配線は引続く挿入及びハ
ンダ付けに使用されうる。
例 ２ ガラス繊維強化エポキシド樹脂製の慣用の両面
銅張りされた基板に常法で穿孔し、ブラシをか
け、過酸化水素の安定化された硫酸酸性溶液を用
いてエツチングし、浄化する。引続き、このよう
に前処理した板を例えば塩化パラジウム、塩化錫
及び塩酸を基礎とする活性化剤で活性化し、更
に、30％フルオルホウ酸を用いて付着させる。次
いではんだアイ及びスルーホールを除いてすべて
の領域をレジストで被覆し、即ちネガチブに印刷
し、生じる汚れを除く。
次いで、本発明により、次の組成の化学的ニツ
ケル浴を作用させる。
硫酸ニツケル NiSo4・7H2O 15ｇ／ ヒドラジンヒドレード N2H2・H2O（80％）
20ｇ／ ピロ燐酸ナトリウム Na4P2O7・10H2O 80ｇ／ 燐酸水素カリウム K2HPO4 30ｇ／ この処理は11.5のPH値、60℃で、かつ30分かか
つて行なう。層厚は１μである。
引続きレジストを例えば有機溶剤例えば塩化メ
チレンを用いて除去する。
更に、エツチングレジストを用いて回路図をポ
ジチブに印刷し、次いで、銅を例１と同様にエツ
チング除去し、そこに記載と同様にレジストを除
去し、次いではんだアイ及びスルーホールを残し
てはんだ阻止ラツカーを用いて回路図を被覆し、
これに例１に記載の銅浴を用いて銅メツキし、は
んだアイ及びスルーホール壁を所望により熱気錫
メツキにより鉛―錫―層で保護する。少なくとも
１・1012Ωの最適電気特性値を有する配線が生じ
る。
例 ３ 両面に銅張りされたガラス繊維強化エポキシド
樹脂からなる慣用の基板を常法で穿孔し、過酸化
水素の安定化された硫酸酸性溶液を用いてエツチ
ングし、浄化する。次いで、この板をパラジウム
錯化合物例えば２―アミノピリジン中の硫酸パラ
ジウムのアルカリ水溶液で処理することにより活
性化し、引続き還元剤例えばナトリウムジエチル
アミノボランの作用により還元する。
次の組成の化学的ニツケル浴の作用により板表
面及びスルーホール壁の化学的ニツケルメツキを
行なう： 硫酸ニツケル NiSo4・7H2O 20ｇ／ 次亜燐酸ナトリウム NaHPO2・H2O 20ｇ／ コハク酸 HOOC（CH2）2・COOH 30ｇ／ ホウ酸ナトリウム Na2B4O7・10H2O 20ｇ／ この処理をPH8.5、温度35℃で、５分間行な
う。得られた層厚は0.2μである。
更に表面に例２の記載と同様にポジチブに回路
図を印刷し、銅被覆をエツチングし、レジストを
除き、はんだアイ及びスルーホールを残してはん
だ阻止ラツカーでネガチブに印刷し、化学的に銅
メツキし、所望の場合には錫―鉛―層を施こす。
この場合にも最低1.1012Ωの最適電気特性値を有
するプリント配線を生じる。
例 ４ 両面に銅張りされたガラス繊維強化エポキシド
樹脂製の慣用の基板に常法で穿孔し、過酸化水素
の安定化された硫酸酸性溶液を用いてエツチング
し、浄化する。次いでこの板をパラジウム錯体例
えば２―アミノピリジン中の硫酸パラジウムのア
ルカリ水溶液で処理することにより活性化し、引
続き還元剤例えばナトリウムジエチルアミノボラ
ンの作用により還元する。
板表面及びスルーホール壁上に次の組成の化学
的コバルト浴を作用させることによりコバルトを
化学的に析出させる： 硫酸コバルト CoSO4・6H2O 20ｇ／ 次亜燐酸ナトリウム NaHPO2・H2O 20ｇ／ コハク酸 HOOC（CH2）2・COOH 30ｇ／ ホウ酸ナトリウム Na2B4O7・10H2O 20ｇ／ この処理は、PH8.5、温度35℃で５分間実施す
る。得られた層厚は0.2μである。
更に、表面に例２の記載と同様にポジチブに回
路図を印刷し、銅被覆をエツチングし、レジスト
を除き、はんだアイ及びスルーホールを残しては
んだ阻止ラツカーでネガチブに印刷し、化学的に
銅メツキし、所望の場合は錫―鉛―層を施与す
る。この場合も、少なくとも１・1012Ωの最適電
気特性値を有するプリント配線が得られる。

Claims (1)

  1. 【特許請求の範囲】 １ 常法で穿孔され、浄化され、活性化され、還
    元され、常法で後処理された銅張り基板材料を用
    い、回路図の施与は、スクリーン印刷又は写真印
    刷でメツキレジストを用いる不所望領域の被覆に
    より行なうことよりなる、プリント配線を製造す
    る方法において、このように前処理された基板材
    料を、化学的ニツケル、コバルト又はニツケル―
    コバルト―浴での処理により、厚さ1.5μｍのニ
    ツケル又はコバルト層で被覆し、次いでメツキレ
    ジストを公知方法で除去し、更に、酸性又はアル
    カリ性エツチング溶液を用いて、ニツケル又はコ
    バルト層の保留下に、露呈している銅をエツチン
    グ除去し、更にこの回路図をネガチブにはんだア
    イ及びスルーホールを残してはんだ阻止ラツカー
    を用いて被覆し、次いで、被覆されていないはん
    だアイ及びスルーホールに、化学的銅浴で処理す
    ることにより30μｍの銅層を施こし、このように
    銅メツキされたはんだアイ及びスルーホール上に
    なお鉛―錫―合金を施与することを特徴とする、
    プリント配線の製造法。 ２ 基板材料としてガラス繊維強化エポキシド樹
    脂を使用する特許請求の範囲第１項記載の方法。 ３ 主成分としてニツケル塩、クエン酸塩及び次
    亜燐酸アルカリを含有する化学的ニツケル浴を使
    用する、特許請求の範囲第１項記載の方法。 ４ 主成分としてニツケル塩、ピロ燐酸アルカ
    リ、燐酸水素アルカリ及びヒドラジン又はこれら
    の誘導体を含有する化学的ニツケル浴を使用す
    る、特許請求の範囲第１項記載の方法。 ５ 主成分としてコバルト塩、クエン酸塩及び次
    亜燐酸アルカリを含有する化学的なコバルト浴を
    使用する、特許請求の範囲第１項記載の方法。 ６ 主成分としてコバルト塩、ピロ燐酸アルカ
    リ、燐酸水素アルカリ及びヒドラジン又はこれら
    の誘導体を含有する化学的なコバルト浴を使用す
    る、特許請求の範囲第１項記載の方法。 ７ 安定化された化学的銅浴を使用する、特許請
    求の範囲第１項記載の方法。 ８ 主成分として銅塩、錯形成剤、ホルムアルデ
    ヒド並びにシアン化アルカリ及び場合により安定
    剤としてのセレン化合物を含有する化学的銅浴を
    使用する、特許請求の範囲第７項記載の方法。 ９ 常法で穿孔され、浄化され、活性化され、還
    元され、かつ常法で後処理された銅張り基板材料
    を用い、メツキレジストを用いてはんだアイ及び
    スルーホールを残して全領域を被覆の後にスクリ
    ーン印刷又は写真印刷することによりプリント配
    線を製造する方法において、このように前処理さ
    れた基板材料を化学的ニツケル又はコバルト浴で
    の処理により、厚さ１μｍのニツケル又はコバル
    ト層で被覆し、次いでメツキレジストを有機溶剤
    を用いて除去し、更に、エツチングレジストで回
    路図をポジネブに作り、更に、酸性エツチング溶
    液を用いて、ニツケル又はコバルト層の保留下
    に、銅をエツチングし、レジストを有機溶剤を用
    いて除去し、次いで回路図をはんだアイ及びスル
    ーホールを残してはんだ阻止ラツカーで被覆し、
    被覆されなかつたはんだアイ及びスルーホールに
    引続き化学的銅浴を用いて銅層を施こし、更に、
    このように銅メツキされたはんだアイ及びスルー
    ホールに鉛―錫―合金を施与することを特徴とす
    る、プリント配線の製造法。 １０ 基板材料としてガラス繊維強化エポキシド
    樹脂を使用する特許請求の範囲第９項記載の方
    法。 １１ 主成分としてニツケル塩、クエン酸塩及び
    次亜燐酸アルカリを含有する化学的ニツケル浴を
    使用する、特許請求の範囲第９項記載の方法。 １２ 主成分としてニツケル塩、ピロ燐酸アルカ
    リ、燐酸水素アルカリ及びヒドラジン又はこれら
    の誘導体を含有する化学的ニツケル浴を使用す
    る、特許請求の範囲第９項記載方法。 １３ 主成分としてコバルト塩、クエン酸塩及び
    次亜燐酸アルカリを含有する化学的なコバルト浴
    を使用する、特許請求の範囲第９項記載の方法。 １４ 主成分としてコバルト塩、ピロ燐酸アルカ
    リ、燐酸水素アルカリ及びヒドラジン又はこれら
    の誘導体を含有する化学的コバルト浴を含有す
    る、特許請求の範囲第９項記載方法。 １５ 安定化された化学的銅浴を使用する、特許
    請求の範囲第９項記載の方法。 １６ 主成分として銅塩、錯形成剤、ホルムアル
    デヒド並びにシアン化アルカリ及び場合により安
    定剤としてのセレン化合物を含有する化学的銅浴
    を使用する、特許請求の範囲第１５項記載の方
    法。 １７ 常法で穿孔され、浄化され、活性化され、
    還元され、常法で後処理された銅張り基板材料を
    用い、写真印刷することによりプリント配線を製
    造する方法において、このように前処理された基
    板材料を化学的ニツケル又はコバルト浴での処理
    により、厚さ0.2μｍのニツケル又はコバルト層
    で被覆し、その上にエツチングレジストで回路図
    をポジネブに作り、更に酸性エツチング剤を用い
    て、ニツケル又はコバルト層並びに銅をエツチン
    グ除去し、レジストを有機溶剤を用いて除去し、
    次いで、回路図をはんだアイ及びスルーホールを
    残してはんだ阻止ラツカーで被覆し、被覆されな
    かつたはんだアイ及びスルーホールに引続き化学
    的銅浴を用いて銅層を施こし、更に、このように
    銅メツキされたはんだアイ及びスルーホールに鉛
    ―錫―合金を施与することを特徴とする、プリン
    ト配線の製造法。 １８ 基板材料としてガラス繊維強化エポキシド
    樹脂を使用する特許請求の範囲第１７項記載の方
    法。 １９ 主成分としてニツケル塩、クエン酸塩及び
    次亜燐酸アルカリを含有する化学的ニツケル浴を
    使用する、特許請求の範囲第１７項記載の方法。 ２０ 主成分としてニツケル塩、ピロ燐酸アルカ
    リ、燐酸水素アルカリ及びヒドラジン又はこれら
    の誘導体を含有する化学的ニツケル浴を使用す
    る、特許請求の範囲第１７項記載の方法。 ２１ 主成分としてコバルト塩、クエン酸塩及び
    次亜燐酸アルカリを含有する化学的なコバルト浴
    を使用する、特許請求の範囲第１７項記載の方
    法。 ２２ 主成分としてコバルト塩、ピロ燐酸アルカ
    リ、燐酸水素アルカリ及びヒドラジン又はこれら
    の誘導体を含有する化学的なコバルト浴を使用す
    る、特許請求の範囲第１７項記載の方法。 ２３ 安定化された化学的銅浴を使用する、特許
    請求の範囲第１７項記載の方法。 ２４ 主成分として銅塩、錯形成剤、ホルムアル
    デヒド並びにシアン化アルカリ及び場合により安
    定剤としてのセレン化合物を含有する化学的銅浴
    を使用する、特許請求の範囲第２３項記載の方
    法。
JP6606880A 1979-05-21 1980-05-20 Method of manufacturing printed board Granted JPS55156396A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792920940 DE2920940A1 (de) 1979-05-21 1979-05-21 Verfahren zur herstellung von gedruckten schaltungen

Publications (2)

Publication Number Publication Date
JPS55156396A JPS55156396A (en) 1980-12-05
JPS6252480B2 true JPS6252480B2 (ja) 1987-11-05

Family

ID=6071549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6606880A Granted JPS55156396A (en) 1979-05-21 1980-05-20 Method of manufacturing printed board

Country Status (11)

Country Link
US (1) US4285991A (ja)
JP (1) JPS55156396A (ja)
CA (1) CA1152225A (ja)
CH (1) CH658563A5 (ja)
DE (1) DE2920940A1 (ja)
FR (1) FR2457621A1 (ja)
GB (1) GB2051489B (ja)
IE (1) IE49333B1 (ja)
IT (1) IT1130622B (ja)
NL (1) NL8002375A (ja)
SE (1) SE457593B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3008434A1 (de) * 1980-03-03 1981-09-17 Schering Ag Berlin Und Bergkamen, 1000 Berlin Verfahren zur selektiven chemischen und/oder galvanischen abscheidung von metallueberzuegen, insbesondere zur herstellung von gedruckten schaltungen
DE3021896A1 (de) * 1980-06-06 1982-03-25 Schering Ag, 1000 Berlin Und 4619 Bergkamen Verfahren zur herstellung von gedruckten schaltungen
DE3380413D1 (en) * 1982-04-27 1989-09-21 Richardson Chemical Co Process for selectively depositing a nickel-boron coating over a metallurgy pattern on a dielectric substrate and products produced thereby
DE3242162A1 (de) * 1982-11-13 1984-05-17 Bayer Ag, 5090 Leverkusen Verfahren zur herstellung von verbundwerkstoffen
GB2137421A (en) * 1983-03-15 1984-10-03 Standard Telephones Cables Ltd Printed circuits
US4512829A (en) * 1983-04-07 1985-04-23 Satosen Co., Ltd. Process for producing printed circuit boards
GB2141879B (en) * 1983-06-01 1988-03-09 Ferranti Plc Manufacture of printed circuit boards
DE3407114A1 (de) * 1984-02-28 1985-09-05 Bayer Ag, 5090 Leverkusen Verfahren zur herstellung von leiterplatten
DE3417563C2 (de) * 1984-05-11 1986-12-04 Dr.-Ing. Max Schlötter GmbH & Co KG, 7340 Geislingen Verfahren zur Herstellung von Metallmustern auf isolierenden Trägern, insbesondere gedruckte Schaltungen
ATA200888A (de) * 1987-08-11 1993-07-15 Schering Ag Konditionierungsmittel für gedruckte schaltungen
DE3800682A1 (de) * 1988-01-13 1989-07-27 Bayer Ag Verfahren zur herstellung von elektrischen leiterplatten
GB2284509B (en) * 1993-12-03 1997-11-26 John Frederick David Knopp Method of making a printed circuit board
EP0762813A1 (en) * 1995-08-25 1997-03-12 Macdermid Incorporated Method for the manufacture of printed circuit boards
US7537799B2 (en) 2003-07-11 2009-05-26 Hewlett-Packard Development Company, L.P. Methods of forming electrically conductive pathways using palladium aliphatic amine complexes
US20050199587A1 (en) * 2004-03-12 2005-09-15 Jon Bengston Non-chrome plating on plastic
US8591636B2 (en) * 2010-12-14 2013-11-26 Rohm And Haas Electronics Materials Llc Plating catalyst and method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB829263A (en) * 1957-02-08 1960-03-02 Sperry Rand Corp Method of making printed circuits
GB964557A (en) * 1962-07-02 1964-07-22 Marconi Co Ltd Improvements in or relating to printed circuits and methods of manufacturing the same
DE1621103A1 (de) * 1967-11-24 1971-06-24 Guenter Dr Laubmeyer Verfahren zur Herstellung metallisierter Loecher in gedruckten Schaltungen
DE1924775B2 (de) * 1969-05-14 1971-06-09 Verfahren zur herstellung einer leiterplatte
US3640765A (en) * 1969-08-06 1972-02-08 Rca Corp Selective deposition of metal
US3672986A (en) * 1969-12-19 1972-06-27 Day Co Nv Metallization of insulating substrates
US3930963A (en) * 1971-07-29 1976-01-06 Photocircuits Division Of Kollmorgen Corporation Method for the production of radiant energy imaged printed circuit boards
US4024631A (en) * 1975-11-24 1977-05-24 Xerox Corporation Printed circuit board plating process
AT349110B (de) * 1975-12-09 1979-03-26 Ney Fa Gerhard Vorrichtung zum doublieren von gemaelden
US4104111A (en) * 1977-08-03 1978-08-01 Mack Robert L Process for manufacturing printed circuit boards

Also Published As

Publication number Publication date
FR2457621B1 (ja) 1985-03-22
GB2051489B (en) 1983-07-20
CH658563A5 (de) 1986-11-14
DE2920940C2 (ja) 1988-10-06
SE457593B (sv) 1989-01-09
US4285991A (en) 1981-08-25
IE801052L (en) 1980-11-21
SE8003710L (sv) 1980-11-22
FR2457621A1 (fr) 1980-12-19
NL8002375A (nl) 1980-11-25
IT8022186A0 (it) 1980-05-20
DE2920940A1 (de) 1980-12-04
CA1152225A (en) 1983-08-16
JPS55156396A (en) 1980-12-05
GB2051489A (en) 1981-01-14
IT1130622B (it) 1986-06-18
IE49333B1 (en) 1985-09-18

Similar Documents

Publication Publication Date Title
US5250105A (en) Selective process for printing circuit board manufacturing
US5543182A (en) Self-accelerating and replenishing non-formaldehyde immersion coating method
US6521328B1 (en) Copper etching compositions and products derived therefrom
JPS6252480B2 (ja)
US4666739A (en) Process for the production of metal patterns on insulating substrates as well as insulating substrates with metal patterns, especially printed circuits
US5427895A (en) Semi-subtractive circuitization
JPS6257120B2 (ja)
GB2037447A (en) Process for the production of metal patterns on an insulating support material
US5770032A (en) Metallizing process
JPH04100294A (ja) プリント配線板の製造方法
JPH09246716A (ja) 表層プリント配線板（ｓｌｃ）の製造方法
JP3388298B2 (ja) ガラス表面へのめっきにおける前処理用エッチング液、めっき方法及びガラス基板の製造方法
US5792248A (en) Sensitizing solution
JP2624068B2 (ja) プリント配線板の製造法
IE49971B1 (en) Manufacture of printed circuits
US5254156A (en) Aqueous solution for activation accelerating treatment
JPH0598491A (ja) 電気銅めつき法
US6524490B1 (en) Method for electroless copper deposition using a hypophosphite reducing agent
JPH0714107B2 (ja) 絶縁基板上の金属パタ−ンの製造方法
JPH0710028B2 (ja) プリント板の製造法
JPH0537104A (ja) 金属被覆ポリイミド基板
JPH04188696A (ja) プリント配線板の製造方法
JPS62149884A (ja) 無電解銅めつきの前処理方法
JPH05206639A (ja) 回路板の銅回路の処理方法
JP2001172769A (ja) 無電解ニッケルめっき用還元性活性化処理液及びそれを用いたプリント配線板の製造方法