JPS6252639A - マイクロプロセツサシステムのセルフチエツク方式 - Google Patents
マイクロプロセツサシステムのセルフチエツク方式Info
- Publication number
- JPS6252639A JPS6252639A JP60190947A JP19094785A JPS6252639A JP S6252639 A JPS6252639 A JP S6252639A JP 60190947 A JP60190947 A JP 60190947A JP 19094785 A JP19094785 A JP 19094785A JP S6252639 A JPS6252639 A JP S6252639A
- Authority
- JP
- Japan
- Prior art keywords
- self
- checking
- circuit
- check
- troubles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 8
- 238000007792 addition Methods 0.000 abstract 1
- 230000006870 function Effects 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセッサシステムの自己正常性確認
機能に関し、特にマイクロプロセッサシステムの通常動
作時のシステム状態及び障害発生時のシステム状態を検
出・表示する方式に関する。
機能に関し、特にマイクロプロセッサシステムの通常動
作時のシステム状態及び障害発生時のシステム状態を検
出・表示する方式に関する。
ＣＰＵチップ、クロック発生回路９副込制御部。
タイマ回路、パワーオンリセット、バスコントロール部
、ＩＯ制御部を有するマイクロプロセッサシステムの自
己正常性確認方式、すなわちセルフチェック方式として
は、従来、マイクロプロセッサが所有するメモリ回路の
パリティエラーの検出・表示方式があった。
、ＩＯ制御部を有するマイクロプロセッサシステムの自
己正常性確認方式、すなわちセルフチェック方式として
は、従来、マイクロプロセッサが所有するメモリ回路の
パリティエラーの検出・表示方式があった。
上述した従来のマイクロプロセッサシステムのセルフチ
ェック方式としては、メモリ回路のパリティエラーの検
出のみであり、マイクロプロセッサが所有するマイクロ
プログラムの通常動作状態、各種タイマ回路の動作状態
、複雑な回線制御を要する各入出力回路のシステムの状
態の正常性を確認する機能や、特にシステム障害発生時
におけるシステム動作状態を検出・表示するまでには至
らなかったため、複雑にハードウェアとソフトウェアが
関係しあう他のプロセッサシステムとのインタフェース
を有するマイクロプロセッサシステムの障害発生時にお
いて、回路故障やマイ、クロプログラムハク及び他のプ
ロセッサシステム間の情報伝送路異常の発見に多くの時
間と労力を費やさなければならないという欠点があった
。
ェック方式としては、メモリ回路のパリティエラーの検
出のみであり、マイクロプロセッサが所有するマイクロ
プログラムの通常動作状態、各種タイマ回路の動作状態
、複雑な回線制御を要する各入出力回路のシステムの状
態の正常性を確認する機能や、特にシステム障害発生時
におけるシステム動作状態を検出・表示するまでには至
らなかったため、複雑にハードウェアとソフトウェアが
関係しあう他のプロセッサシステムとのインタフェース
を有するマイクロプロセッサシステムの障害発生時にお
いて、回路故障やマイ、クロプログラムハク及び他のプ
ロセッサシステム間の情報伝送路異常の発見に多くの時
間と労力を費やさなければならないという欠点があった
。
本発明の目的は、このような欠点を解決したマイクロプ
ロセッサシステムのセルフチェック方式を提供すること
にある。
ロセッサシステムのセルフチェック方式を提供すること
にある。
本発明は、マイクロプロセッサシステムのセルフチェッ
ク方式において、システムの通常動作時に、メモリパリ
ティチェック、タイマ回路チェックおよび入出力回路動
作状態チェックの各セルフチェックを行い、システムの
障害発生時に障害情報を収集し、各セルフチェック後ま
たは障害情報収集後に検出結果の表示を行うことを特徴
としている。
ク方式において、システムの通常動作時に、メモリパリ
ティチェック、タイマ回路チェックおよび入出力回路動
作状態チェックの各セルフチェックを行い、システムの
障害発生時に障害情報を収集し、各セルフチェック後ま
たは障害情報収集後に検出結果の表示を行うことを特徴
としている。
次に本発明の一実施例について図面を参照して説明する
。
。
第１図はマイクロプロセッサシステムの通常動作におけ
る自己正常性の確認や障害発生時のシステム動作状態を
検出・表示するセルフチェック機能を有するマイクロプ
ログラムの概略フローである。
る自己正常性の確認や障害発生時のシステム動作状態を
検出・表示するセルフチェック機能を有するマイクロプ
ログラムの概略フローである。
マイクロプロセッサシステムの通常動作におけるセルフ
チェックポイントは、マイクロプログラム中のアイドル
ルーチンに設けてあり、マイクロプログラムが走行する
アドレスのチェックを兼ねている。アドレスの正常性が
確認された上でセルフチェックシステムエリアを用いて
メモリ回路に特定パターンのリード・ライト試験を実施
しくステップ１）、メモリ回路の正常性を確認する。
チェックポイントは、マイクロプログラム中のアイドル
ルーチンに設けてあり、マイクロプログラムが走行する
アドレスのチェックを兼ねている。アドレスの正常性が
確認された上でセルフチェックシステムエリアを用いて
メモリ回路に特定パターンのリード・ライト試験を実施
しくステップ１）、メモリ回路の正常性を確認する。
タイマチェックルーチンは、マイクロプログラムが所有
するクロックタイマを基準にして各種タイマごとにその
インターバルをチェックする機能をもっており、これに
よりタイマ試験を実施する（ステップ２）。
するクロックタイマを基準にして各種タイマごとにその
インターバルをチェックする機能をもっており、これに
よりタイマ試験を実施する（ステップ２）。
入出力回路動作状態チェックルーチンはマイクロプログ
ラムの入出力回路動作状態検出オーダにより入出力回路
の動作状態のチェックを行う （ステップ３）。
ラムの入出力回路動作状態検出オーダにより入出力回路
の動作状態のチェックを行う （ステップ３）。
障害発生時における検出ポイントは各障害処理タスクの
後に設定してあり、障害発生時には、障害種別をリード
しくステップ４）、障害発生入出力装置番号をリードし
くステップ５）及び状態情報をリード（ステップ６）す
る。
後に設定してあり、障害発生時には、障害種別をリード
しくステップ４）、障害発生入出力装置番号をリードし
くステップ５）及び状態情報をリード（ステップ６）す
る。
通常動作時における各セルフチェック後または障害発生
時における障害情報収集後、システム動作表示ルーチン
により各検出結果の表示を行う（ステップ７）。
時における障害情報収集後、システム動作表示ルーチン
により各検出結果の表示を行う（ステップ７）。
以上説明したように本発明はマイクロプロセッサシステ
ムの通常動作時における自己正常性の確認や障害発生時
のシステム状態を検出・表示することにより、マイクロ
プロセッサシステムのデパック時に強力な能力を発揮す
ることは明らかであり、複雑にハードウェアとソフトウ
ェアが関係しあう障害発生時において、回路故障やプロ
グラムバクを早期に発見できるという効果がある。
ムの通常動作時における自己正常性の確認や障害発生時
のシステム状態を検出・表示することにより、マイクロ
プロセッサシステムのデパック時に強力な能力を発揮す
ることは明らかであり、複雑にハードウェアとソフトウ
ェアが関係しあう障害発生時において、回路故障やプロ
グラムバクを早期に発見できるという効果がある。
第１図はマイクロプロセッサシステムの通常動作におけ
る自己正常性の確認や障害発生時のシステム動作状態を
検出・表示するセルフチェック機能を有す゛るマイクロ
プログラムの概略フローを示す図である。
る自己正常性の確認や障害発生時のシステム動作状態を
検出・表示するセルフチェック機能を有す゛るマイクロ
プログラムの概略フローを示す図である。
Claims (1)
- （１）マイクロプロセッサシステムのセルフチェック方
式において、システムの通常動作時に、メモリパリティ
チェック、タイマ回路チェックおよび入出力回路動作状
態チェックの各セルフチェックを行い、システムの障害
発生時に障害情報を収集し、各セルフチェック後または
障害情報収集後に検出結果の表示を行うことを特徴とす
るマイクロプロセッサシステムのセルフチェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60190947A JPS6252639A (ja) | 1985-08-31 | 1985-08-31 | マイクロプロセツサシステムのセルフチエツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60190947A JPS6252639A (ja) | 1985-08-31 | 1985-08-31 | マイクロプロセツサシステムのセルフチエツク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6252639A true JPS6252639A (ja) | 1987-03-07 |
Family
ID=16266322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60190947A Pending JPS6252639A (ja) | 1985-08-31 | 1985-08-31 | マイクロプロセツサシステムのセルフチエツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6252639A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04188337A (ja) * | 1990-11-22 | 1992-07-06 | Mitsubishi Electric Corp | システム初期化における故障処理方法 |
-
1985
- 1985-08-31 JP JP60190947A patent/JPS6252639A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04188337A (ja) * | 1990-11-22 | 1992-07-06 | Mitsubishi Electric Corp | システム初期化における故障処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0201356B1 (en) | High level self-checking intelligent i/o controller | |
| EP0056060A1 (en) | Data processing system | |
| JPS6252639A (ja) | マイクロプロセツサシステムのセルフチエツク方式 | |
| JPS6115239A (ja) | プロセツサ診断方式 | |
| JPH1115661A (ja) | Ｃｐｕの自己診断方法 | |
| JP2836084B2 (ja) | 計算機の検査装置 | |
| JPS6290068A (ja) | 予備系監視方式 | |
| JP2922981B2 (ja) | タスクの実行継続方法 | |
| JP3381756B2 (ja) | 並列プロセッサシステム | |
| JPS632922Y2 (ja) | ||
| JPS6170645A (ja) | 障害原因解析用デ−タ収集装置 | |
| JPH1160102A (ja) | エレベータ制御装置 | |
| JPS62113241A (ja) | 障害回復装置 | |
| JPS61150027A (ja) | シリアルプリンタのタイマ−回路診断方式 | |
| JPS5858662A (ja) | 装置試験方式 | |
| JPH01199238A (ja) | データ処理装置 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPH01189739A (ja) | 情報収集装置 | |
| JPH01319830A (ja) | エラー回復機構 | |
| JPH03230254A (ja) | マルチプロセッサシステムの障害検出方法 | |
| JPS6061839A (ja) | 論理装置の故障診断処理方式 | |
| JPH02212948A (ja) | 中央処理装置の障害情報収集装置 | |
| JPH01243132A (ja) | 障害処理方式 | |
| JPH01166140A (ja) | 情報処理装置診断方式 | |
| JPS61240334A (ja) | 情報処理装置の検査方式 |