JPS625318B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は電気装置に使用されるタイマー装置に
関するものである。 第１図は従来のタイマー装置のブロツク図であ
る。第１図において、１はタイマー装置で内部に
はあらかじめ設定した時計による時刻にオン又は
オフ信号を発生するタイマー制御部２とこの信号
で電源をオン・オフする電源スイツチ３がある。
電源プラグから給電された電源はタイマー制御部
２に電源を供給する電源回路１７とスイツチ３に
加えられ、スイツチ３を介してACアウトレツト
８に供給される。４は電気装置で電源スイツチ５
と電気回路６とを具備し、電源プラグ３４から電
源が供給される。 電気装置４をタイマー動作させるには、電源プ
ラグ７を電源（例えばAC100 Ｖ）に差し込みタ
イマー制御部２にオン又はオフさせる時刻をセツ
トし、電気装置４のプラグ３４をACアウトレツ
ト８に接続することにより電気装置４を動作又は
停止させている。 タイマー動作を行なわせるためにはスイツチ５
を閉じておかなければならない。。ところで装置
４としてステレオ装置を考えた場合、所定の時刻
にスイツチ３を閉じてラジオ放送を受信するよう
にタイマー装置をセツトした後、所定の時刻前に
装置４の電源を入れるためにはタイマー装置のオ
ンする時間を変更するか、電源プラグ３４をアウ
トレツト８から抜いて直接電源に接続しなければ
ならない。 このため通常タイマー装置１にはタイマー解除
スイツチが設けられており、電気装置４の電源オ
ン・オフ制御はタイマー動作に関係なくタイマー
解除スイツチにて行うことができるが、タイマー
動作を継続して行ないたい場合にはその都度タイ
マー解除スイツチを操作しなければならず、操作
が複雑となる欠点がある。 本発明はそのような欠点を解決し操作性を向上
させるタイマー装置を得るものである。 以下本発明になるタイマー装置を第２図に示す
一実施例により説明する。第２図において、９，
１０はタイマーで、タイマー９の出力とスイツチ
１１の出力はOR回路１３を介してフリツプフロ
ツプ回路１５のセツト入力端子１８に接続され、
タイマー１０の出力とスイツチ１２の出力はOR
回路１４を介してフリツプフロツプ１５のリセツ
ト入力端子に接続されている。フリツプフロツプ
回路１５の出力端子２０はドライバー回路１６に
接続され、スイツチ３を制御する。１７は電源回
路で電源プラグ７から供給される交流電源を安定
化した直流電源に変えるもので、その直流電源を
タイマー装置に動作させるための電源に用いてい
る。ACアウトレツト８はスイツチ３によつて給
電が制御される。 このような装置においてタイマー９には電源を
時刻がセツトされ、タイマー１０には電源を遮断
する時刻がセツトされる。そして電気装置４のス
イツチ５を閉じておく。時刻がタイマー９，１０
のセツトした時刻になると、タイマー９，１０か
ら出力としてパルスが発生する。タイマー９，１
０の場合OR回路１３を介してフリツプフロツプ
回路１５のセツト端子１８にパルスが加わり、そ
の出力端子２０をレベル〔１〕の状態とし、ドラ
イバ回路１６でスイツチ３を閉じる。タイマー１
０の場合OR回路１４を介してフリツプフロツプ
回路１５のリセツト端子１９にパルスを加え、出
力端子２０をレベル

〔０〕の状態とし、ドライバ
回路１６でスイツチ３を開く。 タイマー装置１の動作中に電源装置４を動作さ
せるには、スイツチ１１を押すことによつて電源
回路１７で作られたレベル〔１〕の電圧がOR回
路１３を介してフリツプフロツプ回路１５のセツ
ト端子１８に加えられ、出力端子２０をレベル
〔１〕にしドライバ回路１６でスイツチ３を閉じ
る。電気装置４を停止させるにはスイツチ１２を
押すことによつてレベル〔１〕の電圧がOR回路
１４を介してフリツプフロツプ回路１５のリセツ
ト端子１９に加えられ、出力端子２０をレベル

〔０〕にしてドライバ回路１６でスイツチ３を開
く。このようにすることによりタイマー動作機能
を損うことなく電源のオン・オフが自由にでき
る。 第３図はタイマー装置を被制御電気装置内に内
蔵させた場合を示し、第２図における電気装置４
のスイツチ５はスイツチ１１，１２に対応するの
で、第２図のスイツチ５を省略できる。 第４図は第３図に示すタイマ機能をマイクロコ
ンピユータで実施した場合を示す。２１はマイク
ロコンピユータで、内部にマイクロコンピユータ
２１を動作させるプログラムが記憶されたROM
とデータを書き込むRAMを持つている。RAMの
データ内容は現在の時刻や、タイマー時間等があ
る。マイクロコンピユータ２１は入出力信号の制
御をプログラムによつて行なうことができる。こ
のタイマー装置はオン時間を２個、オフ時間を２
個設定できる。 マイクロコンピユータ２１の動作を第５図に示
すプログラムチヤートにより説明する。処理２２
でRAM内の現在時刻のデータを作成した後、判
断２３でドライバ回路１６への出力が

〔０〕か
〔１〕かの状態を見てスイツチ３が閉か開かを判
断する。電源が投入されている場合には判断２８
に進み、スイツチ１２が押されたかを判断し、押
されていなかつた場合、判断２９で現在の時刻と
RAM内の電源を切るためのタイマー１の時間と
比較し、一致しているか否かを判断する。この判
断で不一致の場合判断３０で別の電源を切るタイ
マ２と現在時間を比較する。上記３つの判断でス
イツチが押された場合や、タイマーの時間が現在
時刻と一致した場合には処理３１で電源を切るた
めにドライバ回路への出力を

〔０〕レベルにす
る。電源が遮断されている状態では判断２４へ進
み、スイツチが押されたかを判断し、押れなかつ
た場合には判断２５で現在時刻と電源を投入させ
るタイマー１のデータとを比較し、不一致の時は
判断２６でタイマー２のデータと比較する。判断
２４から判断２６でスイツチが押された場合、タ
イマーと現在時刻が一致した場合には処理２７を
行い、ドライバ回路１６への出力を〔１〕にして
電源を入れる。 上記の処理を終了するとRAM内のタイマーの
データを変更するかの判断３２を行ない、変更す
る場合には処理３３でタイマーのセツト時間を変
更する。以上の処理を順次行うことによつてタイ
マー機能と電気装置の電源キーの機能をマイクロ
コンピユータ２１に持たせることができる。 第６図は操作キーを一度押すとオンとなり、再
び押すとオフとなる電源スイツチを用いた場合の
実施例を示す。スイツチ３５が電源をオン・オフ
するスイツチで、マイクロコンピユータのプログ
ラムチヤートは第５図の判断２４，２８がそれぞ
れスイツチ３５が押されたか否かの判断となるも
ので、スイツチ３５を押すことによつて電源オン
の状態に、またオフの状態がオンの状態に反転す
る。これにより１個のスイツチで電源をオン・オ
フさせることができる。 以上述べたように本発明によれば、１個の電源
遮断器で電気装置の電源キーによる開、閉とタイ
マーによる開、閉ができ、電源ラインが簡略化さ
れる。特にタイマー装置を内蔵する装置において
はタイマーの状態を考慮することなく主電源キー
を操作することができる。

【図面の簡単な説明】

第１図は従来のタイマー装置のブロツク図、第
２図は本発明のタイマー装置の一実施例を示すブ
ロツク図、第３図は本発明の他の実施例を示すブ
ロツク図、第４図はマイクロコンピユータを使用
した本発明の他の実施例を示すブロツク図、第５
図はマイクロコンピユータの動作を説明するため
のプログラムフローチヤート図、第６図は本発明
の他の実施例を示すブロツク図である。 １：タイマー装置、２：タイマー制御部、３：
電源スイツチ、４：電気装置、５：電源キー。

Claims (1)

【特許請求の範囲】
1. １ 設定された時刻にオンないしオフ信号を発生
   するタイマー部と；前記タイマー部と別にオンな
   いしオフ信号を発生する主操作部と；前記タイマ
   ー部および主操作部に接続され前記タイマー部お
   よび主操作部の少なくとも一方からオン信号が出
   力されている場合にオン信号を出力する論理演算
   手段と；前記論理演算手段の出力端に制御入力端
   を接続されたスイツチ手段を備えたことを特徴と
   するタイマー装置。