JPS6255677B2 - - Google Patents
Info
- Publication number
- JPS6255677B2 JPS6255677B2 JP55057714A JP5771480A JPS6255677B2 JP S6255677 B2 JPS6255677 B2 JP S6255677B2 JP 55057714 A JP55057714 A JP 55057714A JP 5771480 A JP5771480 A JP 5771480A JP S6255677 B2 JPS6255677 B2 JP S6255677B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- circuit
- signal
- output
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
この発明は、鍵数よりも少ない楽音発生チヤン
ネルを具え、押圧鍵をいずれかの楽音発生チヤン
ネルに割当てて発音させるようにした電子楽器に
おいて、楽音発生チヤンネルと鍵域（あるいは鍵
盤）との関係を固定せずに、演奏モードに応じて
変更するようにしたことに関連するものであり、
詳しくは、演奏モード切換時の短時間の間パーカ
ツシブ系エンベロープの楽音の発生を禁止するよ
うにしたことに関する。 一般にメロデイ演奏に使用されることが多い上
鍵盤と、一般に伴奏演奏に使用されることが多い
下鍵盤とを具える電子楽器にあつては、上鍵盤音
と下鍵盤音の音色を異ならせるのが普通であり、
そのために上鍵盤用の複数の楽音発生チヤンネル
と下鍵盤用の複数の楽音発生チヤンネルとを夫々
独立に構成しなければならない。そのようなタイ
プの電子楽器としては、例えば特願昭52−93992
号（特開昭54−28614号）に開示されたものが知
られている。上鍵盤用及び下鍵盤用の楽音発生チ
ヤンネル数は同時最大発音数（例えば10前後）に
見合つた数だけ夫々設けなければならない。これ
は、上鍵盤のみを両手で演奏したり、あるいは下
鍵盤のみを両手で演奏したりすることがあるため
である。しかし、上鍵盤と下鍵盤を使用した一般
的な演奏形態においては、上鍵盤を用いて一方の
手（右手）でメロデイ演奏を行い、下鍵盤を用い
て他方の手（左手）で伴奏演奏を行うものであ
る。その場合、上鍵盤用楽音発生チヤンネル及び
下鍵盤用楽音発生チヤンネル共、実際に利用され
る楽音発生チヤンネル数は全チヤンネル数よりも
かなり少なくなり（夫々１乃至３チヤンネル程
度）、多くの利用されない楽音発生チヤンネルが
無駄となる。 他方、鍵盤を一段しか持たない電子楽器におい
ても鍵域分割によつて高音側鍵域でメロデイを演
奏し低音側鍵域で伴奏を演奏し、夫々を異なる音
色で発音することが実施されている。その種の電
子楽器においては、メロデイ及び伴奏に夫々対応
して複数の楽音発生チヤンネルを夫々独立に設け
ているが、各々のチヤンネル数はそれほど多くな
いのが普通である。これは、利用されない楽音発
生チヤンネルが生じる無駄を防ぎ、製造コストを
低くおさえるためである。しかし、予定された演
奏態様（例えばメロデイは１音、伴奏は同時に３
音）の枠を外れて、自由な演奏（例えばメロデイ
音色で同時に多数の音を演奏する）を行おうとす
る場合、限られた少数のメロデイ用楽音発生チヤ
ンネルしかない電子楽器においては演奏が不可能
となるという不都合が生じる。 上述の点に鑑みて、楽音発生チヤンネルと鍵域
（あるいは鍵盤）との関係を固定せずに、その関
係を演奏モードに応じて変更し得るようにし、楽
音発生チヤンネルすべてを全鍵域によつてメロデ
イ音発生のために利用したりあるいは楽音発生チ
ヤンネルをメロデイ音（特定鍵域の音）と伴奏音
（別の鍵域の音）とで分けて利用する等の変更が
できるようにした電子楽器が先行出願（特願昭54
−112580号）において提案されている。この先行
出願によれば、楽音発生チヤンネルの総数を節約
できることにより製造コストをおさえることがで
き、しかも楽音発生チヤンネルを演奏モードに応
じて有効利用することによりメロデイ演奏のみの
演奏モード（第１の演奏モード）あるいはメロデ
イ演奏と伴奏演奏とから成る演奏モード（第２の
演奏モード）などいずれの演奏モードにおいても
支障のない演奏が可能となるが、演奏モード切換
時に次のような不都合が生じるおそれがあつた。
すなわち、鍵盤演奏を開始する前に十分な余裕を
もつて演奏モード切換操作を行えば特に問題は生
じないのであるが、押鍵演奏中あるいは間奏等の
短い期間において演奏モード切換操作を行つた場
合は、モード切換えによつて或る楽音発生チヤン
ネルにおける楽音発生態様が変更されたにもかか
わらず、モード切換前にそのチヤンネルに割当て
られていた音がモード切換後も残されることによ
り不要な音が発生されることがある。例えば、楽
音発生チヤンネルがＡ，Ｂ，Ｃ，Ｄ，Ｅの５チヤ
ンネルであるとし、第１のモードのときは５チヤ
ンネルＡ〜Ｅすべてがメロデイ音のために使用さ
れ、第２のモードのときはチヤンネルＡ，Ｂがメ
ロデイ音、チヤンネルＣ，Ｄ，Ｅが伴奏音のため
に夫々使用されるとし、チヤンネルＣ，Ｄ，Ｅの
いずれかに割当てられたメロデイ音が発音中のと
きに第１のモードから第２のモードに切換えられ
たとする。この場合、モード切換後はチヤンネル
Ｃ，Ｄ，Ｅは伴奏音用のチヤンネルに変更される
が、モード切換前におけるメロデイ音の割当てが
残されるのでメロデイ演奏のために押鍵された音
が伴奏音用チヤンネルＣ，Ｄ，Ｅから発音されて
しまう。上記とは逆にチヤンネルＣ，Ｄ，Ｅのい
ずれかに割当てられた伴奏音が発音中のときに第
２のモードから第１のモードに切換えられた場合
も上述と同様な不都合が生じる。更に上述のよう
な不都合に限らず、演奏モード切換時は発音割当
て回路あるいは楽音発生回路内の各楽音発生チヤ
ンネルの楽音発生態様が切換えられる過渡期であ
るため、発音中の音が存在する場合はその音の発
音割当て動作に予期せぬ不都合が生じることがあ
る。 この発明は上述の点に鑑みてなされたもので、
演奏モード切換時において発音割当て動作に不都
合が生じないようにすることを目的とする。この
目的の達成のため、この発明では、複数の鍵を具
える鍵盤と、鍵の総数よりも少ない複数の楽音発
生チヤンネルから成る楽音発生手段と、前記鍵盤
で押圧されている鍵を検出する押鍵検出手段と、
演奏モードを選択し、前記楽音発生チヤンネル及
び前記鍵盤の鍵を該演奏モードに応じて異なる態
様で夫々グループ化しかつグループ化された各チ
ヤンネルグループにおける楽音発生態様を該演奏
モードに応じて夫々異ならせるモード選択手段
と、前記押鍵検出手段で検出された押圧鍵にもと
づく音の発音を、前記演奏モードに応じて該押圧
鍵が属する鍵グループに対応してグループ化され
たチヤンネルグループ内のいずれかのチヤンネル
に割当てる発音割当て手段とを具える電子楽器に
おいて、前記モード選択手段によつて選択される
演奏モードが切換えられたことを検出し、モード
切換時にモード切換パルスを発生するモード切換
制御手段と、前記楽音発生チヤンネルのうち少な
くとも前記演奏モードの切換えによつて楽音発生
態様が変化する楽音発生チヤンネルの割当てを前
記モード切換パルスにもとづいて消去する割当て
消去手段とを更に具えたことを特徴とする。前記
モード切換パルスによつて少なくとも演奏モード
の切換えによつて楽音発生態様が変化する楽音発
生チヤンネルの発音割当てを強制的に消去するこ
とにより、モード切換パルス発生中は発音割当て
手段における前記楽音発生チヤンネルの発音割当
て動作及び楽音発生手段における楽音発生動作が
実質的に禁止される。これにより、モード切換時
の過渡期において、不都合な発音割当て動作が行
われたり、不要な音が発生されることが防止され
る。 ところで、このように構成した電子楽器におい
ては、演奏モードの切換え時に割当て消去手段に
よつて楽音発生チヤンネルの割当てが消去される
ので、新たに次のような不都合が生じるおそれが
ある。すなわち、例えば、楽音発生チヤンネルす
べてをメロデイ音のために利用する第１の演奏モ
ードから楽音発生チヤンネルをメロデイ音と伴奏
音とで分けて利用する第２の演奏モードに切換え
たとき、上述したように割当て消去手段によつて
伴奏音用に変わつた楽音発生チヤンネルの割当て
が消去されるため、該チヤンネルに以前割当てら
れていたメロデイ音の押鍵が持続されている場合
はそのメロデイ音が新たなメロデイ用楽音発生チ
ヤンネルのいずれかに割当てし直される。このと
きメロデイ音としてパーカツシブ系エンベロープ
の音色（例えばピアノ）が選択されているとする
と、実際は押鍵が持続されているにもかかわら
ず、あたかも２度押圧されたかのようにパーカツ
シブ音が２度発音されてしまう。１度目は本当に
鍵が押下げられたとき（このときは楽音発生チヤ
ンネルすべてがメロデイ音のために利用されてい
る）であり、２度目は演奏モードの切換えによつ
て伴奏用楽音発生チヤンネルに変わつたチヤンネ
ルからメロデイ用楽音発生チヤンネルに割当てし
直された直後である。これを簡単な例を挙げて説
明すると次のようになる。 楽音発生チヤンネルがＡ，Ｂ，Ｃ，Ｄ，Ｅの５
チヤンネルであるとし、楽音発生チヤンネルを分
割利用するときはチヤンネルＡとＢがメロデイ音
のために使用され、チヤンネルＣ，Ｄ，Ｅが伴奏
音のために使用されるとする。全チヤンネルＡ〜
Ｅをメロデイ音のために利用する第１の演奏モー
ドのときメロデイ用鍵域（あるいは鍵盤）で或る
鍵が押圧され、チヤンネルＣに割当てられたとす
ると、チヤンネルＣでは鍵押圧を示す信号（キー
オン信号）の立上りに同期してパーカツシブ系エ
ンベロープ信号を形成し、パーカツシブ系エンベ
ロープのメロデイ音を発音する。上記チヤンネル
Ｃに割当てられたメロデイ音に対応する鍵の押圧
が持続されているときに演奏モードが第２の演奏
モードに切換えられると、チヤンネルＣは伴奏音
用チヤンネルに変わるので割当て消去手段によつ
て該チヤンネルＣにおけるメロデイ音の割当てが
解除される。しかし、今までチヤンネルＣに割当
てられていたメロデイ音に対応する鍵の押圧は持
続しているので、第２の演奏モードにおけるメロ
デイ用チヤンネルＡ，Ｂのいずれかに割当てし直
す処理がなされる。何故割当てし直さねばならな
いのかというと、メロデイ音色としてパーカツシ
ブ系ではなく持続音系エンベロープの音色が選択
された場合の持続的発音を保証するためである。
しかし、この再割当て処理はメロデイ音色として
パーカツシブ系エンベロープの音色が選択されて
いる場合はかえつて障害となる。例えば、チヤン
ネルＡに割当てし直されたとすると、チヤンネル
Ａでは鍵押圧を示す信号（キーオン信号）が立上
り、この立上りに同期して該チヤンネルＡに対応
してパーカツシブ系エンベロープ信号が形成され
てしまう。これにより、演奏モード切換前ではチ
ヤンネルＣにおいて本当の鍵の押下げに対応して
パーカツシブ系メロデイ音が発音され、その後鍵
が持続的に押圧されているにもかかわらず、演奏
モード切換直後にはチヤンネルＡにおいて再割当
てに対応してチヤンネルＣのときと同じパーカツ
シブ系メロデイ音が再び発音されてしまう。 そこで、この発明は、演奏モード切換時の短時
間の間パーカツシブ系エンベロープの楽音の発生
を禁止することにより上述の不都合をも解消する
ようにしている。このため、この発明では、前述
した電子楽器において、更に、前記発音割当て手
段によつていずれかのチヤンネルに新たな割当て
がなされたときそのチヤンネルに対応してパーカ
ツシブ系エンベロープ形成用の短時間幅のキーオ
ン立上りパルスを発生し、前記楽音発生手段に供
給するキーオン立上りパルス発生手段を設けると
共に、前記モード切換制御手段からの前記モード
切換パルスの発生時に前記キーオン立上りパルス
の発生を禁止する禁止手段を設け、モード切換時
に前記キーオン立上りパルスの発生を禁止するこ
とによりパーカツシブ系エンベロープの楽音が前
記楽音発生手段から発生されるのを禁止するよう
にしたことも特徴とする。 前記モード選択手段によつて選択される演奏モ
ードが切換えられた場合は、前記発音割当て手段
における鍵グループとチヤンネルグループとの関
係もモードの切換に応じて変更される。その結
果、押圧が持続されている鍵が今まで（モード切
換前に）割当てられていたチヤンネルとは別のチ
ヤンネルに割当てし直されることも起る。そのよ
うな割当てし直しがモード切換時に起きた場合、
割当てし直されたチヤンネルでは新たな割当てと
して処理されるのでその割当てし直されたチヤン
ネルに対応して前記キーオン立上りパルス発生回
路からキーオン立上りパルスが発生される。この
とき発生されるキーオン立上りパルスは真の鍵押
下には対応していない偽のパルスである。この偽
のキーオン立上りパルスは前記モード切換制御回
路から発生されるモード切換パルスにもとづいて
前記禁止手段によつて禁止されるので、前記楽音
発生手段において偽のキーオン立上りパルスにも
とづいてパーカツシブ系エンベロープ音が形成さ
れることは起らない。こうしてこの発明の目的が
達成される。 以下で説明する実施例においては、モード選択
手段によつて選択可能なモードとして２種のモー
ドが示されている。その第１のモードは、１段鍵
盤の全鍵から成る１つの鍵グループを全部の楽音
発生チヤンネルから成る１つのチヤンネルグルー
プに関係づけて発音割当て処理を行わせ、それら
鍵グループ及びチヤンネルグループを第１の楽音
発生態様（例えばメロデイ演奏）に対応させるモ
ードであり、これを実施例ではノーマルモードと
呼んでいる。その第２のモードは、鍵盤を２つの
鍵グループに分割するとともに楽音発生チヤンネ
ルを２つのチヤンネルグループに分割し、１つの
鍵グループ（上鍵域）を１つのチヤンネルグルー
プに関係づけもう１つの鍵グループ（下鍵域）を
別のチヤンネルグループに関係づけて発音割当て
処理を行わせ、前者の関係を第１の楽音発生態様
（メロデイ演奏）に対応させ後者の関係を第２の
楽音発生態様（伴奏演奏）に対応させるモードで
あり、これを実施例では自動ベースコードモード
と呼んでいる。従つて、ノーマルモードと自動ベ
ースコードモードを含めて、チヤンネルグループ
数は大別して３つある。１つはノーマルモードの
ときの全チヤンネルから成るグループ（第１の楽
音発生態様すなわちメロデイ演奏に対応するも
の）、もう１つは自動ベースコードモードのとき
の１部のチヤンネルから成るグループ（第１の楽
音発生態様に対応するもの）、更にもう１つは自
動ベースコードモードのときの残りのチヤンネル
から成るグループ（第２の楽音発生態様すなわち
伴奏演奏に対応するもの）、である。モード切換
時において、押圧中の鍵が別チヤンネルに割当て
し直されることが起るのは、次のような場合であ
る。ノーマルモードから自動ベースコードモード
に切換えられた場合であつて、ノーマルモードの
ときに或るチヤンネルに割当てられていた鍵の押
鍵が依然として持続されており、しかもその鍵が
属する鍵グループはモード切換後も依然として第
１の楽音発生態様に対応するものであり、かつそ
の鍵がノーマルモードのときに割当てられていた
チヤンネルは自動ベースコードモードのときは第
２の楽音発生態様（伴奏演奏）に対応するチヤン
ネルグループに属するものに変わつた場合であ
る。そのような場合は、押鍵持続されている鍵を
第１の楽音発生態様（メロデイ演奏）に対応する
チヤンネルグループのいずれかに割当てし直さね
ばならない。 この発明の好適な実施態様において、前記発音
割当て手段は、発音割当てがなされているチヤン
ネルに対応してキーオン信号を記憶するキーオン
メモリを含む手段であり、前記キーオン立上りパ
ルス発生手段は、前記キーオンメモリから出力さ
れるキーオン信号の立上りに応答して短時間幅の
キーオン立上りパルスを発生する回路である。楽
音発生手段では、前記キーオン立上りパルスが与
えられた楽音発生チヤンネルにおいて該キーオン
立上りパルスにもとづいてパーカツシブ系エンベ
ロープ信号を形成する。更に好適な実施態様にお
いて、前記モード切換制御手段は、前記押鍵検出
手段におけるすべての鍵に関する押鍵の有無の検
出にもとづいて前記発音割当て手段が発音割当て
処理を行うのに要する最少限の押鍵検出割当て処
理サイクル時間と前記キーオン立上りパルスのパ
ルス時間幅とを加算したものよりも長い時間幅の
前記モード切換パルスをモード切換検出時に発生
する回路であり、前記禁止手段は、前記モード切
換パルスの発生時間の間前記キーオン立上りパル
ス発生回路からキーオン立上りパルスが出力され
るのを禁止するゲート回路から成る手段である。
最少限の押鍵検出割当て処理サイクル時間とは、
鍵盤のすべての鍵に関する押鍵の有無を一通り検
出しかつ押圧鍵に関する発音割当て処理を一通り
終了する時間である。モードの切換があつた場合
は、モード切換後の最初の押鍵検出割当て処理サ
イクル時間において、押圧鍵の検出とその発音割
当て処理（すなわち押鍵持続中の鍵の検出とその
再割当て処理）が完了する。新たな割当て（再割
当て）と同時にキーオン立上りパルスが発生す
る。従つて、モード切換検出時に、最少限の押鍵
検出割当て処理サイクル時間とキーオン立上りパ
ルス幅を加算した時間よりも長い時間幅のモード
切換パルスを発生して、このモード切換パルスに
よりキーオン立上りパルスの出力を禁止すれば、
再割当てによる偽のキーオン立上りパルスを確実
に禁止することができる。 以下の実施例では、押鍵検出手段はキー走査回
路であつて、１つの鍵の走査に要する時間（１キ
ー時間）は１回の割当て処理時間に相当し、鍵走
査によつて押圧鍵を検出しながらその押圧鍵の発
音割当て処理を行うようにしている。すなわち、
１つの鍵を走査している１キー時間の間に並行し
てその鍵に関する発音割当て処理が実行される。
その場合、最少限の押鍵検出割当て処理サイクル
時間は、全鍵を一通り走査する時間すなわちキー
走査１サイクルに要する時間（実施例では
4.5ms）である。 尚、以下の実施例では、発音割当て回路におけ
る時分割的なチヤンネルと実際に楽音を形成発生
する楽音発生チヤンネルとを便宜上区別するため
に後者を楽音発生系列ch１〜ch１０と称してい
るが、概念的には両者は共通するものである。す
なわち時分割的なチヤンネルは実際の楽音発生チ
ヤンネル（系列）を示している。また、楽音発生
チヤンネルを単にチヤンネルあるいは発音チヤン
ネルと略称することもある。 以下添付図面を参照してこの発明の実施例を詳
細に説明する。 実施例の全体構成の概略説明 第１図に示す電子楽器は一段鍵盤式のものであ
り、キースイツチマトリクス１０には一段鍵盤の
各鍵に対応するキースイツチがマトリクス状に配
列されている。キー走査回路１１はキースイツチ
マトリクス１０を高音側から走査し、各キーに対
応するタイムスロツトにおけるパルスの有無
（“１”か“０”か）によつて当該キーのオン・オ
フを示す時分割多重化されたキーデータKDを単
一の出力ラインに発生する。尚、キー走査回路１
１は低音側のキーから走査するようにしてもよい
が、以下では高音側から走査するものとして説明
する。 キー走査回路１１は、走査用のカウンタを含ん
でおり、現在走査中のキーを示す複数ビツトのキ
ーコード（ノートコードＮ１〜Ｎ４とオクターブ
コードＢ１〜Ｂ３とから成る）を該カウンタから
出力して走査キー表示ライン１２に供給する。ま
た、キー走査回路１１では、キースイツチマトリ
クス１０の各キーには対応していない余分の走査
時間を形成するようになつており、その間キーデ
ータKDを送出しないことにより、後段の回路で
各種自動演奏用のキー情報類を形成するための時
間的余裕を確保している。更に、キー走査回路１
１では、キー走査に関連する様々なタイミング信
号を形成し、他の回路に供給するようになつてい
る。それらのキー走査関連タイミング信号の詳細
は後に明らかにする。 第１図に示す電子楽器は、自動ベースコード演
奏機能を具えており、自動ベースコード演奏が選
択されていない場合は鍵盤の全鍵を第１の楽音発
生態様（メロデイ演奏）で発音するよう全発音チ
ヤンネルを全鍵共通に利用し、自動ベースコード
演奏が選択された場合は鍵盤の一部の鍵域を第２
の楽音発生態様（自動ベースコード演奏及び自動
アルペジヨ演奏すなわち伴奏演奏）に対応させ、
残りの鍵域を第１の楽音発生態様（メロデイ演
奏）に対応させるようにしている。鍵盤を第１及
び第２の楽音発生態様のために分割利用する場合
は、全発音チヤンネルのうち所定の発音チヤンネ
ルグループが第２の楽音発生態様のために専用に
利用され、残りの発音チヤンネルグループが第１
の楽音発生態様のために専用に利用される。 第２の楽音発生態様のために使用される鍵域で
は、伴奏コード（和音）が押鍵指定される。自動
ベース音は、押鍵指定された伴奏和音とベースパ
ターンデータとにもとづいて自動的に形成され
る。第２の楽音発生態様のための発音チヤンネル
グループ（伴奏用チヤンネル）は、和音のための
所定の発音チヤンネルと、自動ベース音のための
専用の発音チヤンネルを含んでいる。 更に、第１図に示す電子楽器は、自動ベースコ
ード演奏に連動する自動アルペジヨ演奏機能を具
えている。自動ベースコード演奏が選択されたと
き、これに連動して自動アルペジヨ演奏も選択さ
れ、伴奏和音の構成音がアルペジヨ形式で自動的
に発音されるようになつている。そのため、第２
の楽音発生態様のための発音チヤンネルグループ
には、自動アルペジヨ音のための専用の発音チヤ
ンネルを更に含んでいる。 第１図に示す電子楽器の鍵盤及び発音チヤンネ
ルを、第１の楽音発生態様のみで利用するか、あ
るいは第１及び第２の楽音発生態様で分割利用す
るかは、モード選択回路１３によつて選択され
る。モード選択回路１３は、主として、自動ベー
スコード演奏のフインガードコードモードを選択
するスイツチFC−SWと、シングルフインガーモ
ードを選択するスイツチSF−SWを具えており、
その他付随的な機能選択スイツチとしてメモリ機
能選択スイツチＭ−SWと、利用チヤンネル選択
スイツチ10／７−SWとを具えている。更に、モ
ード選択回路１３では、上記各スイツチのオン・
オフ状態を取込むラツチ装置１４と、このラツチ
装置１４に取込まれた各スイツチのオン・オフ状
態にもとづいて各種モード信号10／７，Ｍ，
FC，SF，ABCを発生すると共にモード切換時に
モード切換えを示すパルス△，△ABCを発生
するモード切換制御回路１５とを具えている。 フインガードコードモード選択スイツチFC−
SWあるいはシングルフインガーモード選択スイ
ツチSF−SWがオンされているとき、自動ベース
コード演奏（更にそれに連動して自動アルペジヨ
演奏）が選択されていることを意味し、この電子
楽器の鍵盤と発生チヤンネルは第１及び第２の楽
音発生態様によつて分割利用される。このとき、
自動ベースコードモード信号ABCが“１”とな
り、上述のように分割利用すべきことを指示す
る。尚、スイツチFC−SWの出力“１”はインバ
ータ１６で反転されてアンド回路１７に加わり、
スイツチSF−SWの出力を阻止するようになつて
おり、フインガードコードモード（FC）の方が
シングルフインガーモード（SF）に優先する。 両スイツチFC−SW，SF−SWが共にオフのと
きは自動ベースコード演奏が選択されていないこ
とを意味し、その場合はこの電子楽器の鍵盤と発
音チヤンネルは第１の楽音発生態様のみで利用さ
れる。自動ベースコード演奏が選択されていない
モードを、以下ではノーマルモードということに
する。ノーマルモードの場合、自動ベースコード
モード信号ABCは“０”である。 モード切換制御回路１５では、自動ベースコー
ドモード（フインガードコードモードあるいはシ
ングルフインガーモード）からノーマルモードに
変化した場合、あるいはその逆に変化した場合、
モード切換パルス△ABCを一定時間の間発生す
る。このモード切換パルス△ABCは、第２の楽
音発生態様（自動ベースコード演奏）によつて利
用される発音チヤンネルグループの発音割当てを
クリアしたり各種回路の動作を一時的に禁止する
働きをする。この発音チヤンネルグループは、第
１及び第２の楽音発生態様の両方によつて使い分
けられるため、モード切換時に古い発音データ
（第１あるいは第２の楽音発生態様の一方のため
の発音データ）をこのモード切換パルス△ABC
によつて一旦クリアし、新しい発音データ（第１
あるいは第２の楽音発生態様の他方のためのデー
タ）を割当てる準備をするのである。特に、鍵盤
演奏中にモードを切換えた場合に、切換えによる
過渡的な不要な音の発生を禁止するためにこのモ
ード切換パルス△ABCは有効である。 メモリ機能選択スイツチＭ−SWは、自動ベー
スコード演奏時において押鍵データを離鍵後も記
憶して、離鍵後も自動ベース音、和音等を発生し
続けるメモリ機能を選択するスイツチである。利
用チヤンネル選択スイツチ10／７は、利用する全
発音チヤンネル数を選択するスイツチであり、こ
の実施例では10チヤンネルか７チヤンネルかの一
方を選択することができる。このスイツチ10／７
がオフのときは10チヤンネルが選択される。 発音割当て回路１８は、各タイムスロツトにお
けるパルスの有無によつて押圧鍵を示す時分割多
重化されたキーデータKDにもとづいて押圧鍵の
発音を発音チヤンネルのいずれかに割当てる働き
をする発音割当て制御部１９を含んでいる。発音
チヤンネル数は最大で10個であり、上述のスイツ
チ10／７がオンされたときは最大発音チヤンネル
数が７個に縮減される。更に、発音割当て回路１
８は、タイミング信号発生回路２０とウインドウ
回路２１とを含んでいる。 タイミング信号発生回路２０は、各発音チヤン
ネルの時分割タイミングに対応してチヤンネルタ
イミング信号UchT，LchT，PchT，AchTを発
生する。或るチヤンネルタイミングでどのチヤン
ネルタイミング信号（UchT，LchT，PchT，
AchT）が発生するかによつて、そのチヤンネル
が第１の楽音発生態様によつて利用されるかある
いは第２の楽音発生態様によつて利用されるかを
示す。モード選択回路１３から与えられる各種モ
ード信号10／７〜△ABCの状態に応じて各チヤ
ンネルタイミング信号UchT〜AchTが発生する
チヤンネルタイミングが切換えられる。この切換
えによつて、発音チヤンネルすべてを第１の楽音
発生態様のために利用するか、あるいは第１と第
２の楽音発生態様とで分割利用するかの切換え制
御が可能となる。 ウインドウ回路２１は、キー走査回路１１から
与えられたキーデータKDを、モード選択回路１
３から与えられる各種モード信号の状態に応じ
て、第１あるいは第２の楽音発生態様の一方に振
分けるためのものである。ノーマルモードの場合
は、すべての鍵のキーデータKDを第１の楽音発
生態様に振分けるが、自動ベースコードモードの
場合は、所定の鍵域のキーデータKDを第１の楽
音発生態様に振分け、他の鍵域のキーデータKD
を第２の楽音発生態様に振分ける。各楽音発生態
様に応じて振分けられたキーデータKDは発音割
当て制御部１９に与えられ、タイミング信号発生
回路２０から与えられるチヤンネルタイミング信
号UchT，LchTによつて指示されたチヤンネル
グループのいずれかに割当てられる。尚、タイミ
ング信号発生回路２０から発生されるオフチヤン
ネルタイミング信号OFchTは、モード切換パル
ス△ABCにもとづいて発生されるもので、発音
割当てをクリアすべきチヤンネルを指示する。 発音割当て回路１８に付随して設けられている
トランケート回路２２は、最も古く離鍵されたチ
ヤンネル（トランケートすべきチヤンネル）を検
出する回路であり、最も古く離鍵されたチヤンネ
ルに対応してトランケートチヤンネル信号TRUN
を発生する。発音割当て制御部１９では、このト
ランケートチヤンネル信号TRUNによつて指定さ
れたチヤンネルに対応して新たな押圧鍵の発音を
割当てる。 発音割当て制御部１９では、キー走査回路１１
から与えられたキーデータKDを新たに割当てる
べきことを決定したとき、割当てるべきチヤンネ
ルのタイミングに対応して１発のロード信号LD
（割当て命令）を発生する。同時に、発音割当て
制御部１９では、ロード信号LDを発生したチヤ
ンネルに対応してキーオン信号KO１を記憶し、
出力する。 キー情報変換部２３は、発音割当て回路１８で
割当てたキーデータKDを複数ビツトのキーコー
ドに変換して記憶するものである。キー情報変換
部２３は、各発音チヤンネルに割当てられた音の
キーコードを記憶するキーコードメモリ２４を含
んでいる。キーコードメモリ２４にはキー走査回
路１１から走査キー表示ライン１２を介してキー
コードＮ１〜Ｎ４，Ｂ１〜Ｂ３が与えられてお
り、発音割当て制御部１９からロード信号LDが
与えられたとき、入力側に与えられているキーコ
ードＮ１〜Ｂ３をロード信号LDが発生したチヤ
ンネルに対応して記憶する。 また、キー情報変換部２３は比較回路２５を含
んでおり、走査キー表示ライン１２に与えられた
走査キーを示すキーコードとキーコードメモリ２
４に記憶している割当て済みのキーコードとを比
較する。キーコードメモリ２４は、発音割当て回
路１８における各チヤンネルの時分割タイムスロ
ツトに同期して各チヤンネルに割当て済みのキー
コードを時分割的に出力する。この各チヤンネル
の時分割タイミングはキー走査タイミングに比べ
て高速であり、走査キー表示ライン１２に１つの
キーコードＮ１〜Ｂ３が出力されている間に、キ
ーコードメモリ２４からはすべてのチヤンネルの
キーコードが出力されるようになつている。比較
回路２５は両入力のキーコードが一致すると一致
信号EQを出力し、発音割当て制御部１９に供給
する。発音割当て制御部１９では、この一致信号
EQの有無によつて、今、与えられているキーデ
ータKDが既に割当て済みのものであるか否かを
判断する。 キー情報変換部２３において設けられているオ
クターブコード変換回路２６，２７は、自動ベー
スコード演奏あるいは自動アルペジヨ演奏のため
の処理の際に、キーコードのオクターブコードＢ
１〜Ｂ３の値を変更するためのものである。多重
化回路２８はキーコードメモリ２４から出力され
る各チヤンネルに割当てられたキーコードＮ１〜
Ｎ４，Ｂ１〜Ｂ３と、発音割当て制御部１９から
出力されるキーオン信号KO１とを４ビツトのデ
ータKC１〜KC４に多重化するものである。多重
化する理由は、一点鎖線２９で区切つた部分が
別々の集積回路から成るため、接続ピン数を節約
するようにしたのである。 尚、発音割当て回路１８内のタイミング信号発
生回路２０からは、キー走査時間を設定するクロ
ツクパルスφA，φBも発生され、キー走査回路１
１に供給される。 キー走査回路１１から出力されるキーデータ
KDは和音検出制御回路３０にも供給される。和
音検出制御回路３０は、主に自動ベースコード演
奏における伴奏和音を検出するものであるが、多
機能を有している。和音検出制御回路３０内の構
成を機能別に分けると、フインガードコードモー
ド用（FC）和音検出部３１と、シングルフイン
ガーモード用（SF）根音検出優先回路３２と、
シングルフインガーモード用（SF）和音種類検
出部３３と、アルペジヨ用（ARP）キーデータ
記憶部３４とを含む。下鍵域キーデータレジスタ
３５が、FC和音検出部３１、SF和音種類検出部
３３、及びARPキーデータ記憶部３４によつて
共用されている。また、マイナ和音（min）メモ
リ３６とセブンス和音（7th）メモリ３７がFC和
音検出部３１とSF和音種類検出部３３によつて
共用される。 FC和音検出部３１は、キーデータKDのうち第
２の楽音発生態様に利用される鍵域（これを下鍵
域ということにする）における押圧キーデータの
組合せにもとづいて伴奏和音を検出し、検出した
和音の根音名を表わす根音データRTLDと、和音
種類を表わすデータminあるいは7thを出力す
る。マイナ和音のときデータminが“１”、セブ
ンス和音のときデータ7thが“１”、メジヤ和音の
ときは両データmin、7thが共に“０”である。
これらのデータmin、7thはメモリ３６，３７に
記憶される。 シングルフインガーモード（SF）において
は、第２の楽音発生態様に利用される下鍵域（す
なわち伴奏用の鍵域）において、和音の根音を示
す１つの鍵を最高音（または最低音）として押圧
し、同じ鍵域のそれよりも低音側（または高音
側）の鍵の所定の押鍵（または押鍵しないこと）
によつてメジヤ、マイナ、セブンスの和音種類を
指定するものとしている。そのため、SF根音検
出優先回路３２では、下鍵域のキーデータKDの
うち最高音（または最低音）の押圧キーデータを
優先検出し、根音データRTLDとして出力する。
また、SF和音種類検出部３３では、回路３２で
優先検出した最高音（または最低音）以外の押圧
キーデータから和音種類を検出し、メモリ３６ま
たは３７に記憶する。例えば、根音指定押圧鍵以
外の白鍵が押圧された場合はセブンス和音とし、
黒鍵が押圧された場合はマイナ和音とし、根音指
定押圧鍵以外は何も押圧されない場合はメジヤ和
音とする。 和音検出制御回路３０は、キーデータKDのう
ち下鍵域のキーデータを選択して下鍵域キーデー
タLKKDとして出力する。この下鍵域キーデータ
LKKDは下鍵域ニユーキーオン検出回路３８に供
給され、下鍵域で何らかの鍵が新たに押圧された
ときに下鍵域ニユーキーオン信号LANKOが該回
路３８から発生される。 また、和音検出制御回路３０は、下鍵域キーデ
ータLKKDを記憶し、下鍵域で何らかの鍵が押圧
されているとき“１”となる下鍵域キーオン信号
LKOを発生する。この下鍵域キーオン信号LKO
は下鍵域キーオンメモリ３９に記憶され、下鍵域
で何らかの鍵が押圧されているとき直流的に
“１”となる下鍵域エニイキーオン信号LKAKO
が該メモリ３９から出力される。この信号
LKAKOはメモリモード（Ｍが“１”）のときは
離鍵後も“１”を持続する。 自動ベースコード処理回路４０は、和音検出制
御回路３０で検出された根音データRTLDを記憶
しシフトする根音シフトレジスタ４１と、ベース
音キーデータ形成回路４２と、シングルフインガ
ーモード用（SF）和音キーデータ形成回路４３
とを含んでいる。根音シフトレジスタ４１は、根
音名のタイミングに対応して発生する根音データ
RTLDを順次シフトし、各シフトステージから根
音に対する所定音程度数の音（従音）のタイミン
グデータを出力する。ベース音キーデータ形成回
路４２では、根音シフトレジスタ４１の出力と和
音種類データmin、7th、及びベースパターンデ
ータBassPTにもとづいて、ベースパターンデー
タBassPTが示す音程度数に相当する音名のタイ
ミングデータすなわちベース音キーデータKPを
発生すると共に、そのベース音のオクターブコー
ドＢ１′〜Ｂ３′を発生する。また、ベースパター
ンデータBassPTの発生タイミングに対応してベ
ース音の発音タイミングを示すベースタイミング
信号BTを発生する。SF和音キーデータ形成回路
４３では、根音シフトレジスタ４１の出力と和音
種類データmin、7thにもとづいて、和音の根音
と従音（和音構成音）の音名を示すタイミングデ
ータ（シングルフインガー和音キーデータ
SFKL）を発生する。 和音検出制御回路３０内のアルペジヨ用
（ARP）キーデータ記憶部３４は、フインガード
コードモード（FC）あるいはシングルフインガ
ーモード（SF）による伴奏和音の構成音の各キ
ーデータを記憶し、そのキーデータAKDをアル
ペジヨ音キーデータ形成回路４４に供給する。ア
ルペジヨ音キーデータ形成回路４４では、アルペ
ジヨパターンデータArpPTによつて指定された
音高順位の音を和音構成音キーデータAKDの中
から探し出し、探し出した音名のタイミングに対
応してアルペジヨ音キーデータKAを発生すると
共に、そのアルペジヨ音のオクターブコードＢ
１″〜Ｂ３″を出力する。また、アルペジヨパター
ンデータArpPTの発生タイミングに対応してア
ルペジヨ音の発音タイミングを示すアルペジヨタ
イミング信号ATを出力する。また、アルペジヨ
パターンデータArpPTによつて指定された音高
順次の音を探し出すために、キー情報変換部２３
の比較回路２５から出力される一致信号EQがア
ルペジヨ音キーデータ形成回路４４で利用され
る。 シングルフインガー和音キーデータSFKL、ベ
ース音キーデータKP、アルペジヨ音キーデータ
KAにおける各音名のタイミングは、キー走査回
路１１から出力されるキーデータKDのタイミン
グと一致している。自動的に形成されたこれらの
キーデータSFKL，KP，KAは発音割当て回路１
８に供給され、第２の楽音発生態様のための発音
チヤンネルグループに割当てられる。ベース音の
オクターブコードＢ１′〜Ｂ３′及びアルペジヨ音
のオクターブコードＢ１″〜Ｂ３″はオクターブコ
ード変換回路２６に供給され、ライン１２の走査
キーのオクターブコードＢ１〜Ｂ３に代わつてキ
ーコードメモリ２４に供給される。また、シング
ルフインガーモード（SF）の場合も、シングル
フインガーモード信号SFにもとづいてオクター
ブコード変換回路２６で独自のオクターブコード
が形成され、ライン１２の走査キーのオクターブ
コードに代わつてキーコードメモリ２４に供給さ
れる。 ベースパターンデータBassPT及びアルペジヨ
パターンデータArpPTは、オートリズム装置４
５内のパターン発生回路４６から発生される。オ
ートリズム装置４５は、多数のリズム選択スイツ
チ（図示せず）とパターン選択スイツチ（図示せ
ず）を具えており、選択されたリズム及びパター
ンに応じて所定のベースパターンデータ
BassPT、アルペジヨパターンデータArpPT、及
びコード（和音）発音タイミングパターンパルス
CTをパターン発生回路４６から発生する。ま
た、選択されたリズムに対応してリズム音信号
R.TONEを発生する。また、オートリズム装置４
５は、リズムが動いているか否かを示すリズムラ
ン信号RUNを発生する。RUNメモリ４７に
“１”がセツトされているときオートリズム装置
４５は動いており、リズム音信号R.TONEやパタ
ーンデータBassPT，ArpPT，CTを発生し得る
状態となつている。このとき、RUNメモリ４７
から出力されるリズムラン信号RUNは“１”で
ある。RUNメモリ４７がリセツトされると、オ
ートリズム装置４５は止まり、リズム音信号R.
TONEやパターンデータBassPT，ArpPT，CT
は発生されない。RUNメモリ４７は、リズムス
タートスイツチSTRTがオンされたとき、あるい
はシンクロスタートスイツチSYNCがオンで伴奏
用の下鍵域で何らかの鍵が押されたとき、オア回
路４８からの信号“１”によりセツトされる。シ
ンクロスタートスイツチSYNCの出力はアンド回
路４９に加わり、このアンド回路４９の他の入力
には下鍵域キーオンメモリ３９からの下鍵域エニ
イキーオン信号LKAKOが加わる。シンクロスタ
ートとは、鍵の押し始に同期してリズムをスター
トさせることである。パターンデータBassPT，
ArpPT，CTが発生されるには、単にRUNメモリ
４７がセツトされているだけでは不十分であり、
何らかのリズムが選択されていなければならな
い。 RUNメモリ４７は、モード切換パルス△ABC
によつて一旦リセツトされる。リズムスタートス
イツチSTRTがオンの場合は、パルス△ABCが消
去したとき再びセツトされるので、モード切換パ
ルス△ABCが発生している間だけリズム及び自
動演奏パターンが止まる。シンクロスタートスイ
ツチSYNCがオンの場合は、パルス△ABCの消去
後に下鍵域の鍵が最初に押圧されたときに再びセ
ツトされる。RUNメモリ４７がリセツトされて
いるとき（）あるいはリズムが全く選択さ
れていないときにリズムトツプ信号RSTPがオー
トリズム装置４５から発生される。このリズムト
ツプ信号RSTPは、自動ベースコード演奏制御の
ために利用される。 多重化回路２８は、各チヤンネルに割当てられ
たキーコードＮ１〜Ｂ３及びキーオン信号KO１
のみならず、モード選択回路１３から出力される
自動ベースコードモード信号ABC等、制御用の
信号類も多重化して出力する。 復調回路５０は多重化回路２８から送出された
多重化データKC１〜KC４からキーコードＮ１〜
Ｂ３、キーオン信号KO１、自動ベースコードモ
ード信号ABC等を別々に取出す回路である。復
調回路５０から取出されたキーコードＮ１〜Ｂ３
は楽音発生回路５１に供給される。楽音発生回路
５１は、各チヤンネルに対応して楽音発生系列
ch１〜ch１０を具えており、復調回路５０から
与えられる各チヤンネルのキーコードＮ１〜Ｂ３
をそのチヤンネルに対応する楽音発生系列ch１
〜ch１０に分配し、各楽音発生系列ch１〜ch１
０では分配されたキーコードＮ１〜Ｂ３に対応す
る音高の楽音信号を発生する。タイミング信号発
生部５２は、復調回路５０から与えられる基準パ
ルスSYにもとづいてタイミングパルスφA′，φ
B′、FBO〜FB１０を発生する。タイミングパル
スFBO〜FB１０は復調回路５０から出力される
各チヤンネルのキーコードＮ１〜Ｂ３を楽音発生
回路５１の各楽音発生系列ch１〜ch１０に分配
するために該楽音発生回路５１で利用される。楽
音制御回路５３は、復調回路５０から取出された
キーオン信号KO１や自動ベースコードモード信
号ABC等にもとづいて、楽音振幅エンベロープ
制御用のアタツク信号AT、デイケイ信号DCや自
動ベースコードモード信号ABC〓あるいはモー
ド切換パルス△ABC〓を発生し、更に音色選択
信号TCを発生する。楽音発生回路５１では、楽
音制御回路５３から発生された信号に従つて楽音
振幅エンベロープや音色を制御する。尚、モード
切換パルス△ABC〓はモード切換制御回路１５
から発生されるモード切換パルス△ABCとほぼ
同様なパルスであり、配線数の節約のためにパル
ス△ABCを楽音発生回路５１まで持つて来ず
に、モード信号ABCにもとづいてモード切換パ
ルス△ABC〓をあらためて作り直しているので
ある。 楽音制御回路５３内にはキーオン立上りパルス
発生回路５４を含んでおり、キーオン信号KO１
の立上り時に一定時間幅のキーオン立上りパルス
KO２を発生する。このキーオン立上りパルス
KO２にもとづいてアタツク信号ATを短時間だ
け発生させることにより楽音発生回路５１におい
てパーカツシブ型の振幅エンベロープを付与した
楽音を発生させる。キーオン立上りパルス発生回
路５４では、モード切換パルス△ABC〓が発生
しているときはキーオン立上りパルスKO２の発
生を禁止するようにしている。これは、モードの
切換えによつて押鍵中の音が別の発音チヤンネル
に割当て変更されることにより、実際は鍵の押し
始めでないのに偽のキーオン立上りパルスKO２
が発生されることがあるため、この偽のキーオン
立上りパルスKO２を禁止して、パーカツシブ型
エンベロープの音が二重に発生されることのない
ようにするためである。 楽音発生回路５１から発生された楽音信号及び
オートリズム装置４５から発生されたリズム音信
号R.TONEはサウンドシステム５５に供給され、
発音される。 尚、第１図においては、この実施例の電子楽器
の各部回路の大まかな配線のみが示されているだ
けであり、実際は更に多数の信号類が各部回路の
間で送受される。その詳細は第２図以降に示す各
部の詳細図において明らかになる。 クロツクパルスの説明 第１図の発音割当て回路１８内のタイミング信
号発生回路２０の詳細例は第２図に示されてい
る。このタイミング信号発生回路２０はチヤンネ
ルタイミング信号UchT〜AchTのみならず、キ
ー走査用のクロツクパルスφA，φBも発生する。 第２図において、イニシヤルクリア信号ICは
遅延フリツプフロツプ５６とアンド回路５７に加
わり、遅延フリツプフロツプ５６の出力がインバ
ータ５８で反転されてアンド回路５７の他の入力
に加わる。イニシヤルクリア信号ICは、電子楽
器の電源を投入したときに一定時間の間“１”に
立上る信号である。遅延フリツプフロツプ５６は
システムクロツクパルスφによつて駆動される。
システムクロツクパルスφは第３図に示すように
２相クロツクパルスφ１，φ２から成るものであ
り、データを取り込むタイミングはパルスφ１に
従い、取り込んだデータを出力するタイミングは
パルスφ２に従う。このシステムクロツクパルス
φの１周期分の時間を以下では１ビツトタイムと
いう。遅延フリツプフロツプ５６、アンド回路５
７、インバータ５８は微分回路を構成しており、
イニシヤルクリア信号ICの立上り（電源投入）
に応答して１ビツトタイム幅のパルスIC′をアン
ド回路５７から出力する（第３図参照）。 アンド回路５７の出力パルスIC′はオア回路５
９を介して11ステージ／１ビツトのシフトレジス
タ６０に入力されると共にフリツプフロツプ６１
のセツト入力（Ｓ）に加わる。フリツプフロツプ
６１はシステムクロツクパルスφに同期して駆動
されるもので、パルスφ１のタイミングでＳ入力
あるいはＴ入力の信号を取り込み、入力信号にも
とづいて設定された状態を示す信号をパルスφ２
のタイミングで出力する。フリツプフロツプ６１
の出力Ｑはセツト入力（Ｓ）に加わるパルス
IC′よりも１ビツトタイム遅れて“１”に立上る
（第３図の６１−Ｑ参照）。 シフトレジスタ６０は１ビツトタイム幅のパル
スIC′をシステムクロツクパルスφに従つて順次
シフトする。第１ステージＱ１から第10ステージ
Ｑ１０の出力はノア回路６２に加わり、ノア回路
６２の出力がオア回路５９を介してシフトレジス
タ６０に戻されると共にフリツプフロツプ６１の
Ｔ入力に加わる。シフトレジスタ６０の最終ステ
ージＱ１１に“１”がシフトされてきたとき、そ
の前のステージＱ１〜Ｑ１０の出力は“０”であ
り、ノア回路６２の出力が“１”となる。そのと
きノア回路６２の出力“１”がシフトレジスタ６
０の第１ステージＱ１に取り込まれ、その次のタ
イミングで第１ステージＱ１の出力が“１”とな
る。従つて、シフトレジスタ６０では単一の信号
“１”が常に循環し、順送りにシフトされる。
“１”が出力されるシフトレジスタ６０のステー
ジＱ１〜Ｑ１１の番号１〜１１を第３図の６０−
Ｑに示す。 フリツプフロツプ６１はノア回路６２から
“１”が出力される毎に状態を反転する。このフ
リツプフロツプ６１の出力Ｑ（６１−Ｑ）が反転
するのは、ノア回路６２の出力“１”すなわちシ
フトレジスタ６０の第11ステージＱ１１の出力
“１”の１ビツトタイム後である。従つて、フリ
ツプフロツプ６１の出力Ｑは第３図の６１−Ｑに
示すようにデユーテイ1/2の繰返しパルスとな
る。フリツプフロツプ６１の出力Ｑはノア回路６
３に加わり、この出力Ｑをインバータ６４で反転
した信号がノア回路６５に加わる。ノア回路６
３，６５の他の入力にはシフトレジスタ６０の第
11ステージＱ１１の出力が加わる。ノア回路６３
からは第３図に示すような22ビツトタイム周期の
クロツクパルスφBが出力され、ノア回路６５か
らは第３図に示すような22ビツトタイム周期のク
ロツクパルスφAが出力される。この２相のクロ
ツクパルスφA，φBはキー走査用のクロツクパル
スとして利用される。２相クロツクパルスとして
対で利用されるとき、これらのパルスφA，φBを
φABと表示する。クロツクパルスφBの立上りか
ら次の立上り直前までの22ビツトタイムを１キー
時間ということにする。 また、フリツプフロツプ６１の出力Ｑ（６１−
Ｑ）は、後半期間信号Ｈ２としてタイミング信号
発生回路２０から出力される。この後半期間信号
Ｈ２は１キー時間の後半の11ビツトタイムの間
“１”となる。更に、フリツプフロツプ６１の出
力Ｑはアンド回路６６に加わる。アンド回路６６
の他の入力にはシフトレジスタ６０の第11ステー
ジＱ１１の出力が加わる。従つて、第３図の６１
−Ｑが“１”で、６０−Ｑが「11」のタイミング
のときアンド回路６６の条件が成立し、遅延フリ
ツプフロツプ６７に“１”が入力される。遅延フ
リツプフロツプ６７はシステムクロツクパルスφ
に従つて入力信号を１ビツトタイム遅延し、信号
Ｓ１として出力する。従つて、信号Ｓ１は、第３
図に示すように１キー時間の最初の１ビツトタイ
ムに対応して繰返し発生する。 モード選択回路１３の詳細 第１図におけるモード選択回路１３の詳細例は
第４図に示されている。第４図において、ラツチ
装置１４は各スイツチ10／７−SW，Ｍ−SW，
FC−SW，SF−SWに対応するラツチ回路１４−
１，１４−２，１４−３，１４−４を具えてい
る。各ラツチ回路１４−１乃至１４−４の内部構
成はほぼ同一であるので、ラツチ回路１４−１に
ついてのみ参照符号を付けて説明する。 ラツチ回路１４−１において、スイツチ10／７
−SWの出力はアンド回路６８に加わり、アンド
回路６８の出力はオア回路６９を介して遅延フリ
ツプフロツプ７０に取り込まれる。アンド回路６
８の他の入力には、比較的周期の長い走査サイク
ルパルス4.5Mが加えられる。後述するように、
このパルス4.5Mは、キー走査回路１１（第１
図）から１走査サイクルに対応して発生されるも
ので、１キー時間のパルス幅をもち、パルス発生
周期は4.5ミリ秒である。遅延フリツプフロツプ
７０の出力はアンド回路７１、オア回路６９を介
して自己保持される。アンド回路７１の他の入力
にはノア回路７２の出力が加わる。このノア回路
７２の出力はイニシヤルクリア信号ICが発生し
ているときあるいは走査サイクルパルス4.5Mが
発生したとき“０”となり、上記自己保持を禁止
するが、それ以外のときは自己保持を可能にす
る。従つて、走査サイクルパルス4.5Mが発生す
る毎にスイツチ10／７−SWの状態が遅延フリツ
プフロツプ７０に取り込まれ、次にパルス4.5M
が発生するまで記憶保持される。このように、低
速の（4.5ms周期の）パルス4.5Mに従つてスイツ
チ出力をラツチするようにした理由は、スイツチ
のチヤタリングを除去するためである。 スイツチFC−SW及びSF−SWに対応するラツ
チ回路１４−３及び１４−４では、スイツチ出力
をラツチする遅延フリツプフロツプの入力信号と
出力信号とを入力した排他オア回路７３，７４を
夫々具えている。この排他オア回路７３，７４は
フインガードコードモード選択スイツチFC−SW
あるいはシングルフインガーモード選択スイツチ
SF−SWが、オンからオフへ、あるいはオフから
オンへ、切換わつたことを検出するためのもので
ある。例えば、スイツチFC−SWがオフからオン
へ切換つた場合、オンを示すスイツチ出力“１”
を取込むパルス4.5Mの発生タイミングにおい
て、ラツチ回路１４−３の遅延フリツプフロツプ
７５の入力側には信号“１”が現われ、遅延フリ
ツプフロツプ７５の出力側には直前のオフ状態を
示す信号“０”が現われる。従つて、排他オア回
路７３の出力信号△FCが１キー時間の間だけ
“１”となる。その逆の場合も同様である。すな
わちスイツチFC−SWがオンからオフへ切換つた
場合は遅延フリツプフロツプ７５の入力側が
“０”、出力側が“１”で、排他オア回路７３の出
力信号△FCが“１”となる。同様に、スイツチ
SF−SWがオンからオフ、あるいはオフからオン
に切換つた場合は、パルス4.5Mの発生タイミン
グに対応して排他オア回路７４の出力△SFが１
度だけ“１”となる。 ラツチ回路１４−１のラツチ出力は、利用チヤ
ンネル選択スイツチ10／７−SWのオン・オフ状
態を示すチヤンネルモード信号10／７として出力
される。このチヤンネルモード信号10／７が
“０”のときは10チヤンネル全部が楽音発生に利
用され、“１”のときは所定の７チヤンネルだけ
が楽音発生に利用される。 ラツチ回路１４−３の遅延フリツプフロツプ７
５にラツチした信号は、自動ベースコード演奏の
フインガードコードモード（FC）が選択されて
いるか否かを示すフインガードコードモード信号
FCとして出力される。ラツチ回路１４−４の遅
延フリツプフロツプにラツチした信号は、自動ベ
ースコード演奏のシングルフインガーモード
（SF）が選択されているか否かを示すシングルフ
インガーモード信号SFとして出力される。 ラツチ回路１４−２の遅延フリツプフロツプに
ラツチした信号は、メモリ機能選択スイツチＭ−
SWのオン・オフ状態を示す信号としてモード切
換制御回路１５のアンド回路７６に加えられる。
このスイツチＭ−SWの出力を示す信号と自動ベ
ースコードモード信号ABC及びリズムラン信号
RUN及び下鍵域キーオン信号LKOにもとづいて
メモリモード信号Ｍが発生される。 モード切換制御回路１５における回路７７は、
変化検出信号△FCあるいは△SFが発生したとき
一定時間の間“０”となる信号△を発生する回
路である。前述のように、スイツチFC−SWある
いはSF−SWが切換つたとき、パルス4.5Mの発
生タイミングに対応して変化検出信号△FCある
いは△SFが“１”となる（第５図参照）。変化検
出信号△FCあるいは△SFが“１”となると、オ
ア回路７８，７９を介してフリツプフロツプ８０
がリセツトされる。フリツプフロツプ８０は、ク
ロツクパルスφAのタイミングで入力を取り込
み、クロツクパルスφBのタイミングで状態を決
定する。従つて、フリツプフロツプ８０の出力Ｑ
は第５図の８０−Ｑに示すように、信号△FCあ
るいは△SFより１キー時間遅れて“０”に立下
る。同時に、フリツプフロツプ８０の反転出力
は“１”に立上る。この反転出力はアンド回路
８１に加わる。アンド回路８１の他入力には走査
サイクルパルス4.5Mが加えられる。従つて、次
の走査サイクルパルス4.5Mの発生時に、フリツ
プフロツプ８０のＴ入力に対してアンド回路８１
から“１”が供給され、その１キー時間後にフリ
ツプフロツプ８０の状態が反転し、出力Ｑ（第５
図の８０−Ｑ）が“１”に立上る。以後は、フリ
ツプフロツプ８０の反転出力は“０”となるの
でアンド回路８１は動作せず、信号△FCあるい
は△SFによつて再びリセツトされるまでフリツ
プフロツプ８０の状態は変化しない。 フリツプフロツプ８０の出力Ｑはアンド回路８
２に加わり、アンド回路８２の出力はノア回路８
４に加わる。また、オア回路７９の出力はインバ
ータ８３で反転されてアンド回路８２に加わる一
方、ノア回路８５にも加わる。ノア回路８４と８
５はフリツプフロツプになつており、ノア回路８
５の出力がSF／FCモード切換信号△として出
力される。信号△FCあるいは△SFが“１”に立
上る前はアンド回路８２の条件が成立しており、
アンド回路８２の出力“１”、ノア回路８４の出
力“０”、オア回路７９の出力“０”により、ノ
ア回路８５の出力信号△は“１”となつてい
る。 信号△FCあるいは△SFが“１”となるとノア
回路８５の入力が“１”となり、出力信号△は
“０”に立下る。信号△FCあるいは△SFが
“０”に立下ると同時にフリツプフロツプ８０の
出力Ｑが“０”に立下るので、アンド回路８２の
出力は“０”のままであり、ノア回路８５の出力
信号△は“０”を維持する。次の走査サイクル
パルス4.5Mの到来によつてフリツプフロツプ８
０が反転すると、アンド回路８２の出力は“１”
となり、ノア回路８５の出力信号△は“１”に
立上る。従つて、第５図に示すように、信号△
は「4.5ms＋α」（但しαは１キー時間）の間だ
け“０”に立下る。 この信号△が「4.5ms＋α」の間“０”に立
下るのは、変化検出信号△FCあるいは△SFが発
生したときであり、これは次の場合である。自動
ベースコードモードからノーマルモードに切換わ
つた場合（スイツチFC−SW及びSF−SWが共に
オフになつた場合）、あるいは、その逆の場合
（スイツチFC−SWあるいはSF−SWがオンに切
換つた場合）、あるいは、自動ベースコードモー
ドにおいてフインガードコードモードからシング
ルフインガーモードに切換つた場合あるいはその
逆の場合、である。この信号△は和音検出制御
回路３０（第１図）において和音の記憶をクリア
するために使用される。単に自動ベースコードモ
ードからノーマルモードに切換わつた場合（ある
いはその逆）に限らず、自動ベースコードモード
内でのモードの切換時（FCからSF、あるいはそ
の逆）にも信号△が“０”に立下るようにした
理由は、鍵押圧状態が同じでもフインガードコー
ドモードとシングルフインガーモードとでは和音
が異なることがあるからである。 尚、ノア回路８５の出力はインバータ８６で反
転され、オア回路８７に加わる。オア回路８７の
出力はモード切換パルス△ABCとして利用され
る。従つて、信号△が“０”に立下つたとき、
この信号△と同じ時間幅（4.5ms＋α）でモー
ド切換パルス△ABCが発生する。しかし、この
信号△に対応して発生するパルス△ABCは本
来のモード切換パルス△ABCよりもはるかに短
いパルスである。本来のモード切換パルス△
ABCは次のようにして発生される。 ラツチ回路１４−３あるいは１４−４から出力
されたフインガードコードモード信号FCあるい
はシングルフインガーモード信号SFはオア回路
８８に入力される。オア回路８８の出力は、自動
ベースコードモード（FCあるいはSFのどちらか
一方）のとき“１”、ノーマルモードのとき
“０”である。オア回路８８の出力は遅延フリツ
プフロツプ８９で１キー時間遅延されて排他オア
回路９０に加わる。排他オア回路９０の他の入力
にはオア回路８８の出力が直接加わる。従つて、
自動ベースコードモードからノーマルモードに
（あるいはその逆に）変化したとき、排他オア回
路９０から１キー時間幅の変化検出パルス△
ABC′が発生される。この変化検出パルス△
ABC′の発生タイミングは、第５図に示すよう
に、走査サイクルパルス4.5Mよりも１キー時間
遅れている。これは、ラツチ回路１４−３，１４
−４内の遅延フリツプフロツプの存在により、パ
ルス4.5Mのタイミングよりも１キー時間遅れて
信号FCあるいはSFが変化するからである。 排他オア回路９０から出力された変化検出パル
ス△ABC′によつてフリツプフロツプ９１がセツ
トされると共にカウンタ９２がリセツトされる。
フリツプフロツプ９１は前記フリツプフロツプ８
０と同様にクロツクパルスφABによつて制御さ
れ、入力と出力との間に１キー時間の遅れがあ
る。従つて、フリツプフロツプ９１の出力Ｑは第
５図の９１−Ｑに示すように、セツト入力Ｓに加
わる変化検出パルス△ABC′の立上りから１キー
時間遅れて“１”に立上る。このフリツプフロツ
プ９１の出力Ｑ（９１−Ｑ）がオア回路８７を経
由し、モード切換パルス△ABCとして出力され
る。 カウンタ９２のカウント入力Ｔにはアンド回路
９３を介して走査サイクルパルス4.5Mが加えら
れる。また、カウンタ９２の制御クロツクパルス
として２相クロツクパルスφABが加えられてい
る。カウンタ９２はクロツクパルスφAのタイミ
ングでカウント入力Ｔの信号を取り込み、取り込
んだ信号が“１”であれば１カウントアツプし、
そのカウント結果をクロツクパルスφBのタイミ
ングで出力する。３ビツトバイナリカウンタ９２
の出力Ｑ１〜Ｑ３はアンド回路９４に入力され
る。アンド回路９４の残りの入力には変化検出パ
ルス△ABC′をインバータ９５で反転した信号が
加わる。アンド回路９４の出力はフリツプフロツ
プ９１のリセツト入力Ｒに加わると共にインバー
タ９６で反転されてアンド回路９３に加わる。 変化検出パルス△ABC′が発生したときカウン
タ９２はリセツトされ、その計数値は第５図の９
２−Ｑに示すように０になる。以後、走査サイク
ルパルス4.5Mが発生する毎にカウンタ９２はカ
ウントアツプされ、計数値が10進の「７」になる
と２進出力Q1〜Q3がすべて“１”となり、アン
ド回路９４の条件が成立する。これによりフリツ
プフロツプ９１がリセツトされると共に、アンド
回路９３が不動作となり、計数が停止される。従
つて、フリツプフロツプ９１の出力Ｑは走査サイ
クルパルス4.5Mの７周期分の時間（4.5ms×７＝
31.5ms）だけ“１”となる。従つて、フリツプ
フロツプ９１の出力Ｑに対応してオア回路８７か
ら出力されるモード切換パルス△ABCのパルス
幅は少くとも31.5msの幅をもつ。ところで、排
他オア回路９０から変化検出パルス△ABC′が出
力される直前には信号△FCあるいは△SFが必ら
ず発生するので、フリツプフロツプ９１の出力Ｑ
が“１”に立上る２キー時間前に信号△が
“０”に立下り、この信号△をインバータ８６
で反転した信号にもとづいてオア回路８７の出力
（△ABC）が“１”に立上る。従つて、第５図に
示すように、実際のモード切換パルス△ABCは
フリツプフロツプ９１の出力Ｑよりも２キー時間
前に立上るので、そのパルス幅は31.5ms＋２α
（αは１キー時間）である。 ノア回路９７と９８はフリツプフロツプを構成
しており、自動ベースコードモード信号ABCは
ノア回路９７から出力される。カウンタ９２の２
ビツト目と３ビツト目の出力Q2，Q3がオア回路
９９を介してアンド回路１００に加わり、アンド
回路１００の他の入力には変化検出パルス△
ABC′を反転するインバータ９５の出力が加わ
る。アンド回路１００の出力はアンド回路１０１
及び１０２に加わる。遅延フリツプフロツプ８９
の出力は、フインガードコードモード（FC）あ
るいはシングルフインガーモード（SF）のとき
すなわち自動ベースコードモードのとき“１”で
あり、この出力がアンド回路１０２に加わると共
にインバータ１０３で反転されてアンド回路１０
１に加わる。 ノーマルモードから自動ベースコードモードに
切換つたとき、すなわちスイツチFC−SWとSF
−SWが共にオフであつた状態からどちらか一方
がオンに切換つたとき、排他オア回路９０から変
化検出パルス△ABC′が発生され、その１キー時
間後に遅延フリツプフロツプ８９の出力が“１”
に立上る。パルス△ABC′が“１”になつたとき
アンド回路１００の出力（第５図の１００参照）
は“０”に立下る。パルス△ABC′によつてカウ
ンタ９２がリセツトされるとオア回路９９の出力
は“０”になるので、アンド回路１００の出力は
パルス△ABC′が消去した後も“０”のままであ
る。カウンタ９２の計数値が２以上になると出力
Q2あるいはQ3が“１”となるので、アンド回路
１００の出力は“１”に立上る。アンド回路１０
０の出力が“０”となつている時間はパルス
4.5Mの２周期分の時間（4.5ms×２＝9ms）であ
る。従つて、モードが切換つた時から9msの間ア
ンド回路１０１，１０２が不動作となり、フリツ
プフロツプ９７，９８の状態が変化するのが抑止
される。アンド回路１００の出力が“１”に立上
ると、遅延フリツプフロツプ８９からの信号
“１”によつてアンド回路１０２の条件が成立
し、ノア回路９８に“１”が入力される。一方、
アンド回路１０１の条件は成立せず、ノア回路９
７には“０”が入力される。これによりノア回路
９７の出力すなわち自動ベースコードモード信号
ABCは“１”に立上る（第５図参照）。自動ベー
スコードモードからノーマルモードに切換わる場
合も同様に、9msの遅延の後にフリツプフロツプ
９７，９８の状態が反転し、実際の切換え時から
9ms遅れて信号ABCが“０”に立下る。 ラツチ回路１４−２から出力されたメモリ機能
選択スイツチＭ−SWのオン・オフ状態を示す信
号は、アンド回路７６，１０４，１０５、オア回
路１０６を介して遅延フリツプフロツプ１０７に
記憶される。アンド回路１０４は取り込み用であ
り、アンド回路１０５は自己保持用である。アン
ド回路７６の他の入力にはノア回路９７から出力
される自動ベースコードモード信号ABCが与え
られる。アンド回路１０４にはアンド回路７６の
出力のほかに、オートリズム装置４５（第１図）
から与えられるリズムラン信号RUNと和音検出
制御回路３０（第１図）から与えられる下鍵域キ
ーオン信号LKOが入力される。アンド回路１０
４の出力がオア回路１０６を介して遅延フリツプ
フロツプ１０７に取り込まれ、この遅延フリツプ
フロツプ１０７の出力がアンド回路１０５を介し
て自己保持される。遅延フリツプフロツプ１０７
の出力がメモリモード信号Ｍとなる。 自動ベースコード演奏が選択されているときに
（ABCが“１”）、メモリ機能選択スイツチＭ−
SWがオンするとアンド回路７６の条件が成立す
る。このとき、オートリズムが動作中であり
（RUNが“１”）かつ所定の下鍵域で何らかの鍵
が押圧されると（LKOが“１”）、アンド回路１
０４の条件が成立し、遅延フリツプフロツプ１０
７に“１”が記憶される（メモリモード信号Ｍが
“１”となる）。 自己保持用のアンド回路１０５には、遅延フリ
ツプフロツプ１０７の出力のほかに、アンド回路
７６の出力、リズムラン信号RUN、及びSF／FC
モード切換信号△が入力される。従つて、スイ
ツチＭ−SWがオフされたとき、あるいは自動ベ
ースコードモードがオフになつたとき（ABCが
“０”）、あるいはオートリズムが止つたとき
（RUNが“０”）、あるいはフインガードコードモ
ードまたはシングルフインガーモードに変化があ
つたとき（△が“０”）、アンド回路１０５が動
作不可能となり、メモリモード信号Ｍがクリアさ
れる。 鍵盤及び発音チヤンネルの使い分けについて この実施例で使用する鍵盤は、鍵C2からC7ま
での61鍵が一列に（一段に）並んでいるものであ
る。この鍵盤における鍵域の使い分け方を第１表
に示す。
ネルを具え、押圧鍵をいずれかの楽音発生チヤン
ネルに割当てて発音させるようにした電子楽器に
おいて、楽音発生チヤンネルと鍵域（あるいは鍵
盤）との関係を固定せずに、演奏モードに応じて
変更するようにしたことに関連するものであり、
詳しくは、演奏モード切換時の短時間の間パーカ
ツシブ系エンベロープの楽音の発生を禁止するよ
うにしたことに関する。 一般にメロデイ演奏に使用されることが多い上
鍵盤と、一般に伴奏演奏に使用されることが多い
下鍵盤とを具える電子楽器にあつては、上鍵盤音
と下鍵盤音の音色を異ならせるのが普通であり、
そのために上鍵盤用の複数の楽音発生チヤンネル
と下鍵盤用の複数の楽音発生チヤンネルとを夫々
独立に構成しなければならない。そのようなタイ
プの電子楽器としては、例えば特願昭52−93992
号（特開昭54−28614号）に開示されたものが知
られている。上鍵盤用及び下鍵盤用の楽音発生チ
ヤンネル数は同時最大発音数（例えば10前後）に
見合つた数だけ夫々設けなければならない。これ
は、上鍵盤のみを両手で演奏したり、あるいは下
鍵盤のみを両手で演奏したりすることがあるため
である。しかし、上鍵盤と下鍵盤を使用した一般
的な演奏形態においては、上鍵盤を用いて一方の
手（右手）でメロデイ演奏を行い、下鍵盤を用い
て他方の手（左手）で伴奏演奏を行うものであ
る。その場合、上鍵盤用楽音発生チヤンネル及び
下鍵盤用楽音発生チヤンネル共、実際に利用され
る楽音発生チヤンネル数は全チヤンネル数よりも
かなり少なくなり（夫々１乃至３チヤンネル程
度）、多くの利用されない楽音発生チヤンネルが
無駄となる。 他方、鍵盤を一段しか持たない電子楽器におい
ても鍵域分割によつて高音側鍵域でメロデイを演
奏し低音側鍵域で伴奏を演奏し、夫々を異なる音
色で発音することが実施されている。その種の電
子楽器においては、メロデイ及び伴奏に夫々対応
して複数の楽音発生チヤンネルを夫々独立に設け
ているが、各々のチヤンネル数はそれほど多くな
いのが普通である。これは、利用されない楽音発
生チヤンネルが生じる無駄を防ぎ、製造コストを
低くおさえるためである。しかし、予定された演
奏態様（例えばメロデイは１音、伴奏は同時に３
音）の枠を外れて、自由な演奏（例えばメロデイ
音色で同時に多数の音を演奏する）を行おうとす
る場合、限られた少数のメロデイ用楽音発生チヤ
ンネルしかない電子楽器においては演奏が不可能
となるという不都合が生じる。 上述の点に鑑みて、楽音発生チヤンネルと鍵域
（あるいは鍵盤）との関係を固定せずに、その関
係を演奏モードに応じて変更し得るようにし、楽
音発生チヤンネルすべてを全鍵域によつてメロデ
イ音発生のために利用したりあるいは楽音発生チ
ヤンネルをメロデイ音（特定鍵域の音）と伴奏音
（別の鍵域の音）とで分けて利用する等の変更が
できるようにした電子楽器が先行出願（特願昭54
−112580号）において提案されている。この先行
出願によれば、楽音発生チヤンネルの総数を節約
できることにより製造コストをおさえることがで
き、しかも楽音発生チヤンネルを演奏モードに応
じて有効利用することによりメロデイ演奏のみの
演奏モード（第１の演奏モード）あるいはメロデ
イ演奏と伴奏演奏とから成る演奏モード（第２の
演奏モード）などいずれの演奏モードにおいても
支障のない演奏が可能となるが、演奏モード切換
時に次のような不都合が生じるおそれがあつた。
すなわち、鍵盤演奏を開始する前に十分な余裕を
もつて演奏モード切換操作を行えば特に問題は生
じないのであるが、押鍵演奏中あるいは間奏等の
短い期間において演奏モード切換操作を行つた場
合は、モード切換えによつて或る楽音発生チヤン
ネルにおける楽音発生態様が変更されたにもかか
わらず、モード切換前にそのチヤンネルに割当て
られていた音がモード切換後も残されることによ
り不要な音が発生されることがある。例えば、楽
音発生チヤンネルがＡ，Ｂ，Ｃ，Ｄ，Ｅの５チヤ
ンネルであるとし、第１のモードのときは５チヤ
ンネルＡ〜Ｅすべてがメロデイ音のために使用さ
れ、第２のモードのときはチヤンネルＡ，Ｂがメ
ロデイ音、チヤンネルＣ，Ｄ，Ｅが伴奏音のため
に夫々使用されるとし、チヤンネルＣ，Ｄ，Ｅの
いずれかに割当てられたメロデイ音が発音中のと
きに第１のモードから第２のモードに切換えられ
たとする。この場合、モード切換後はチヤンネル
Ｃ，Ｄ，Ｅは伴奏音用のチヤンネルに変更される
が、モード切換前におけるメロデイ音の割当てが
残されるのでメロデイ演奏のために押鍵された音
が伴奏音用チヤンネルＣ，Ｄ，Ｅから発音されて
しまう。上記とは逆にチヤンネルＣ，Ｄ，Ｅのい
ずれかに割当てられた伴奏音が発音中のときに第
２のモードから第１のモードに切換えられた場合
も上述と同様な不都合が生じる。更に上述のよう
な不都合に限らず、演奏モード切換時は発音割当
て回路あるいは楽音発生回路内の各楽音発生チヤ
ンネルの楽音発生態様が切換えられる過渡期であ
るため、発音中の音が存在する場合はその音の発
音割当て動作に予期せぬ不都合が生じることがあ
る。 この発明は上述の点に鑑みてなされたもので、
演奏モード切換時において発音割当て動作に不都
合が生じないようにすることを目的とする。この
目的の達成のため、この発明では、複数の鍵を具
える鍵盤と、鍵の総数よりも少ない複数の楽音発
生チヤンネルから成る楽音発生手段と、前記鍵盤
で押圧されている鍵を検出する押鍵検出手段と、
演奏モードを選択し、前記楽音発生チヤンネル及
び前記鍵盤の鍵を該演奏モードに応じて異なる態
様で夫々グループ化しかつグループ化された各チ
ヤンネルグループにおける楽音発生態様を該演奏
モードに応じて夫々異ならせるモード選択手段
と、前記押鍵検出手段で検出された押圧鍵にもと
づく音の発音を、前記演奏モードに応じて該押圧
鍵が属する鍵グループに対応してグループ化され
たチヤンネルグループ内のいずれかのチヤンネル
に割当てる発音割当て手段とを具える電子楽器に
おいて、前記モード選択手段によつて選択される
演奏モードが切換えられたことを検出し、モード
切換時にモード切換パルスを発生するモード切換
制御手段と、前記楽音発生チヤンネルのうち少な
くとも前記演奏モードの切換えによつて楽音発生
態様が変化する楽音発生チヤンネルの割当てを前
記モード切換パルスにもとづいて消去する割当て
消去手段とを更に具えたことを特徴とする。前記
モード切換パルスによつて少なくとも演奏モード
の切換えによつて楽音発生態様が変化する楽音発
生チヤンネルの発音割当てを強制的に消去するこ
とにより、モード切換パルス発生中は発音割当て
手段における前記楽音発生チヤンネルの発音割当
て動作及び楽音発生手段における楽音発生動作が
実質的に禁止される。これにより、モード切換時
の過渡期において、不都合な発音割当て動作が行
われたり、不要な音が発生されることが防止され
る。 ところで、このように構成した電子楽器におい
ては、演奏モードの切換え時に割当て消去手段に
よつて楽音発生チヤンネルの割当てが消去される
ので、新たに次のような不都合が生じるおそれが
ある。すなわち、例えば、楽音発生チヤンネルす
べてをメロデイ音のために利用する第１の演奏モ
ードから楽音発生チヤンネルをメロデイ音と伴奏
音とで分けて利用する第２の演奏モードに切換え
たとき、上述したように割当て消去手段によつて
伴奏音用に変わつた楽音発生チヤンネルの割当て
が消去されるため、該チヤンネルに以前割当てら
れていたメロデイ音の押鍵が持続されている場合
はそのメロデイ音が新たなメロデイ用楽音発生チ
ヤンネルのいずれかに割当てし直される。このと
きメロデイ音としてパーカツシブ系エンベロープ
の音色（例えばピアノ）が選択されているとする
と、実際は押鍵が持続されているにもかかわら
ず、あたかも２度押圧されたかのようにパーカツ
シブ音が２度発音されてしまう。１度目は本当に
鍵が押下げられたとき（このときは楽音発生チヤ
ンネルすべてがメロデイ音のために利用されてい
る）であり、２度目は演奏モードの切換えによつ
て伴奏用楽音発生チヤンネルに変わつたチヤンネ
ルからメロデイ用楽音発生チヤンネルに割当てし
直された直後である。これを簡単な例を挙げて説
明すると次のようになる。 楽音発生チヤンネルがＡ，Ｂ，Ｃ，Ｄ，Ｅの５
チヤンネルであるとし、楽音発生チヤンネルを分
割利用するときはチヤンネルＡとＢがメロデイ音
のために使用され、チヤンネルＣ，Ｄ，Ｅが伴奏
音のために使用されるとする。全チヤンネルＡ〜
Ｅをメロデイ音のために利用する第１の演奏モー
ドのときメロデイ用鍵域（あるいは鍵盤）で或る
鍵が押圧され、チヤンネルＣに割当てられたとす
ると、チヤンネルＣでは鍵押圧を示す信号（キー
オン信号）の立上りに同期してパーカツシブ系エ
ンベロープ信号を形成し、パーカツシブ系エンベ
ロープのメロデイ音を発音する。上記チヤンネル
Ｃに割当てられたメロデイ音に対応する鍵の押圧
が持続されているときに演奏モードが第２の演奏
モードに切換えられると、チヤンネルＣは伴奏音
用チヤンネルに変わるので割当て消去手段によつ
て該チヤンネルＣにおけるメロデイ音の割当てが
解除される。しかし、今までチヤンネルＣに割当
てられていたメロデイ音に対応する鍵の押圧は持
続しているので、第２の演奏モードにおけるメロ
デイ用チヤンネルＡ，Ｂのいずれかに割当てし直
す処理がなされる。何故割当てし直さねばならな
いのかというと、メロデイ音色としてパーカツシ
ブ系ではなく持続音系エンベロープの音色が選択
された場合の持続的発音を保証するためである。
しかし、この再割当て処理はメロデイ音色として
パーカツシブ系エンベロープの音色が選択されて
いる場合はかえつて障害となる。例えば、チヤン
ネルＡに割当てし直されたとすると、チヤンネル
Ａでは鍵押圧を示す信号（キーオン信号）が立上
り、この立上りに同期して該チヤンネルＡに対応
してパーカツシブ系エンベロープ信号が形成され
てしまう。これにより、演奏モード切換前ではチ
ヤンネルＣにおいて本当の鍵の押下げに対応して
パーカツシブ系メロデイ音が発音され、その後鍵
が持続的に押圧されているにもかかわらず、演奏
モード切換直後にはチヤンネルＡにおいて再割当
てに対応してチヤンネルＣのときと同じパーカツ
シブ系メロデイ音が再び発音されてしまう。 そこで、この発明は、演奏モード切換時の短時
間の間パーカツシブ系エンベロープの楽音の発生
を禁止することにより上述の不都合をも解消する
ようにしている。このため、この発明では、前述
した電子楽器において、更に、前記発音割当て手
段によつていずれかのチヤンネルに新たな割当て
がなされたときそのチヤンネルに対応してパーカ
ツシブ系エンベロープ形成用の短時間幅のキーオ
ン立上りパルスを発生し、前記楽音発生手段に供
給するキーオン立上りパルス発生手段を設けると
共に、前記モード切換制御手段からの前記モード
切換パルスの発生時に前記キーオン立上りパルス
の発生を禁止する禁止手段を設け、モード切換時
に前記キーオン立上りパルスの発生を禁止するこ
とによりパーカツシブ系エンベロープの楽音が前
記楽音発生手段から発生されるのを禁止するよう
にしたことも特徴とする。 前記モード選択手段によつて選択される演奏モ
ードが切換えられた場合は、前記発音割当て手段
における鍵グループとチヤンネルグループとの関
係もモードの切換に応じて変更される。その結
果、押圧が持続されている鍵が今まで（モード切
換前に）割当てられていたチヤンネルとは別のチ
ヤンネルに割当てし直されることも起る。そのよ
うな割当てし直しがモード切換時に起きた場合、
割当てし直されたチヤンネルでは新たな割当てと
して処理されるのでその割当てし直されたチヤン
ネルに対応して前記キーオン立上りパルス発生回
路からキーオン立上りパルスが発生される。この
とき発生されるキーオン立上りパルスは真の鍵押
下には対応していない偽のパルスである。この偽
のキーオン立上りパルスは前記モード切換制御回
路から発生されるモード切換パルスにもとづいて
前記禁止手段によつて禁止されるので、前記楽音
発生手段において偽のキーオン立上りパルスにも
とづいてパーカツシブ系エンベロープ音が形成さ
れることは起らない。こうしてこの発明の目的が
達成される。 以下で説明する実施例においては、モード選択
手段によつて選択可能なモードとして２種のモー
ドが示されている。その第１のモードは、１段鍵
盤の全鍵から成る１つの鍵グループを全部の楽音
発生チヤンネルから成る１つのチヤンネルグルー
プに関係づけて発音割当て処理を行わせ、それら
鍵グループ及びチヤンネルグループを第１の楽音
発生態様（例えばメロデイ演奏）に対応させるモ
ードであり、これを実施例ではノーマルモードと
呼んでいる。その第２のモードは、鍵盤を２つの
鍵グループに分割するとともに楽音発生チヤンネ
ルを２つのチヤンネルグループに分割し、１つの
鍵グループ（上鍵域）を１つのチヤンネルグルー
プに関係づけもう１つの鍵グループ（下鍵域）を
別のチヤンネルグループに関係づけて発音割当て
処理を行わせ、前者の関係を第１の楽音発生態様
（メロデイ演奏）に対応させ後者の関係を第２の
楽音発生態様（伴奏演奏）に対応させるモードで
あり、これを実施例では自動ベースコードモード
と呼んでいる。従つて、ノーマルモードと自動ベ
ースコードモードを含めて、チヤンネルグループ
数は大別して３つある。１つはノーマルモードの
ときの全チヤンネルから成るグループ（第１の楽
音発生態様すなわちメロデイ演奏に対応するも
の）、もう１つは自動ベースコードモードのとき
の１部のチヤンネルから成るグループ（第１の楽
音発生態様に対応するもの）、更にもう１つは自
動ベースコードモードのときの残りのチヤンネル
から成るグループ（第２の楽音発生態様すなわち
伴奏演奏に対応するもの）、である。モード切換
時において、押圧中の鍵が別チヤンネルに割当て
し直されることが起るのは、次のような場合であ
る。ノーマルモードから自動ベースコードモード
に切換えられた場合であつて、ノーマルモードの
ときに或るチヤンネルに割当てられていた鍵の押
鍵が依然として持続されており、しかもその鍵が
属する鍵グループはモード切換後も依然として第
１の楽音発生態様に対応するものであり、かつそ
の鍵がノーマルモードのときに割当てられていた
チヤンネルは自動ベースコードモードのときは第
２の楽音発生態様（伴奏演奏）に対応するチヤン
ネルグループに属するものに変わつた場合であ
る。そのような場合は、押鍵持続されている鍵を
第１の楽音発生態様（メロデイ演奏）に対応する
チヤンネルグループのいずれかに割当てし直さね
ばならない。 この発明の好適な実施態様において、前記発音
割当て手段は、発音割当てがなされているチヤン
ネルに対応してキーオン信号を記憶するキーオン
メモリを含む手段であり、前記キーオン立上りパ
ルス発生手段は、前記キーオンメモリから出力さ
れるキーオン信号の立上りに応答して短時間幅の
キーオン立上りパルスを発生する回路である。楽
音発生手段では、前記キーオン立上りパルスが与
えられた楽音発生チヤンネルにおいて該キーオン
立上りパルスにもとづいてパーカツシブ系エンベ
ロープ信号を形成する。更に好適な実施態様にお
いて、前記モード切換制御手段は、前記押鍵検出
手段におけるすべての鍵に関する押鍵の有無の検
出にもとづいて前記発音割当て手段が発音割当て
処理を行うのに要する最少限の押鍵検出割当て処
理サイクル時間と前記キーオン立上りパルスのパ
ルス時間幅とを加算したものよりも長い時間幅の
前記モード切換パルスをモード切換検出時に発生
する回路であり、前記禁止手段は、前記モード切
換パルスの発生時間の間前記キーオン立上りパル
ス発生回路からキーオン立上りパルスが出力され
るのを禁止するゲート回路から成る手段である。
最少限の押鍵検出割当て処理サイクル時間とは、
鍵盤のすべての鍵に関する押鍵の有無を一通り検
出しかつ押圧鍵に関する発音割当て処理を一通り
終了する時間である。モードの切換があつた場合
は、モード切換後の最初の押鍵検出割当て処理サ
イクル時間において、押圧鍵の検出とその発音割
当て処理（すなわち押鍵持続中の鍵の検出とその
再割当て処理）が完了する。新たな割当て（再割
当て）と同時にキーオン立上りパルスが発生す
る。従つて、モード切換検出時に、最少限の押鍵
検出割当て処理サイクル時間とキーオン立上りパ
ルス幅を加算した時間よりも長い時間幅のモード
切換パルスを発生して、このモード切換パルスに
よりキーオン立上りパルスの出力を禁止すれば、
再割当てによる偽のキーオン立上りパルスを確実
に禁止することができる。 以下の実施例では、押鍵検出手段はキー走査回
路であつて、１つの鍵の走査に要する時間（１キ
ー時間）は１回の割当て処理時間に相当し、鍵走
査によつて押圧鍵を検出しながらその押圧鍵の発
音割当て処理を行うようにしている。すなわち、
１つの鍵を走査している１キー時間の間に並行し
てその鍵に関する発音割当て処理が実行される。
その場合、最少限の押鍵検出割当て処理サイクル
時間は、全鍵を一通り走査する時間すなわちキー
走査１サイクルに要する時間（実施例では
4.5ms）である。 尚、以下の実施例では、発音割当て回路におけ
る時分割的なチヤンネルと実際に楽音を形成発生
する楽音発生チヤンネルとを便宜上区別するため
に後者を楽音発生系列ch１〜ch１０と称してい
るが、概念的には両者は共通するものである。す
なわち時分割的なチヤンネルは実際の楽音発生チ
ヤンネル（系列）を示している。また、楽音発生
チヤンネルを単にチヤンネルあるいは発音チヤン
ネルと略称することもある。 以下添付図面を参照してこの発明の実施例を詳
細に説明する。 実施例の全体構成の概略説明 第１図に示す電子楽器は一段鍵盤式のものであ
り、キースイツチマトリクス１０には一段鍵盤の
各鍵に対応するキースイツチがマトリクス状に配
列されている。キー走査回路１１はキースイツチ
マトリクス１０を高音側から走査し、各キーに対
応するタイムスロツトにおけるパルスの有無
（“１”か“０”か）によつて当該キーのオン・オ
フを示す時分割多重化されたキーデータKDを単
一の出力ラインに発生する。尚、キー走査回路１
１は低音側のキーから走査するようにしてもよい
が、以下では高音側から走査するものとして説明
する。 キー走査回路１１は、走査用のカウンタを含ん
でおり、現在走査中のキーを示す複数ビツトのキ
ーコード（ノートコードＮ１〜Ｎ４とオクターブ
コードＢ１〜Ｂ３とから成る）を該カウンタから
出力して走査キー表示ライン１２に供給する。ま
た、キー走査回路１１では、キースイツチマトリ
クス１０の各キーには対応していない余分の走査
時間を形成するようになつており、その間キーデ
ータKDを送出しないことにより、後段の回路で
各種自動演奏用のキー情報類を形成するための時
間的余裕を確保している。更に、キー走査回路１
１では、キー走査に関連する様々なタイミング信
号を形成し、他の回路に供給するようになつてい
る。それらのキー走査関連タイミング信号の詳細
は後に明らかにする。 第１図に示す電子楽器は、自動ベースコード演
奏機能を具えており、自動ベースコード演奏が選
択されていない場合は鍵盤の全鍵を第１の楽音発
生態様（メロデイ演奏）で発音するよう全発音チ
ヤンネルを全鍵共通に利用し、自動ベースコード
演奏が選択された場合は鍵盤の一部の鍵域を第２
の楽音発生態様（自動ベースコード演奏及び自動
アルペジヨ演奏すなわち伴奏演奏）に対応させ、
残りの鍵域を第１の楽音発生態様（メロデイ演
奏）に対応させるようにしている。鍵盤を第１及
び第２の楽音発生態様のために分割利用する場合
は、全発音チヤンネルのうち所定の発音チヤンネ
ルグループが第２の楽音発生態様のために専用に
利用され、残りの発音チヤンネルグループが第１
の楽音発生態様のために専用に利用される。 第２の楽音発生態様のために使用される鍵域で
は、伴奏コード（和音）が押鍵指定される。自動
ベース音は、押鍵指定された伴奏和音とベースパ
ターンデータとにもとづいて自動的に形成され
る。第２の楽音発生態様のための発音チヤンネル
グループ（伴奏用チヤンネル）は、和音のための
所定の発音チヤンネルと、自動ベース音のための
専用の発音チヤンネルを含んでいる。 更に、第１図に示す電子楽器は、自動ベースコ
ード演奏に連動する自動アルペジヨ演奏機能を具
えている。自動ベースコード演奏が選択されたと
き、これに連動して自動アルペジヨ演奏も選択さ
れ、伴奏和音の構成音がアルペジヨ形式で自動的
に発音されるようになつている。そのため、第２
の楽音発生態様のための発音チヤンネルグループ
には、自動アルペジヨ音のための専用の発音チヤ
ンネルを更に含んでいる。 第１図に示す電子楽器の鍵盤及び発音チヤンネ
ルを、第１の楽音発生態様のみで利用するか、あ
るいは第１及び第２の楽音発生態様で分割利用す
るかは、モード選択回路１３によつて選択され
る。モード選択回路１３は、主として、自動ベー
スコード演奏のフインガードコードモードを選択
するスイツチFC−SWと、シングルフインガーモ
ードを選択するスイツチSF−SWを具えており、
その他付随的な機能選択スイツチとしてメモリ機
能選択スイツチＭ−SWと、利用チヤンネル選択
スイツチ10／７−SWとを具えている。更に、モ
ード選択回路１３では、上記各スイツチのオン・
オフ状態を取込むラツチ装置１４と、このラツチ
装置１４に取込まれた各スイツチのオン・オフ状
態にもとづいて各種モード信号10／７，Ｍ，
FC，SF，ABCを発生すると共にモード切換時に
モード切換えを示すパルス△，△ABCを発生
するモード切換制御回路１５とを具えている。 フインガードコードモード選択スイツチFC−
SWあるいはシングルフインガーモード選択スイ
ツチSF−SWがオンされているとき、自動ベース
コード演奏（更にそれに連動して自動アルペジヨ
演奏）が選択されていることを意味し、この電子
楽器の鍵盤と発生チヤンネルは第１及び第２の楽
音発生態様によつて分割利用される。このとき、
自動ベースコードモード信号ABCが“１”とな
り、上述のように分割利用すべきことを指示す
る。尚、スイツチFC−SWの出力“１”はインバ
ータ１６で反転されてアンド回路１７に加わり、
スイツチSF−SWの出力を阻止するようになつて
おり、フインガードコードモード（FC）の方が
シングルフインガーモード（SF）に優先する。 両スイツチFC−SW，SF−SWが共にオフのと
きは自動ベースコード演奏が選択されていないこ
とを意味し、その場合はこの電子楽器の鍵盤と発
音チヤンネルは第１の楽音発生態様のみで利用さ
れる。自動ベースコード演奏が選択されていない
モードを、以下ではノーマルモードということに
する。ノーマルモードの場合、自動ベースコード
モード信号ABCは“０”である。 モード切換制御回路１５では、自動ベースコー
ドモード（フインガードコードモードあるいはシ
ングルフインガーモード）からノーマルモードに
変化した場合、あるいはその逆に変化した場合、
モード切換パルス△ABCを一定時間の間発生す
る。このモード切換パルス△ABCは、第２の楽
音発生態様（自動ベースコード演奏）によつて利
用される発音チヤンネルグループの発音割当てを
クリアしたり各種回路の動作を一時的に禁止する
働きをする。この発音チヤンネルグループは、第
１及び第２の楽音発生態様の両方によつて使い分
けられるため、モード切換時に古い発音データ
（第１あるいは第２の楽音発生態様の一方のため
の発音データ）をこのモード切換パルス△ABC
によつて一旦クリアし、新しい発音データ（第１
あるいは第２の楽音発生態様の他方のためのデー
タ）を割当てる準備をするのである。特に、鍵盤
演奏中にモードを切換えた場合に、切換えによる
過渡的な不要な音の発生を禁止するためにこのモ
ード切換パルス△ABCは有効である。 メモリ機能選択スイツチＭ−SWは、自動ベー
スコード演奏時において押鍵データを離鍵後も記
憶して、離鍵後も自動ベース音、和音等を発生し
続けるメモリ機能を選択するスイツチである。利
用チヤンネル選択スイツチ10／７は、利用する全
発音チヤンネル数を選択するスイツチであり、こ
の実施例では10チヤンネルか７チヤンネルかの一
方を選択することができる。このスイツチ10／７
がオフのときは10チヤンネルが選択される。 発音割当て回路１８は、各タイムスロツトにお
けるパルスの有無によつて押圧鍵を示す時分割多
重化されたキーデータKDにもとづいて押圧鍵の
発音を発音チヤンネルのいずれかに割当てる働き
をする発音割当て制御部１９を含んでいる。発音
チヤンネル数は最大で10個であり、上述のスイツ
チ10／７がオンされたときは最大発音チヤンネル
数が７個に縮減される。更に、発音割当て回路１
８は、タイミング信号発生回路２０とウインドウ
回路２１とを含んでいる。 タイミング信号発生回路２０は、各発音チヤン
ネルの時分割タイミングに対応してチヤンネルタ
イミング信号UchT，LchT，PchT，AchTを発
生する。或るチヤンネルタイミングでどのチヤン
ネルタイミング信号（UchT，LchT，PchT，
AchT）が発生するかによつて、そのチヤンネル
が第１の楽音発生態様によつて利用されるかある
いは第２の楽音発生態様によつて利用されるかを
示す。モード選択回路１３から与えられる各種モ
ード信号10／７〜△ABCの状態に応じて各チヤ
ンネルタイミング信号UchT〜AchTが発生する
チヤンネルタイミングが切換えられる。この切換
えによつて、発音チヤンネルすべてを第１の楽音
発生態様のために利用するか、あるいは第１と第
２の楽音発生態様とで分割利用するかの切換え制
御が可能となる。 ウインドウ回路２１は、キー走査回路１１から
与えられたキーデータKDを、モード選択回路１
３から与えられる各種モード信号の状態に応じ
て、第１あるいは第２の楽音発生態様の一方に振
分けるためのものである。ノーマルモードの場合
は、すべての鍵のキーデータKDを第１の楽音発
生態様に振分けるが、自動ベースコードモードの
場合は、所定の鍵域のキーデータKDを第１の楽
音発生態様に振分け、他の鍵域のキーデータKD
を第２の楽音発生態様に振分ける。各楽音発生態
様に応じて振分けられたキーデータKDは発音割
当て制御部１９に与えられ、タイミング信号発生
回路２０から与えられるチヤンネルタイミング信
号UchT，LchTによつて指示されたチヤンネル
グループのいずれかに割当てられる。尚、タイミ
ング信号発生回路２０から発生されるオフチヤン
ネルタイミング信号OFchTは、モード切換パル
ス△ABCにもとづいて発生されるもので、発音
割当てをクリアすべきチヤンネルを指示する。 発音割当て回路１８に付随して設けられている
トランケート回路２２は、最も古く離鍵されたチ
ヤンネル（トランケートすべきチヤンネル）を検
出する回路であり、最も古く離鍵されたチヤンネ
ルに対応してトランケートチヤンネル信号TRUN
を発生する。発音割当て制御部１９では、このト
ランケートチヤンネル信号TRUNによつて指定さ
れたチヤンネルに対応して新たな押圧鍵の発音を
割当てる。 発音割当て制御部１９では、キー走査回路１１
から与えられたキーデータKDを新たに割当てる
べきことを決定したとき、割当てるべきチヤンネ
ルのタイミングに対応して１発のロード信号LD
（割当て命令）を発生する。同時に、発音割当て
制御部１９では、ロード信号LDを発生したチヤ
ンネルに対応してキーオン信号KO１を記憶し、
出力する。 キー情報変換部２３は、発音割当て回路１８で
割当てたキーデータKDを複数ビツトのキーコー
ドに変換して記憶するものである。キー情報変換
部２３は、各発音チヤンネルに割当てられた音の
キーコードを記憶するキーコードメモリ２４を含
んでいる。キーコードメモリ２４にはキー走査回
路１１から走査キー表示ライン１２を介してキー
コードＮ１〜Ｎ４，Ｂ１〜Ｂ３が与えられてお
り、発音割当て制御部１９からロード信号LDが
与えられたとき、入力側に与えられているキーコ
ードＮ１〜Ｂ３をロード信号LDが発生したチヤ
ンネルに対応して記憶する。 また、キー情報変換部２３は比較回路２５を含
んでおり、走査キー表示ライン１２に与えられた
走査キーを示すキーコードとキーコードメモリ２
４に記憶している割当て済みのキーコードとを比
較する。キーコードメモリ２４は、発音割当て回
路１８における各チヤンネルの時分割タイムスロ
ツトに同期して各チヤンネルに割当て済みのキー
コードを時分割的に出力する。この各チヤンネル
の時分割タイミングはキー走査タイミングに比べ
て高速であり、走査キー表示ライン１２に１つの
キーコードＮ１〜Ｂ３が出力されている間に、キ
ーコードメモリ２４からはすべてのチヤンネルの
キーコードが出力されるようになつている。比較
回路２５は両入力のキーコードが一致すると一致
信号EQを出力し、発音割当て制御部１９に供給
する。発音割当て制御部１９では、この一致信号
EQの有無によつて、今、与えられているキーデ
ータKDが既に割当て済みのものであるか否かを
判断する。 キー情報変換部２３において設けられているオ
クターブコード変換回路２６，２７は、自動ベー
スコード演奏あるいは自動アルペジヨ演奏のため
の処理の際に、キーコードのオクターブコードＢ
１〜Ｂ３の値を変更するためのものである。多重
化回路２８はキーコードメモリ２４から出力され
る各チヤンネルに割当てられたキーコードＮ１〜
Ｎ４，Ｂ１〜Ｂ３と、発音割当て制御部１９から
出力されるキーオン信号KO１とを４ビツトのデ
ータKC１〜KC４に多重化するものである。多重
化する理由は、一点鎖線２９で区切つた部分が
別々の集積回路から成るため、接続ピン数を節約
するようにしたのである。 尚、発音割当て回路１８内のタイミング信号発
生回路２０からは、キー走査時間を設定するクロ
ツクパルスφA，φBも発生され、キー走査回路１
１に供給される。 キー走査回路１１から出力されるキーデータ
KDは和音検出制御回路３０にも供給される。和
音検出制御回路３０は、主に自動ベースコード演
奏における伴奏和音を検出するものであるが、多
機能を有している。和音検出制御回路３０内の構
成を機能別に分けると、フインガードコードモー
ド用（FC）和音検出部３１と、シングルフイン
ガーモード用（SF）根音検出優先回路３２と、
シングルフインガーモード用（SF）和音種類検
出部３３と、アルペジヨ用（ARP）キーデータ
記憶部３４とを含む。下鍵域キーデータレジスタ
３５が、FC和音検出部３１、SF和音種類検出部
３３、及びARPキーデータ記憶部３４によつて
共用されている。また、マイナ和音（min）メモ
リ３６とセブンス和音（7th）メモリ３７がFC和
音検出部３１とSF和音種類検出部３３によつて
共用される。 FC和音検出部３１は、キーデータKDのうち第
２の楽音発生態様に利用される鍵域（これを下鍵
域ということにする）における押圧キーデータの
組合せにもとづいて伴奏和音を検出し、検出した
和音の根音名を表わす根音データRTLDと、和音
種類を表わすデータminあるいは7thを出力す
る。マイナ和音のときデータminが“１”、セブ
ンス和音のときデータ7thが“１”、メジヤ和音の
ときは両データmin、7thが共に“０”である。
これらのデータmin、7thはメモリ３６，３７に
記憶される。 シングルフインガーモード（SF）において
は、第２の楽音発生態様に利用される下鍵域（す
なわち伴奏用の鍵域）において、和音の根音を示
す１つの鍵を最高音（または最低音）として押圧
し、同じ鍵域のそれよりも低音側（または高音
側）の鍵の所定の押鍵（または押鍵しないこと）
によつてメジヤ、マイナ、セブンスの和音種類を
指定するものとしている。そのため、SF根音検
出優先回路３２では、下鍵域のキーデータKDの
うち最高音（または最低音）の押圧キーデータを
優先検出し、根音データRTLDとして出力する。
また、SF和音種類検出部３３では、回路３２で
優先検出した最高音（または最低音）以外の押圧
キーデータから和音種類を検出し、メモリ３６ま
たは３７に記憶する。例えば、根音指定押圧鍵以
外の白鍵が押圧された場合はセブンス和音とし、
黒鍵が押圧された場合はマイナ和音とし、根音指
定押圧鍵以外は何も押圧されない場合はメジヤ和
音とする。 和音検出制御回路３０は、キーデータKDのう
ち下鍵域のキーデータを選択して下鍵域キーデー
タLKKDとして出力する。この下鍵域キーデータ
LKKDは下鍵域ニユーキーオン検出回路３８に供
給され、下鍵域で何らかの鍵が新たに押圧された
ときに下鍵域ニユーキーオン信号LANKOが該回
路３８から発生される。 また、和音検出制御回路３０は、下鍵域キーデ
ータLKKDを記憶し、下鍵域で何らかの鍵が押圧
されているとき“１”となる下鍵域キーオン信号
LKOを発生する。この下鍵域キーオン信号LKO
は下鍵域キーオンメモリ３９に記憶され、下鍵域
で何らかの鍵が押圧されているとき直流的に
“１”となる下鍵域エニイキーオン信号LKAKO
が該メモリ３９から出力される。この信号
LKAKOはメモリモード（Ｍが“１”）のときは
離鍵後も“１”を持続する。 自動ベースコード処理回路４０は、和音検出制
御回路３０で検出された根音データRTLDを記憶
しシフトする根音シフトレジスタ４１と、ベース
音キーデータ形成回路４２と、シングルフインガ
ーモード用（SF）和音キーデータ形成回路４３
とを含んでいる。根音シフトレジスタ４１は、根
音名のタイミングに対応して発生する根音データ
RTLDを順次シフトし、各シフトステージから根
音に対する所定音程度数の音（従音）のタイミン
グデータを出力する。ベース音キーデータ形成回
路４２では、根音シフトレジスタ４１の出力と和
音種類データmin、7th、及びベースパターンデ
ータBassPTにもとづいて、ベースパターンデー
タBassPTが示す音程度数に相当する音名のタイ
ミングデータすなわちベース音キーデータKPを
発生すると共に、そのベース音のオクターブコー
ドＢ１′〜Ｂ３′を発生する。また、ベースパター
ンデータBassPTの発生タイミングに対応してベ
ース音の発音タイミングを示すベースタイミング
信号BTを発生する。SF和音キーデータ形成回路
４３では、根音シフトレジスタ４１の出力と和音
種類データmin、7thにもとづいて、和音の根音
と従音（和音構成音）の音名を示すタイミングデ
ータ（シングルフインガー和音キーデータ
SFKL）を発生する。 和音検出制御回路３０内のアルペジヨ用
（ARP）キーデータ記憶部３４は、フインガード
コードモード（FC）あるいはシングルフインガ
ーモード（SF）による伴奏和音の構成音の各キ
ーデータを記憶し、そのキーデータAKDをアル
ペジヨ音キーデータ形成回路４４に供給する。ア
ルペジヨ音キーデータ形成回路４４では、アルペ
ジヨパターンデータArpPTによつて指定された
音高順位の音を和音構成音キーデータAKDの中
から探し出し、探し出した音名のタイミングに対
応してアルペジヨ音キーデータKAを発生すると
共に、そのアルペジヨ音のオクターブコードＢ
１″〜Ｂ３″を出力する。また、アルペジヨパター
ンデータArpPTの発生タイミングに対応してア
ルペジヨ音の発音タイミングを示すアルペジヨタ
イミング信号ATを出力する。また、アルペジヨ
パターンデータArpPTによつて指定された音高
順次の音を探し出すために、キー情報変換部２３
の比較回路２５から出力される一致信号EQがア
ルペジヨ音キーデータ形成回路４４で利用され
る。 シングルフインガー和音キーデータSFKL、ベ
ース音キーデータKP、アルペジヨ音キーデータ
KAにおける各音名のタイミングは、キー走査回
路１１から出力されるキーデータKDのタイミン
グと一致している。自動的に形成されたこれらの
キーデータSFKL，KP，KAは発音割当て回路１
８に供給され、第２の楽音発生態様のための発音
チヤンネルグループに割当てられる。ベース音の
オクターブコードＢ１′〜Ｂ３′及びアルペジヨ音
のオクターブコードＢ１″〜Ｂ３″はオクターブコ
ード変換回路２６に供給され、ライン１２の走査
キーのオクターブコードＢ１〜Ｂ３に代わつてキ
ーコードメモリ２４に供給される。また、シング
ルフインガーモード（SF）の場合も、シングル
フインガーモード信号SFにもとづいてオクター
ブコード変換回路２６で独自のオクターブコード
が形成され、ライン１２の走査キーのオクターブ
コードに代わつてキーコードメモリ２４に供給さ
れる。 ベースパターンデータBassPT及びアルペジヨ
パターンデータArpPTは、オートリズム装置４
５内のパターン発生回路４６から発生される。オ
ートリズム装置４５は、多数のリズム選択スイツ
チ（図示せず）とパターン選択スイツチ（図示せ
ず）を具えており、選択されたリズム及びパター
ンに応じて所定のベースパターンデータ
BassPT、アルペジヨパターンデータArpPT、及
びコード（和音）発音タイミングパターンパルス
CTをパターン発生回路４６から発生する。ま
た、選択されたリズムに対応してリズム音信号
R.TONEを発生する。また、オートリズム装置４
５は、リズムが動いているか否かを示すリズムラ
ン信号RUNを発生する。RUNメモリ４７に
“１”がセツトされているときオートリズム装置
４５は動いており、リズム音信号R.TONEやパタ
ーンデータBassPT，ArpPT，CTを発生し得る
状態となつている。このとき、RUNメモリ４７
から出力されるリズムラン信号RUNは“１”で
ある。RUNメモリ４７がリセツトされると、オ
ートリズム装置４５は止まり、リズム音信号R.
TONEやパターンデータBassPT，ArpPT，CT
は発生されない。RUNメモリ４７は、リズムス
タートスイツチSTRTがオンされたとき、あるい
はシンクロスタートスイツチSYNCがオンで伴奏
用の下鍵域で何らかの鍵が押されたとき、オア回
路４８からの信号“１”によりセツトされる。シ
ンクロスタートスイツチSYNCの出力はアンド回
路４９に加わり、このアンド回路４９の他の入力
には下鍵域キーオンメモリ３９からの下鍵域エニ
イキーオン信号LKAKOが加わる。シンクロスタ
ートとは、鍵の押し始に同期してリズムをスター
トさせることである。パターンデータBassPT，
ArpPT，CTが発生されるには、単にRUNメモリ
４７がセツトされているだけでは不十分であり、
何らかのリズムが選択されていなければならな
い。 RUNメモリ４７は、モード切換パルス△ABC
によつて一旦リセツトされる。リズムスタートス
イツチSTRTがオンの場合は、パルス△ABCが消
去したとき再びセツトされるので、モード切換パ
ルス△ABCが発生している間だけリズム及び自
動演奏パターンが止まる。シンクロスタートスイ
ツチSYNCがオンの場合は、パルス△ABCの消去
後に下鍵域の鍵が最初に押圧されたときに再びセ
ツトされる。RUNメモリ４７がリセツトされて
いるとき（）あるいはリズムが全く選択さ
れていないときにリズムトツプ信号RSTPがオー
トリズム装置４５から発生される。このリズムト
ツプ信号RSTPは、自動ベースコード演奏制御の
ために利用される。 多重化回路２８は、各チヤンネルに割当てられ
たキーコードＮ１〜Ｂ３及びキーオン信号KO１
のみならず、モード選択回路１３から出力される
自動ベースコードモード信号ABC等、制御用の
信号類も多重化して出力する。 復調回路５０は多重化回路２８から送出された
多重化データKC１〜KC４からキーコードＮ１〜
Ｂ３、キーオン信号KO１、自動ベースコードモ
ード信号ABC等を別々に取出す回路である。復
調回路５０から取出されたキーコードＮ１〜Ｂ３
は楽音発生回路５１に供給される。楽音発生回路
５１は、各チヤンネルに対応して楽音発生系列
ch１〜ch１０を具えており、復調回路５０から
与えられる各チヤンネルのキーコードＮ１〜Ｂ３
をそのチヤンネルに対応する楽音発生系列ch１
〜ch１０に分配し、各楽音発生系列ch１〜ch１
０では分配されたキーコードＮ１〜Ｂ３に対応す
る音高の楽音信号を発生する。タイミング信号発
生部５２は、復調回路５０から与えられる基準パ
ルスSYにもとづいてタイミングパルスφA′，φ
B′、FBO〜FB１０を発生する。タイミングパル
スFBO〜FB１０は復調回路５０から出力される
各チヤンネルのキーコードＮ１〜Ｂ３を楽音発生
回路５１の各楽音発生系列ch１〜ch１０に分配
するために該楽音発生回路５１で利用される。楽
音制御回路５３は、復調回路５０から取出された
キーオン信号KO１や自動ベースコードモード信
号ABC等にもとづいて、楽音振幅エンベロープ
制御用のアタツク信号AT、デイケイ信号DCや自
動ベースコードモード信号ABC〓あるいはモー
ド切換パルス△ABC〓を発生し、更に音色選択
信号TCを発生する。楽音発生回路５１では、楽
音制御回路５３から発生された信号に従つて楽音
振幅エンベロープや音色を制御する。尚、モード
切換パルス△ABC〓はモード切換制御回路１５
から発生されるモード切換パルス△ABCとほぼ
同様なパルスであり、配線数の節約のためにパル
ス△ABCを楽音発生回路５１まで持つて来ず
に、モード信号ABCにもとづいてモード切換パ
ルス△ABC〓をあらためて作り直しているので
ある。 楽音制御回路５３内にはキーオン立上りパルス
発生回路５４を含んでおり、キーオン信号KO１
の立上り時に一定時間幅のキーオン立上りパルス
KO２を発生する。このキーオン立上りパルス
KO２にもとづいてアタツク信号ATを短時間だ
け発生させることにより楽音発生回路５１におい
てパーカツシブ型の振幅エンベロープを付与した
楽音を発生させる。キーオン立上りパルス発生回
路５４では、モード切換パルス△ABC〓が発生
しているときはキーオン立上りパルスKO２の発
生を禁止するようにしている。これは、モードの
切換えによつて押鍵中の音が別の発音チヤンネル
に割当て変更されることにより、実際は鍵の押し
始めでないのに偽のキーオン立上りパルスKO２
が発生されることがあるため、この偽のキーオン
立上りパルスKO２を禁止して、パーカツシブ型
エンベロープの音が二重に発生されることのない
ようにするためである。 楽音発生回路５１から発生された楽音信号及び
オートリズム装置４５から発生されたリズム音信
号R.TONEはサウンドシステム５５に供給され、
発音される。 尚、第１図においては、この実施例の電子楽器
の各部回路の大まかな配線のみが示されているだ
けであり、実際は更に多数の信号類が各部回路の
間で送受される。その詳細は第２図以降に示す各
部の詳細図において明らかになる。 クロツクパルスの説明 第１図の発音割当て回路１８内のタイミング信
号発生回路２０の詳細例は第２図に示されてい
る。このタイミング信号発生回路２０はチヤンネ
ルタイミング信号UchT〜AchTのみならず、キ
ー走査用のクロツクパルスφA，φBも発生する。 第２図において、イニシヤルクリア信号ICは
遅延フリツプフロツプ５６とアンド回路５７に加
わり、遅延フリツプフロツプ５６の出力がインバ
ータ５８で反転されてアンド回路５７の他の入力
に加わる。イニシヤルクリア信号ICは、電子楽
器の電源を投入したときに一定時間の間“１”に
立上る信号である。遅延フリツプフロツプ５６は
システムクロツクパルスφによつて駆動される。
システムクロツクパルスφは第３図に示すように
２相クロツクパルスφ１，φ２から成るものであ
り、データを取り込むタイミングはパルスφ１に
従い、取り込んだデータを出力するタイミングは
パルスφ２に従う。このシステムクロツクパルス
φの１周期分の時間を以下では１ビツトタイムと
いう。遅延フリツプフロツプ５６、アンド回路５
７、インバータ５８は微分回路を構成しており、
イニシヤルクリア信号ICの立上り（電源投入）
に応答して１ビツトタイム幅のパルスIC′をアン
ド回路５７から出力する（第３図参照）。 アンド回路５７の出力パルスIC′はオア回路５
９を介して11ステージ／１ビツトのシフトレジス
タ６０に入力されると共にフリツプフロツプ６１
のセツト入力（Ｓ）に加わる。フリツプフロツプ
６１はシステムクロツクパルスφに同期して駆動
されるもので、パルスφ１のタイミングでＳ入力
あるいはＴ入力の信号を取り込み、入力信号にも
とづいて設定された状態を示す信号をパルスφ２
のタイミングで出力する。フリツプフロツプ６１
の出力Ｑはセツト入力（Ｓ）に加わるパルス
IC′よりも１ビツトタイム遅れて“１”に立上る
（第３図の６１−Ｑ参照）。 シフトレジスタ６０は１ビツトタイム幅のパル
スIC′をシステムクロツクパルスφに従つて順次
シフトする。第１ステージＱ１から第10ステージ
Ｑ１０の出力はノア回路６２に加わり、ノア回路
６２の出力がオア回路５９を介してシフトレジス
タ６０に戻されると共にフリツプフロツプ６１の
Ｔ入力に加わる。シフトレジスタ６０の最終ステ
ージＱ１１に“１”がシフトされてきたとき、そ
の前のステージＱ１〜Ｑ１０の出力は“０”であ
り、ノア回路６２の出力が“１”となる。そのと
きノア回路６２の出力“１”がシフトレジスタ６
０の第１ステージＱ１に取り込まれ、その次のタ
イミングで第１ステージＱ１の出力が“１”とな
る。従つて、シフトレジスタ６０では単一の信号
“１”が常に循環し、順送りにシフトされる。
“１”が出力されるシフトレジスタ６０のステー
ジＱ１〜Ｑ１１の番号１〜１１を第３図の６０−
Ｑに示す。 フリツプフロツプ６１はノア回路６２から
“１”が出力される毎に状態を反転する。このフ
リツプフロツプ６１の出力Ｑ（６１−Ｑ）が反転
するのは、ノア回路６２の出力“１”すなわちシ
フトレジスタ６０の第11ステージＱ１１の出力
“１”の１ビツトタイム後である。従つて、フリ
ツプフロツプ６１の出力Ｑは第３図の６１−Ｑに
示すようにデユーテイ1/2の繰返しパルスとな
る。フリツプフロツプ６１の出力Ｑはノア回路６
３に加わり、この出力Ｑをインバータ６４で反転
した信号がノア回路６５に加わる。ノア回路６
３，６５の他の入力にはシフトレジスタ６０の第
11ステージＱ１１の出力が加わる。ノア回路６３
からは第３図に示すような22ビツトタイム周期の
クロツクパルスφBが出力され、ノア回路６５か
らは第３図に示すような22ビツトタイム周期のク
ロツクパルスφAが出力される。この２相のクロ
ツクパルスφA，φBはキー走査用のクロツクパル
スとして利用される。２相クロツクパルスとして
対で利用されるとき、これらのパルスφA，φBを
φABと表示する。クロツクパルスφBの立上りか
ら次の立上り直前までの22ビツトタイムを１キー
時間ということにする。 また、フリツプフロツプ６１の出力Ｑ（６１−
Ｑ）は、後半期間信号Ｈ２としてタイミング信号
発生回路２０から出力される。この後半期間信号
Ｈ２は１キー時間の後半の11ビツトタイムの間
“１”となる。更に、フリツプフロツプ６１の出
力Ｑはアンド回路６６に加わる。アンド回路６６
の他の入力にはシフトレジスタ６０の第11ステー
ジＱ１１の出力が加わる。従つて、第３図の６１
−Ｑが“１”で、６０−Ｑが「11」のタイミング
のときアンド回路６６の条件が成立し、遅延フリ
ツプフロツプ６７に“１”が入力される。遅延フ
リツプフロツプ６７はシステムクロツクパルスφ
に従つて入力信号を１ビツトタイム遅延し、信号
Ｓ１として出力する。従つて、信号Ｓ１は、第３
図に示すように１キー時間の最初の１ビツトタイ
ムに対応して繰返し発生する。 モード選択回路１３の詳細 第１図におけるモード選択回路１３の詳細例は
第４図に示されている。第４図において、ラツチ
装置１４は各スイツチ10／７−SW，Ｍ−SW，
FC−SW，SF−SWに対応するラツチ回路１４−
１，１４−２，１４−３，１４−４を具えてい
る。各ラツチ回路１４−１乃至１４−４の内部構
成はほぼ同一であるので、ラツチ回路１４−１に
ついてのみ参照符号を付けて説明する。 ラツチ回路１４−１において、スイツチ10／７
−SWの出力はアンド回路６８に加わり、アンド
回路６８の出力はオア回路６９を介して遅延フリ
ツプフロツプ７０に取り込まれる。アンド回路６
８の他の入力には、比較的周期の長い走査サイク
ルパルス4.5Mが加えられる。後述するように、
このパルス4.5Mは、キー走査回路１１（第１
図）から１走査サイクルに対応して発生されるも
ので、１キー時間のパルス幅をもち、パルス発生
周期は4.5ミリ秒である。遅延フリツプフロツプ
７０の出力はアンド回路７１、オア回路６９を介
して自己保持される。アンド回路７１の他の入力
にはノア回路７２の出力が加わる。このノア回路
７２の出力はイニシヤルクリア信号ICが発生し
ているときあるいは走査サイクルパルス4.5Mが
発生したとき“０”となり、上記自己保持を禁止
するが、それ以外のときは自己保持を可能にす
る。従つて、走査サイクルパルス4.5Mが発生す
る毎にスイツチ10／７−SWの状態が遅延フリツ
プフロツプ７０に取り込まれ、次にパルス4.5M
が発生するまで記憶保持される。このように、低
速の（4.5ms周期の）パルス4.5Mに従つてスイツ
チ出力をラツチするようにした理由は、スイツチ
のチヤタリングを除去するためである。 スイツチFC−SW及びSF−SWに対応するラツ
チ回路１４−３及び１４−４では、スイツチ出力
をラツチする遅延フリツプフロツプの入力信号と
出力信号とを入力した排他オア回路７３，７４を
夫々具えている。この排他オア回路７３，７４は
フインガードコードモード選択スイツチFC−SW
あるいはシングルフインガーモード選択スイツチ
SF−SWが、オンからオフへ、あるいはオフから
オンへ、切換わつたことを検出するためのもので
ある。例えば、スイツチFC−SWがオフからオン
へ切換つた場合、オンを示すスイツチ出力“１”
を取込むパルス4.5Mの発生タイミングにおい
て、ラツチ回路１４−３の遅延フリツプフロツプ
７５の入力側には信号“１”が現われ、遅延フリ
ツプフロツプ７５の出力側には直前のオフ状態を
示す信号“０”が現われる。従つて、排他オア回
路７３の出力信号△FCが１キー時間の間だけ
“１”となる。その逆の場合も同様である。すな
わちスイツチFC−SWがオンからオフへ切換つた
場合は遅延フリツプフロツプ７５の入力側が
“０”、出力側が“１”で、排他オア回路７３の出
力信号△FCが“１”となる。同様に、スイツチ
SF−SWがオンからオフ、あるいはオフからオン
に切換つた場合は、パルス4.5Mの発生タイミン
グに対応して排他オア回路７４の出力△SFが１
度だけ“１”となる。 ラツチ回路１４−１のラツチ出力は、利用チヤ
ンネル選択スイツチ10／７−SWのオン・オフ状
態を示すチヤンネルモード信号10／７として出力
される。このチヤンネルモード信号10／７が
“０”のときは10チヤンネル全部が楽音発生に利
用され、“１”のときは所定の７チヤンネルだけ
が楽音発生に利用される。 ラツチ回路１４−３の遅延フリツプフロツプ７
５にラツチした信号は、自動ベースコード演奏の
フインガードコードモード（FC）が選択されて
いるか否かを示すフインガードコードモード信号
FCとして出力される。ラツチ回路１４−４の遅
延フリツプフロツプにラツチした信号は、自動ベ
ースコード演奏のシングルフインガーモード
（SF）が選択されているか否かを示すシングルフ
インガーモード信号SFとして出力される。 ラツチ回路１４−２の遅延フリツプフロツプに
ラツチした信号は、メモリ機能選択スイツチＭ−
SWのオン・オフ状態を示す信号としてモード切
換制御回路１５のアンド回路７６に加えられる。
このスイツチＭ−SWの出力を示す信号と自動ベ
ースコードモード信号ABC及びリズムラン信号
RUN及び下鍵域キーオン信号LKOにもとづいて
メモリモード信号Ｍが発生される。 モード切換制御回路１５における回路７７は、
変化検出信号△FCあるいは△SFが発生したとき
一定時間の間“０”となる信号△を発生する回
路である。前述のように、スイツチFC−SWある
いはSF−SWが切換つたとき、パルス4.5Mの発
生タイミングに対応して変化検出信号△FCある
いは△SFが“１”となる（第５図参照）。変化検
出信号△FCあるいは△SFが“１”となると、オ
ア回路７８，７９を介してフリツプフロツプ８０
がリセツトされる。フリツプフロツプ８０は、ク
ロツクパルスφAのタイミングで入力を取り込
み、クロツクパルスφBのタイミングで状態を決
定する。従つて、フリツプフロツプ８０の出力Ｑ
は第５図の８０−Ｑに示すように、信号△FCあ
るいは△SFより１キー時間遅れて“０”に立下
る。同時に、フリツプフロツプ８０の反転出力
は“１”に立上る。この反転出力はアンド回路
８１に加わる。アンド回路８１の他入力には走査
サイクルパルス4.5Mが加えられる。従つて、次
の走査サイクルパルス4.5Mの発生時に、フリツ
プフロツプ８０のＴ入力に対してアンド回路８１
から“１”が供給され、その１キー時間後にフリ
ツプフロツプ８０の状態が反転し、出力Ｑ（第５
図の８０−Ｑ）が“１”に立上る。以後は、フリ
ツプフロツプ８０の反転出力は“０”となるの
でアンド回路８１は動作せず、信号△FCあるい
は△SFによつて再びリセツトされるまでフリツ
プフロツプ８０の状態は変化しない。 フリツプフロツプ８０の出力Ｑはアンド回路８
２に加わり、アンド回路８２の出力はノア回路８
４に加わる。また、オア回路７９の出力はインバ
ータ８３で反転されてアンド回路８２に加わる一
方、ノア回路８５にも加わる。ノア回路８４と８
５はフリツプフロツプになつており、ノア回路８
５の出力がSF／FCモード切換信号△として出
力される。信号△FCあるいは△SFが“１”に立
上る前はアンド回路８２の条件が成立しており、
アンド回路８２の出力“１”、ノア回路８４の出
力“０”、オア回路７９の出力“０”により、ノ
ア回路８５の出力信号△は“１”となつてい
る。 信号△FCあるいは△SFが“１”となるとノア
回路８５の入力が“１”となり、出力信号△は
“０”に立下る。信号△FCあるいは△SFが
“０”に立下ると同時にフリツプフロツプ８０の
出力Ｑが“０”に立下るので、アンド回路８２の
出力は“０”のままであり、ノア回路８５の出力
信号△は“０”を維持する。次の走査サイクル
パルス4.5Mの到来によつてフリツプフロツプ８
０が反転すると、アンド回路８２の出力は“１”
となり、ノア回路８５の出力信号△は“１”に
立上る。従つて、第５図に示すように、信号△
は「4.5ms＋α」（但しαは１キー時間）の間だ
け“０”に立下る。 この信号△が「4.5ms＋α」の間“０”に立
下るのは、変化検出信号△FCあるいは△SFが発
生したときであり、これは次の場合である。自動
ベースコードモードからノーマルモードに切換わ
つた場合（スイツチFC−SW及びSF−SWが共に
オフになつた場合）、あるいは、その逆の場合
（スイツチFC−SWあるいはSF−SWがオンに切
換つた場合）、あるいは、自動ベースコードモー
ドにおいてフインガードコードモードからシング
ルフインガーモードに切換つた場合あるいはその
逆の場合、である。この信号△は和音検出制御
回路３０（第１図）において和音の記憶をクリア
するために使用される。単に自動ベースコードモ
ードからノーマルモードに切換わつた場合（ある
いはその逆）に限らず、自動ベースコードモード
内でのモードの切換時（FCからSF、あるいはそ
の逆）にも信号△が“０”に立下るようにした
理由は、鍵押圧状態が同じでもフインガードコー
ドモードとシングルフインガーモードとでは和音
が異なることがあるからである。 尚、ノア回路８５の出力はインバータ８６で反
転され、オア回路８７に加わる。オア回路８７の
出力はモード切換パルス△ABCとして利用され
る。従つて、信号△が“０”に立下つたとき、
この信号△と同じ時間幅（4.5ms＋α）でモー
ド切換パルス△ABCが発生する。しかし、この
信号△に対応して発生するパルス△ABCは本
来のモード切換パルス△ABCよりもはるかに短
いパルスである。本来のモード切換パルス△
ABCは次のようにして発生される。 ラツチ回路１４−３あるいは１４−４から出力
されたフインガードコードモード信号FCあるい
はシングルフインガーモード信号SFはオア回路
８８に入力される。オア回路８８の出力は、自動
ベースコードモード（FCあるいはSFのどちらか
一方）のとき“１”、ノーマルモードのとき
“０”である。オア回路８８の出力は遅延フリツ
プフロツプ８９で１キー時間遅延されて排他オア
回路９０に加わる。排他オア回路９０の他の入力
にはオア回路８８の出力が直接加わる。従つて、
自動ベースコードモードからノーマルモードに
（あるいはその逆に）変化したとき、排他オア回
路９０から１キー時間幅の変化検出パルス△
ABC′が発生される。この変化検出パルス△
ABC′の発生タイミングは、第５図に示すよう
に、走査サイクルパルス4.5Mよりも１キー時間
遅れている。これは、ラツチ回路１４−３，１４
−４内の遅延フリツプフロツプの存在により、パ
ルス4.5Mのタイミングよりも１キー時間遅れて
信号FCあるいはSFが変化するからである。 排他オア回路９０から出力された変化検出パル
ス△ABC′によつてフリツプフロツプ９１がセツ
トされると共にカウンタ９２がリセツトされる。
フリツプフロツプ９１は前記フリツプフロツプ８
０と同様にクロツクパルスφABによつて制御さ
れ、入力と出力との間に１キー時間の遅れがあ
る。従つて、フリツプフロツプ９１の出力Ｑは第
５図の９１−Ｑに示すように、セツト入力Ｓに加
わる変化検出パルス△ABC′の立上りから１キー
時間遅れて“１”に立上る。このフリツプフロツ
プ９１の出力Ｑ（９１−Ｑ）がオア回路８７を経
由し、モード切換パルス△ABCとして出力され
る。 カウンタ９２のカウント入力Ｔにはアンド回路
９３を介して走査サイクルパルス4.5Mが加えら
れる。また、カウンタ９２の制御クロツクパルス
として２相クロツクパルスφABが加えられてい
る。カウンタ９２はクロツクパルスφAのタイミ
ングでカウント入力Ｔの信号を取り込み、取り込
んだ信号が“１”であれば１カウントアツプし、
そのカウント結果をクロツクパルスφBのタイミ
ングで出力する。３ビツトバイナリカウンタ９２
の出力Ｑ１〜Ｑ３はアンド回路９４に入力され
る。アンド回路９４の残りの入力には変化検出パ
ルス△ABC′をインバータ９５で反転した信号が
加わる。アンド回路９４の出力はフリツプフロツ
プ９１のリセツト入力Ｒに加わると共にインバー
タ９６で反転されてアンド回路９３に加わる。 変化検出パルス△ABC′が発生したときカウン
タ９２はリセツトされ、その計数値は第５図の９
２−Ｑに示すように０になる。以後、走査サイク
ルパルス4.5Mが発生する毎にカウンタ９２はカ
ウントアツプされ、計数値が10進の「７」になる
と２進出力Q1〜Q3がすべて“１”となり、アン
ド回路９４の条件が成立する。これによりフリツ
プフロツプ９１がリセツトされると共に、アンド
回路９３が不動作となり、計数が停止される。従
つて、フリツプフロツプ９１の出力Ｑは走査サイ
クルパルス4.5Mの７周期分の時間（4.5ms×７＝
31.5ms）だけ“１”となる。従つて、フリツプ
フロツプ９１の出力Ｑに対応してオア回路８７か
ら出力されるモード切換パルス△ABCのパルス
幅は少くとも31.5msの幅をもつ。ところで、排
他オア回路９０から変化検出パルス△ABC′が出
力される直前には信号△FCあるいは△SFが必ら
ず発生するので、フリツプフロツプ９１の出力Ｑ
が“１”に立上る２キー時間前に信号△が
“０”に立下り、この信号△をインバータ８６
で反転した信号にもとづいてオア回路８７の出力
（△ABC）が“１”に立上る。従つて、第５図に
示すように、実際のモード切換パルス△ABCは
フリツプフロツプ９１の出力Ｑよりも２キー時間
前に立上るので、そのパルス幅は31.5ms＋２α
（αは１キー時間）である。 ノア回路９７と９８はフリツプフロツプを構成
しており、自動ベースコードモード信号ABCは
ノア回路９７から出力される。カウンタ９２の２
ビツト目と３ビツト目の出力Q2，Q3がオア回路
９９を介してアンド回路１００に加わり、アンド
回路１００の他の入力には変化検出パルス△
ABC′を反転するインバータ９５の出力が加わ
る。アンド回路１００の出力はアンド回路１０１
及び１０２に加わる。遅延フリツプフロツプ８９
の出力は、フインガードコードモード（FC）あ
るいはシングルフインガーモード（SF）のとき
すなわち自動ベースコードモードのとき“１”で
あり、この出力がアンド回路１０２に加わると共
にインバータ１０３で反転されてアンド回路１０
１に加わる。 ノーマルモードから自動ベースコードモードに
切換つたとき、すなわちスイツチFC−SWとSF
−SWが共にオフであつた状態からどちらか一方
がオンに切換つたとき、排他オア回路９０から変
化検出パルス△ABC′が発生され、その１キー時
間後に遅延フリツプフロツプ８９の出力が“１”
に立上る。パルス△ABC′が“１”になつたとき
アンド回路１００の出力（第５図の１００参照）
は“０”に立下る。パルス△ABC′によつてカウ
ンタ９２がリセツトされるとオア回路９９の出力
は“０”になるので、アンド回路１００の出力は
パルス△ABC′が消去した後も“０”のままであ
る。カウンタ９２の計数値が２以上になると出力
Q2あるいはQ3が“１”となるので、アンド回路
１００の出力は“１”に立上る。アンド回路１０
０の出力が“０”となつている時間はパルス
4.5Mの２周期分の時間（4.5ms×２＝9ms）であ
る。従つて、モードが切換つた時から9msの間ア
ンド回路１０１，１０２が不動作となり、フリツ
プフロツプ９７，９８の状態が変化するのが抑止
される。アンド回路１００の出力が“１”に立上
ると、遅延フリツプフロツプ８９からの信号
“１”によつてアンド回路１０２の条件が成立
し、ノア回路９８に“１”が入力される。一方、
アンド回路１０１の条件は成立せず、ノア回路９
７には“０”が入力される。これによりノア回路
９７の出力すなわち自動ベースコードモード信号
ABCは“１”に立上る（第５図参照）。自動ベー
スコードモードからノーマルモードに切換わる場
合も同様に、9msの遅延の後にフリツプフロツプ
９７，９８の状態が反転し、実際の切換え時から
9ms遅れて信号ABCが“０”に立下る。 ラツチ回路１４−２から出力されたメモリ機能
選択スイツチＭ−SWのオン・オフ状態を示す信
号は、アンド回路７６，１０４，１０５、オア回
路１０６を介して遅延フリツプフロツプ１０７に
記憶される。アンド回路１０４は取り込み用であ
り、アンド回路１０５は自己保持用である。アン
ド回路７６の他の入力にはノア回路９７から出力
される自動ベースコードモード信号ABCが与え
られる。アンド回路１０４にはアンド回路７６の
出力のほかに、オートリズム装置４５（第１図）
から与えられるリズムラン信号RUNと和音検出
制御回路３０（第１図）から与えられる下鍵域キ
ーオン信号LKOが入力される。アンド回路１０
４の出力がオア回路１０６を介して遅延フリツプ
フロツプ１０７に取り込まれ、この遅延フリツプ
フロツプ１０７の出力がアンド回路１０５を介し
て自己保持される。遅延フリツプフロツプ１０７
の出力がメモリモード信号Ｍとなる。 自動ベースコード演奏が選択されているときに
（ABCが“１”）、メモリ機能選択スイツチＭ−
SWがオンするとアンド回路７６の条件が成立す
る。このとき、オートリズムが動作中であり
（RUNが“１”）かつ所定の下鍵域で何らかの鍵
が押圧されると（LKOが“１”）、アンド回路１
０４の条件が成立し、遅延フリツプフロツプ１０
７に“１”が記憶される（メモリモード信号Ｍが
“１”となる）。 自己保持用のアンド回路１０５には、遅延フリ
ツプフロツプ１０７の出力のほかに、アンド回路
７６の出力、リズムラン信号RUN、及びSF／FC
モード切換信号△が入力される。従つて、スイ
ツチＭ−SWがオフされたとき、あるいは自動ベ
ースコードモードがオフになつたとき（ABCが
“０”）、あるいはオートリズムが止つたとき
（RUNが“０”）、あるいはフインガードコードモ
ードまたはシングルフインガーモードに変化があ
つたとき（△が“０”）、アンド回路１０５が動
作不可能となり、メモリモード信号Ｍがクリアさ
れる。 鍵盤及び発音チヤンネルの使い分けについて この実施例で使用する鍵盤は、鍵C2からC7ま
での61鍵が一列に（一段に）並んでいるものであ
る。この鍵盤における鍵域の使い分け方を第１表
に示す。
【表】
ノーマルモードの場合すなわち自動ベースコー
ド演奏が選択されていない場合は、鍵盤の全鍵
C2〜C7が第１の楽音発生態様（メロデイ演奏）
のために利用される。この第１の楽音発生態様の
ために利用される鍵域を上鍵域（符号はＵで示
す）ということにする。 自動ベースコードモード（ABCモード）の場
合は、鍵C2からＦ＃３までの低音側の１オクタ
ーブ半の鍵域が第２の楽音発生態様（自動ベース
コード演奏及び自動アルペジヨ演奏すなわち伴奏
演奏）のために使用され、高音側の鍵G3からC7
までの鍵域が第１の楽音発生態様（メロデイ演
奏）のために使用される。第２の楽音発生態様の
ために使用される鍵C2〜Ｆ＃３の鍵域が下鍵域
Ｌである。この鍵C2〜Ｆ＃３の鍵域は、ノーマ
ルモードのときは上鍵域Ｕとして機能するが、
ABCモードのときは下鍵域Ｌとして機能するの
である。 次に発音チヤンネルの使い分け方について説明
する。 発音割当て回路１８（第１図）では各発音チヤ
ンネルに対応するデータが時分割で処理されるよ
うになつている。発音割当て回路１８における時
分割チヤンネルタイミングは11個有るが、そのう
ち１つのチヤンネルタイミングは実際の発音チヤ
ンネルに対応していない。楽音発生回路５１（第
１図）における実際の発音チヤンネル数（楽音発
生系列数）は10である。余分のチヤンネルタイミ
ングを設けた理由は多重化回路２８（第１図）に
おける処理の都合上によるものである。発音割当
て回路１８における11の時分割チヤンネルタイミ
ングの使い分け方を第２表に示す。
ド演奏が選択されていない場合は、鍵盤の全鍵
C2〜C7が第１の楽音発生態様（メロデイ演奏）
のために利用される。この第１の楽音発生態様の
ために利用される鍵域を上鍵域（符号はＵで示
す）ということにする。 自動ベースコードモード（ABCモード）の場
合は、鍵C2からＦ＃３までの低音側の１オクタ
ーブ半の鍵域が第２の楽音発生態様（自動ベース
コード演奏及び自動アルペジヨ演奏すなわち伴奏
演奏）のために使用され、高音側の鍵G3からC7
までの鍵域が第１の楽音発生態様（メロデイ演
奏）のために使用される。第２の楽音発生態様の
ために使用される鍵C2〜Ｆ＃３の鍵域が下鍵域
Ｌである。この鍵C2〜Ｆ＃３の鍵域は、ノーマ
ルモードのときは上鍵域Ｕとして機能するが、
ABCモードのときは下鍵域Ｌとして機能するの
である。 次に発音チヤンネルの使い分け方について説明
する。 発音割当て回路１８（第１図）では各発音チヤ
ンネルに対応するデータが時分割で処理されるよ
うになつている。発音割当て回路１８における時
分割チヤンネルタイミングは11個有るが、そのう
ち１つのチヤンネルタイミングは実際の発音チヤ
ンネルに対応していない。楽音発生回路５１（第
１図）における実際の発音チヤンネル数（楽音発
生系列数）は10である。余分のチヤンネルタイミ
ングを設けた理由は多重化回路２８（第１図）に
おける処理の都合上によるものである。発音割当
て回路１８における11の時分割チヤンネルタイミ
ングの使い分け方を第２表に示す。
【表】
第２表において、チヤンネルタイミング「１」
が実際の発音チヤンネルに対応していない余分の
チヤンネルタイミングであり、チヤンネルタイミ
ング「２」〜「11」が10個の発音チヤンネルの
夫々に対応している。符号Ｕは、上鍵域の鍵が割
当てられるチヤンネル、すなわち第１の楽音発生
態様（メロデイ音）のために利用されるチヤンネ
ルを示す。符号Ｌ，Ｐ，Ａは下鍵域の押圧鍵にも
とづく伴奏音が割当てられるチヤンネル、すなわ
ち第２の楽音発生態様のために利用されるチヤン
ネルを示す。Ｌは和音構成音（下鍵域Ｌにおける
押鍵音）が割当てられるチヤンネルを示し、Ｐは
自動ベース音が割当てられるチヤンネルを示し、
Ａは自動アルペジヨ音が割当てられるチヤンネル
を示す。×は強制的にオフにする（発音割当てを
クリアする）チヤンネルを示す。 第２表において、10チヤンネルモード（チヤン
ネルモード信号10／７が“０”）の場合、ノーマ
ルモードのときはすべてのチヤンネル２〜１１が
第１の楽音発生態様Ｕのために使用される。自動
ベースコード演奏のフインガードコードモード
FCのときはチヤンネル２，３，５，７，９，１
１が第２の楽音発生態様（Ｌ，Ｐ，Ａ）のために
使用され、残りのチヤンネル４，６，８，１０、
が第１の楽音発生態様Ｕのために使用される。但
し、シングルフインガーモードSFのときはチヤ
ンネル「３」は使用されず、和音構成音のための
チヤンネルＬは３個だけである。これは、シング
ルフインガーモードのときは和音構成音は３音し
か発生しないためである。モード切換パルス△
ABCが発生する短時間（31.5ms＋２α）の間
は、第２の楽音発生態様のためのチヤンネル２，
３，５，７，９，１１が強制的にクリアされる。
これは、モードの切換えによつてこれらのチヤン
ネル２，３，５，７，９，１１の楽音発生態様が
変化する（第１から第２へ、あるいはその逆に）
ため、割当て動作に不都合が生じないようにする
ためである。 ７チヤンネルモード（信号10／７が“１”）の
場合はチヤンネル「３」、「８」、「10」の３チヤン
ネルが強制的にクリアされることが第２表に示さ
れている。第１の楽音発生態様Ｕと第２の楽音発
生態様（Ｌ，Ｐ，Ａ）の使い分けに関しては上述
の10チヤンネルモードのときと同じである。 第２表に示す時分割チヤンネルタイミング
「１」〜「11」は、発音割当て回路１８内のタイ
ミング信号発生回路２０のシフトレジスタ６０
（第２図）において設定される。このシフトレジ
スタ６０の第１ステージＱ１から第11ステージＱ
１１の出力タイミング（第３図の６０−Ｑ参照）
が第２表に示すチヤンネルタイミング「１」〜
「11」に対応している。 第２図において、シフトレジスタ６０の各ステ
ージＱ１〜Ｑ１１の出力は割当て態様設定回路１
０８と割当て禁止回路１０９に供給される。割当
て態様設定回路１０８は、選択されたモードに対
応する所定の割当て態様（第２表参照）に従つて
チヤンネルタイミング信号UchT，LchT，
PchT，AchTを発生する。上鍵域チヤンネルタ
イミング信号UchTは、第２表に示す第１の楽音
発生態様のためのチヤンネルＵの時分割タイミン
グに対応して発生される。下鍵域チヤンネルタイ
ミング信号LchTは、第２表に示す伴奏和音用の
チヤンネルＬの時分割タイミングに対応して発生
される。ベースチヤンネルタイミング信号PchT
は、第２表に示す自動ベース音用のチヤンネルＰ
のタイミングに対応して発生される。アルペジヨ
チヤンネルタイミング信号AchTは、第２表に示
す自動アルペジヨ音用のチヤンネルＡのタイミン
グに対応して発生される。第４図のモード選択回
路１３から発生されたチヤンネルモード信号10／
７、シングルフインガーモード信号SF、及び自
動ベースコードモード信号ABCが割当て態様設
定回路１０８に供給され、これらモード信号の状
態に応じて所定の態様で（第２表に示すように）
チヤンネルタイミング信号UchT〜AchTが発生
される。 割当て態様設定回路１０８においては、シフト
レジスタ６０の所定のステージ出力Ｑ２〜Ｑ１１
を合成して各チヤンネルタイミング信号UchT〜
AchTを得るように論理回路が組まれている。ア
ンド回路１１０，１１１，１１２は10チヤンネル
モード（信号10／７が“０”）のときステージＱ
３，Ｑ８，Ｑ１０の出力を選択するための回路で
ある。オア回路１１３はノーマルモード
（）のときの上鍵域チヤンネルタイミング信
号UchTを合成する回路である。オア回路１１４
は自動ベースコードモード（ABC）のときの上
鍵域チヤンネルタイミング信号UchTを合成する
回路である。オア回路１１５は下鍵域チヤンネル
タイミング信号LchTを合成する回路である。自
動ベースコードモード（ABCが“１”）のとき、
アンド回路１１６，１１７，１１８，１１９を介
して信号UchT，LchT，PchT，AchTが出力さ
れる。ノーマルモード（ABCが“０”）のときは
アンド回路１２０からオア回路１２１を介して信
号UchTのみが出力される。 各信号UchT〜AchTの発生のための理論式を
次に示す。尚、10/7は信号10／７をインバータ１
２２で反転したものを示す。 UchT＝ABC・（Q4＋Q6＋10/7・Q8＋10/7・
Q10） ＋・（Q2＋・10/7・Q3＋Q4＋Q5＋Q6 ＋Q7＋10/7・Q8＋Q9＋10/7・Q10＋Q11） LchT＝ABC・（・10/7・Q3＋Q5＋Q7＋Q9） PchT＝ABC・Q2 AchT＝ABC・Q11 割当て禁止回路１０９は、前記第２表で×印で
示したチヤンネルのタイミングに対応するオフチ
ヤンネルタイミング信号OFchTを発生する。７
チヤンネルモード（信号10／７が“１”）のとき
はアンド回路１２３，１２４，１２５、オア回路
１２６，１２７を介してステージＱ３，Ｑ８，Ｑ
１０の出力タイミングに対応してオフチヤンネル
タイミング信号OFchTを発生する。また、シン
グルフインガーモード（信号SFが“１”）のとき
はオア回路１２８、アンド回路１２３を介してス
テージＱ３の出力タイミングに対応して信号
OFchTを発生する。また、モード切換パルス△
ABCが発生している間はアンド回路１２９が動
作可能となり、オア回路１３０で合成されたステ
ージＱ２，Ｑ３，Ｑ５，Ｑ７，Ｑ９，Ｑ１１の出
力タイミングに対応して信号OFchTが発生され
る。 10チヤンネルモード（信号10／７が“０”）の
ときのチヤンネルタイミング信号UchT，
LchT，PchT，AchT，OFchTの発生状態例を第
６図に示す。シングルフインガーモードSFのと
きはチヤンネル「３」に対応する信号LchTは発
生されない。これは、第２図のアンド回路１１０
が不動作となるためである。第３図及び第６図に
示すように、１キー時間（22μｓ）の間に各チヤ
ンネルのタイミングが２回発生する。 キー走査回路１１の詳細 第７図は、第１図におけるキー走査回路１１の
詳細例をキースイツチマトリクス１０に関連して
示す図である。キー走査回路１１のキー走査用カ
ウンタ１３１，１３２にはタイミング信号発生回
路２０（第２図）から発生されたキー走査用の２
相クロツクパルスφAB（φA，φB）が供給され
る。６進カウンタ１３１はカウント入力Ｔに加わ
る信号“１”をクロツクパルスφABのタイミング
で繰返し加算する。すなわちクロツクパルスφA
のタイミングでカウント入力Ｔを取り込んでカウ
ントアツプし、パルスφBのタイミングでカウン
ト結果に対応する出力状態を設定する。従つて、
６進カウンタ１３１はクロツクパルスφABに従つ
てカウントアツプされ、その出力の状態はクロツ
クパルスφBが立上る毎にすなわち第３図に示す
１キー時間毎に変化する。６進カウンタ１３１の
計数内容は、10進表示の「０」、「１」、「２」、
「４」、「５」、「６」（２進表示の“000”、“001”
、
“010”、“100”、“101”、“110”）の順で変化し、
10
進表示の「３」（２進表示の“011”）を飛び越す
ようになつている。 ６進カウンタ１３１の計数内容が「６」
（“110”）から「０」（“000”）に戻るとき、詳しく
はパルスφBのタイミングでカウンタ１３１の出
力が「０」に変わる直前のパルスφAのタイミン
グにおいて、キヤリイ信号（CO）が該カウンタ
１３１から出力され、16進カウンタ１３２のカウ
ント入力Ｔに供給される。16進カウンタ１３２
は、カウント入力Ｔに与えられたキヤリイ信号を
パルスφAのタイミングで取り込んでカウントア
ツプし、パルスφBのタイミングでカウント結果
に対応する出力状態を設定する。要するに、６進
カウンタ１３１の出力が「０」に成る毎に16進カ
ウンタ１３２の出力が変化する（１カウントアツ
プされる）。 16進カウンタ１３２の計数内容が「15」
（“1111”）から「０」（“0000”）に戻るとき、詳し
くはパルスφBのタイミングでカウンタ１３２の
出力が「０」に変わる直前のパルスφAのタイミ
ングにおいて、キヤリイ信号（CO）が該カウン
タ１３２から出力される。このカウンタ１３２の
キヤリイ信号（CO）は遅延フリツプフロツプ１
３３に入力される。遅延フリツプフロツプ１３３
はパルスφAのタイミングでキヤリイ信号（CO）
を取り込んでパルスφBのタイミングで出力す
る。従つてカウンタ１３１及び１３２の出力がす
べて“０”となる１キー時間に対応して遅延フリ
ツプフロツプ１３３の出力が“１”となる。この
遅延フリツプフロツプ１３３の出力は走査サイク
ルパルス4.5Mとして各回路に供給される。後述
するように、この走査サイクルパルス4.5Mは最
高鍵C7を走査するタイミングに対応している。 ６進カウンタ１３１の出力はデコーダ１３４に
加わり、16進カウンタ１３２の出力はデコーダ１
３５に加わる。デコーダ１３４の出力はキースイ
ツチマトリクス１０の音名ラインに入力される。
音名ＣとＦ＃のラインにはデコーダ１３４の出力
「０」が入力され、ＢとＦのラインには「１」が
入力され、Ａ＃とＥのラインには「２」が入力さ
れ、ＡとＤ＃のラインには「４」が入力され、Ｇ
＃とＤのラインには「５」が入力され、ＧとＣ
＃のラインには「６」が入力される。従つて６進
カウンタ１３１の計数内容が「０」、「１」、
「２」、「４」、「５」、「６」、「０」、「１」…と
変化
するにつれて音名Ｃ，Ｂ，Ａ＃，Ａ，Ｇ＃，Ｇ，
Ｆ＃，Ｆ…の順に12の音名が高音側から順に繰返
し走査される。 キースイツチマトリクス１０の出力B52〜B11
は鍵C7〜C2の半オクターブ毎のグループに対応
している。これらの出力B52〜B11はマルチプレ
クサ１３６に加わり、16進カウンタ１３２の計数
値「０」〜「10」に対応するデコーダ１３５の出
力BT0〜BT10によつて選択され、１本のライン
１３７にまとめられる。キースイツチマトリクス
１０の出力B52〜B11に対応する鍵グループとこ
れらの出力B52〜B11を選択するデコーダ１３５
の出力BT0〜BT10との関係を第３表に示す。
が実際の発音チヤンネルに対応していない余分の
チヤンネルタイミングであり、チヤンネルタイミ
ング「２」〜「11」が10個の発音チヤンネルの
夫々に対応している。符号Ｕは、上鍵域の鍵が割
当てられるチヤンネル、すなわち第１の楽音発生
態様（メロデイ音）のために利用されるチヤンネ
ルを示す。符号Ｌ，Ｐ，Ａは下鍵域の押圧鍵にも
とづく伴奏音が割当てられるチヤンネル、すなわ
ち第２の楽音発生態様のために利用されるチヤン
ネルを示す。Ｌは和音構成音（下鍵域Ｌにおける
押鍵音）が割当てられるチヤンネルを示し、Ｐは
自動ベース音が割当てられるチヤンネルを示し、
Ａは自動アルペジヨ音が割当てられるチヤンネル
を示す。×は強制的にオフにする（発音割当てを
クリアする）チヤンネルを示す。 第２表において、10チヤンネルモード（チヤン
ネルモード信号10／７が“０”）の場合、ノーマ
ルモードのときはすべてのチヤンネル２〜１１が
第１の楽音発生態様Ｕのために使用される。自動
ベースコード演奏のフインガードコードモード
FCのときはチヤンネル２，３，５，７，９，１
１が第２の楽音発生態様（Ｌ，Ｐ，Ａ）のために
使用され、残りのチヤンネル４，６，８，１０、
が第１の楽音発生態様Ｕのために使用される。但
し、シングルフインガーモードSFのときはチヤ
ンネル「３」は使用されず、和音構成音のための
チヤンネルＬは３個だけである。これは、シング
ルフインガーモードのときは和音構成音は３音し
か発生しないためである。モード切換パルス△
ABCが発生する短時間（31.5ms＋２α）の間
は、第２の楽音発生態様のためのチヤンネル２，
３，５，７，９，１１が強制的にクリアされる。
これは、モードの切換えによつてこれらのチヤン
ネル２，３，５，７，９，１１の楽音発生態様が
変化する（第１から第２へ、あるいはその逆に）
ため、割当て動作に不都合が生じないようにする
ためである。 ７チヤンネルモード（信号10／７が“１”）の
場合はチヤンネル「３」、「８」、「10」の３チヤン
ネルが強制的にクリアされることが第２表に示さ
れている。第１の楽音発生態様Ｕと第２の楽音発
生態様（Ｌ，Ｐ，Ａ）の使い分けに関しては上述
の10チヤンネルモードのときと同じである。 第２表に示す時分割チヤンネルタイミング
「１」〜「11」は、発音割当て回路１８内のタイ
ミング信号発生回路２０のシフトレジスタ６０
（第２図）において設定される。このシフトレジ
スタ６０の第１ステージＱ１から第11ステージＱ
１１の出力タイミング（第３図の６０−Ｑ参照）
が第２表に示すチヤンネルタイミング「１」〜
「11」に対応している。 第２図において、シフトレジスタ６０の各ステ
ージＱ１〜Ｑ１１の出力は割当て態様設定回路１
０８と割当て禁止回路１０９に供給される。割当
て態様設定回路１０８は、選択されたモードに対
応する所定の割当て態様（第２表参照）に従つて
チヤンネルタイミング信号UchT，LchT，
PchT，AchTを発生する。上鍵域チヤンネルタ
イミング信号UchTは、第２表に示す第１の楽音
発生態様のためのチヤンネルＵの時分割タイミン
グに対応して発生される。下鍵域チヤンネルタイ
ミング信号LchTは、第２表に示す伴奏和音用の
チヤンネルＬの時分割タイミングに対応して発生
される。ベースチヤンネルタイミング信号PchT
は、第２表に示す自動ベース音用のチヤンネルＰ
のタイミングに対応して発生される。アルペジヨ
チヤンネルタイミング信号AchTは、第２表に示
す自動アルペジヨ音用のチヤンネルＡのタイミン
グに対応して発生される。第４図のモード選択回
路１３から発生されたチヤンネルモード信号10／
７、シングルフインガーモード信号SF、及び自
動ベースコードモード信号ABCが割当て態様設
定回路１０８に供給され、これらモード信号の状
態に応じて所定の態様で（第２表に示すように）
チヤンネルタイミング信号UchT〜AchTが発生
される。 割当て態様設定回路１０８においては、シフト
レジスタ６０の所定のステージ出力Ｑ２〜Ｑ１１
を合成して各チヤンネルタイミング信号UchT〜
AchTを得るように論理回路が組まれている。ア
ンド回路１１０，１１１，１１２は10チヤンネル
モード（信号10／７が“０”）のときステージＱ
３，Ｑ８，Ｑ１０の出力を選択するための回路で
ある。オア回路１１３はノーマルモード
（）のときの上鍵域チヤンネルタイミング信
号UchTを合成する回路である。オア回路１１４
は自動ベースコードモード（ABC）のときの上
鍵域チヤンネルタイミング信号UchTを合成する
回路である。オア回路１１５は下鍵域チヤンネル
タイミング信号LchTを合成する回路である。自
動ベースコードモード（ABCが“１”）のとき、
アンド回路１１６，１１７，１１８，１１９を介
して信号UchT，LchT，PchT，AchTが出力さ
れる。ノーマルモード（ABCが“０”）のときは
アンド回路１２０からオア回路１２１を介して信
号UchTのみが出力される。 各信号UchT〜AchTの発生のための理論式を
次に示す。尚、10/7は信号10／７をインバータ１
２２で反転したものを示す。 UchT＝ABC・（Q4＋Q6＋10/7・Q8＋10/7・
Q10） ＋・（Q2＋・10/7・Q3＋Q4＋Q5＋Q6 ＋Q7＋10/7・Q8＋Q9＋10/7・Q10＋Q11） LchT＝ABC・（・10/7・Q3＋Q5＋Q7＋Q9） PchT＝ABC・Q2 AchT＝ABC・Q11 割当て禁止回路１０９は、前記第２表で×印で
示したチヤンネルのタイミングに対応するオフチ
ヤンネルタイミング信号OFchTを発生する。７
チヤンネルモード（信号10／７が“１”）のとき
はアンド回路１２３，１２４，１２５、オア回路
１２６，１２７を介してステージＱ３，Ｑ８，Ｑ
１０の出力タイミングに対応してオフチヤンネル
タイミング信号OFchTを発生する。また、シン
グルフインガーモード（信号SFが“１”）のとき
はオア回路１２８、アンド回路１２３を介してス
テージＱ３の出力タイミングに対応して信号
OFchTを発生する。また、モード切換パルス△
ABCが発生している間はアンド回路１２９が動
作可能となり、オア回路１３０で合成されたステ
ージＱ２，Ｑ３，Ｑ５，Ｑ７，Ｑ９，Ｑ１１の出
力タイミングに対応して信号OFchTが発生され
る。 10チヤンネルモード（信号10／７が“０”）の
ときのチヤンネルタイミング信号UchT，
LchT，PchT，AchT，OFchTの発生状態例を第
６図に示す。シングルフインガーモードSFのと
きはチヤンネル「３」に対応する信号LchTは発
生されない。これは、第２図のアンド回路１１０
が不動作となるためである。第３図及び第６図に
示すように、１キー時間（22μｓ）の間に各チヤ
ンネルのタイミングが２回発生する。 キー走査回路１１の詳細 第７図は、第１図におけるキー走査回路１１の
詳細例をキースイツチマトリクス１０に関連して
示す図である。キー走査回路１１のキー走査用カ
ウンタ１３１，１３２にはタイミング信号発生回
路２０（第２図）から発生されたキー走査用の２
相クロツクパルスφAB（φA，φB）が供給され
る。６進カウンタ１３１はカウント入力Ｔに加わ
る信号“１”をクロツクパルスφABのタイミング
で繰返し加算する。すなわちクロツクパルスφA
のタイミングでカウント入力Ｔを取り込んでカウ
ントアツプし、パルスφBのタイミングでカウン
ト結果に対応する出力状態を設定する。従つて、
６進カウンタ１３１はクロツクパルスφABに従つ
てカウントアツプされ、その出力の状態はクロツ
クパルスφBが立上る毎にすなわち第３図に示す
１キー時間毎に変化する。６進カウンタ１３１の
計数内容は、10進表示の「０」、「１」、「２」、
「４」、「５」、「６」（２進表示の“000”、“001”
、
“010”、“100”、“101”、“110”）の順で変化し、
10
進表示の「３」（２進表示の“011”）を飛び越す
ようになつている。 ６進カウンタ１３１の計数内容が「６」
（“110”）から「０」（“000”）に戻るとき、詳しく
はパルスφBのタイミングでカウンタ１３１の出
力が「０」に変わる直前のパルスφAのタイミン
グにおいて、キヤリイ信号（CO）が該カウンタ
１３１から出力され、16進カウンタ１３２のカウ
ント入力Ｔに供給される。16進カウンタ１３２
は、カウント入力Ｔに与えられたキヤリイ信号を
パルスφAのタイミングで取り込んでカウントア
ツプし、パルスφBのタイミングでカウント結果
に対応する出力状態を設定する。要するに、６進
カウンタ１３１の出力が「０」に成る毎に16進カ
ウンタ１３２の出力が変化する（１カウントアツ
プされる）。 16進カウンタ１３２の計数内容が「15」
（“1111”）から「０」（“0000”）に戻るとき、詳し
くはパルスφBのタイミングでカウンタ１３２の
出力が「０」に変わる直前のパルスφAのタイミ
ングにおいて、キヤリイ信号（CO）が該カウン
タ１３２から出力される。このカウンタ１３２の
キヤリイ信号（CO）は遅延フリツプフロツプ１
３３に入力される。遅延フリツプフロツプ１３３
はパルスφAのタイミングでキヤリイ信号（CO）
を取り込んでパルスφBのタイミングで出力す
る。従つてカウンタ１３１及び１３２の出力がす
べて“０”となる１キー時間に対応して遅延フリ
ツプフロツプ１３３の出力が“１”となる。この
遅延フリツプフロツプ１３３の出力は走査サイク
ルパルス4.5Mとして各回路に供給される。後述
するように、この走査サイクルパルス4.5Mは最
高鍵C7を走査するタイミングに対応している。 ６進カウンタ１３１の出力はデコーダ１３４に
加わり、16進カウンタ１３２の出力はデコーダ１
３５に加わる。デコーダ１３４の出力はキースイ
ツチマトリクス１０の音名ラインに入力される。
音名ＣとＦ＃のラインにはデコーダ１３４の出力
「０」が入力され、ＢとＦのラインには「１」が
入力され、Ａ＃とＥのラインには「２」が入力さ
れ、ＡとＤ＃のラインには「４」が入力され、Ｇ
＃とＤのラインには「５」が入力され、ＧとＣ
＃のラインには「６」が入力される。従つて６進
カウンタ１３１の計数内容が「０」、「１」、
「２」、「４」、「５」、「６」、「０」、「１」…と
変化
するにつれて音名Ｃ，Ｂ，Ａ＃，Ａ，Ｇ＃，Ｇ，
Ｆ＃，Ｆ…の順に12の音名が高音側から順に繰返
し走査される。 キースイツチマトリクス１０の出力B52〜B11
は鍵C7〜C2の半オクターブ毎のグループに対応
している。これらの出力B52〜B11はマルチプレ
クサ１３６に加わり、16進カウンタ１３２の計数
値「０」〜「10」に対応するデコーダ１３５の出
力BT0〜BT10によつて選択され、１本のライン
１３７にまとめられる。キースイツチマトリクス
１０の出力B52〜B11に対応する鍵グループとこ
れらの出力B52〜B11を選択するデコーダ１３５
の出力BT0〜BT10との関係を第３表に示す。
【表】
最低鍵C2はその上の半オクターブの鍵グルー
プＦ＃２〜Ｇ＃２と同じ出力B11に導かれてい
る。そのため、この最低鍵C2のために専用の走
査入力ラインCLが設けられている。音名Ｃに対
応するデコーダ１３４の出力「０」はアンド回路
１３８及び１３９に入力される。最低鍵C2が属
する半オクターブ域を選択するためのデコーダ１
３５の出力BT10がアンド回路１３９に加わり、
その出力BT10をインバータ１４０で反転した信
号がアンド回路１３８に加わる。従つて、デコー
ダ１３５の出力BT0〜BT9が発生している間はア
ンド回路１３８が動作可能となり、デコーダ１３
４の出力「０」にもとづいてC7，C6，C5，C4，
C3あるいはＦ＃６，Ｆ＃５，Ｆ＃４，Ｆ＃３，
Ｆ＃２の鍵が走査される。デコーダ１３５の出力
BT10が発生するとアンド回路１３９が動作可能
となり、デコーダ１３４の出力「０」が“１”と
なつたときラインCLを介して最低鍵C2に走査パ
ルスが与えられる。この最低鍵C2の走査出力は
マトリクス１０の出力B11に現われる。ライン
CLの走査パルスはマルチプレクサ１３６のアン
ド回路１４１にも加えられ、出力B11に現われる
最低鍵C2の走査出力を該アンド回路１４１で選
択する。 16進カウンタ１３２の出力が「０」のときはデ
コーダ１３５の出力BT0によつて最高の半オクタ
ーブC7〜G6の出力B52が選択される。以後、カ
ウンタ１３２の計数が進むにつれて徐々に低い鍵
域の出力B51…B11が選択される。また、デコー
ダ１３５の出力が同じ値を維持している間にデコ
ーダ１３４の出力は高音側から順に１回りするの
で、結局、キースイツチマトリクス１０の各鍵は
高音側から順に（最高音C7から最低音C2まで）
走査されることになる。マルチプレクサ１３６の
出力ライン１３７には最音側の鍵から順に時分割
多重化されたキーデータ（“１”がキーオン、
“０”がキーオフを示す）が得られる。ライン１
３７のデータはアンド回路１４２を経由してキー
データKDとして出力される。時分割多重化され
たキーデータKDにおける１タイムスロツト（１
キーデータ）の幅は１キー時間（第３図参照）で
ある。 カウンタ１３１及び１３２の出力は、現在走査
中の鍵を示すキーコードＮ１〜Ｎ４，Ｂ１〜Ｂ３
として走査キー表示ライン１２（第１図）に供給
される。キーコードを構成するノートコードＮ１
〜Ｎ４のうち下位３ビツトN1〜N3は６進カウン
タ１３１の出力であり、上位１ビツトN4は16進
カウンタ１３２の最下位ビツト出力である。オク
ターブコードＢ１〜Ｂ３は16進カウンタ１３２の
上位３ビツト出力である。ノートコードＮ１〜Ｎ
４の値と音名の関係を第４表に、オクターブコー
ドＢ１〜Ｂ３の値とオクターブ鍵域との関係を第
５表に示す。
プＦ＃２〜Ｇ＃２と同じ出力B11に導かれてい
る。そのため、この最低鍵C2のために専用の走
査入力ラインCLが設けられている。音名Ｃに対
応するデコーダ１３４の出力「０」はアンド回路
１３８及び１３９に入力される。最低鍵C2が属
する半オクターブ域を選択するためのデコーダ１
３５の出力BT10がアンド回路１３９に加わり、
その出力BT10をインバータ１４０で反転した信
号がアンド回路１３８に加わる。従つて、デコー
ダ１３５の出力BT0〜BT9が発生している間はア
ンド回路１３８が動作可能となり、デコーダ１３
４の出力「０」にもとづいてC7，C6，C5，C4，
C3あるいはＦ＃６，Ｆ＃５，Ｆ＃４，Ｆ＃３，
Ｆ＃２の鍵が走査される。デコーダ１３５の出力
BT10が発生するとアンド回路１３９が動作可能
となり、デコーダ１３４の出力「０」が“１”と
なつたときラインCLを介して最低鍵C2に走査パ
ルスが与えられる。この最低鍵C2の走査出力は
マトリクス１０の出力B11に現われる。ライン
CLの走査パルスはマルチプレクサ１３６のアン
ド回路１４１にも加えられ、出力B11に現われる
最低鍵C2の走査出力を該アンド回路１４１で選
択する。 16進カウンタ１３２の出力が「０」のときはデ
コーダ１３５の出力BT0によつて最高の半オクタ
ーブC7〜G6の出力B52が選択される。以後、カ
ウンタ１３２の計数が進むにつれて徐々に低い鍵
域の出力B51…B11が選択される。また、デコー
ダ１３５の出力が同じ値を維持している間にデコ
ーダ１３４の出力は高音側から順に１回りするの
で、結局、キースイツチマトリクス１０の各鍵は
高音側から順に（最高音C7から最低音C2まで）
走査されることになる。マルチプレクサ１３６の
出力ライン１３７には最音側の鍵から順に時分割
多重化されたキーデータ（“１”がキーオン、
“０”がキーオフを示す）が得られる。ライン１
３７のデータはアンド回路１４２を経由してキー
データKDとして出力される。時分割多重化され
たキーデータKDにおける１タイムスロツト（１
キーデータ）の幅は１キー時間（第３図参照）で
ある。 カウンタ１３１及び１３２の出力は、現在走査
中の鍵を示すキーコードＮ１〜Ｎ４，Ｂ１〜Ｂ３
として走査キー表示ライン１２（第１図）に供給
される。キーコードを構成するノートコードＮ１
〜Ｎ４のうち下位３ビツトN1〜N3は６進カウン
タ１３１の出力であり、上位１ビツトN4は16進
カウンタ１３２の最下位ビツト出力である。オク
ターブコードＢ１〜Ｂ３は16進カウンタ１３２の
上位３ビツト出力である。ノートコードＮ１〜Ｎ
４の値と音名の関係を第４表に、オクターブコー
ドＢ１〜Ｂ３の値とオクターブ鍵域との関係を第
５表に示す。
【表】
【表】
尚、オクターブコードＢ３，Ｂ２，Ｂ１は、更
に“110”（10進の６）、“111”（10進の７）という
値をとるが、これは鍵盤には対応していず、信号
BT12.13，BT14.15の発生タイミングに対応して
いる。 鍵Ｆ＃３〜Ｃ＃２の鍵域に対応するデコーダ１
３５の出力BT7，BT8，BT9（第３表参照）はオ
ア回路１４３に入力される。更にこのオア回路１
４３には最低鍵C2の走査ラインCLの信号も入力
される。このオア回路１４３の出力は、自動ベー
スコード演奏のために使用される下鍵域の鍵Ｆ
＃３〜C2の走査タイミングに対応して“１”と
なり、下鍵域走査タイミング信号LKとして利用
される。この下鍵域走査タイミング信号LKはナ
ンド回路１４４に入力される。ナンド回路１４４
の他の入力にはモード選択回路１３（第４図）か
らモード切換パルス△ABCが供給され、その出
力はアンド回路１４２に加えられる。従つて、モ
ード切換パルス△ABCが発生する短時間
（31.5ms＋２α）の間、下鍵域走査タイミングに
おいてナンド回路１４４の出力が“０”となり、
下鍵域（Ｆ＃３〜C2）のキーデータKDがアンド
回路１４２で阻止される。これは、モード切換時
に不都合な割当て動作がなされるのを防ぐためで
ある。 キーデータKDの各タイムスロツトに割当てら
れる鍵C7〜C2の一部を第８図に示す。また、デ
コーダ１３５の出力BT0〜BT15の発生タイミン
グを第８図のBT0〜15に示す。以下、デコーダ１
３５の各出力BT0〜BT15が発生するタイミング
をブロツクタイミングということにする。１つの
ブロツクタイミングは６キー時間である。更に、
下鍵域走査タイミング信号LKの発生タイミング
を第８図のLKに示す。また、最低鍵C2走査タイ
ミング信号CLTの発生タイミングを第８図の
CLTに示す。この信号CLTは最低鍵走査ライン
CLに与えられた走査パルスである。 デコーダ１３５の出力BT5とBT6及びイニシヤ
ルクリア信号ICがノア回路１４５に入力され
る。この出力BT5とBT6は、下鍵域の直前の１オ
クターブ（Ｆ＃４〜G3）の走査タイミングに対
応している。ノア回路１４５の出力は第８図の
に示すようにデコーダ出力BT5とBT6の発
生時（及びイニシヤルクリア信号ICの発生時）
に“０”になる。このノア回路１４５の出力は、
記憶解除用のキヤンセル信号として利用さ
れる。 デコーダ１３５の出力BT0とBT1はオア回路１
４６に入力され、信号BT0.1（第８図参照）が得
られる。また、デコーダ１３５の出力BT10〜
BT13を入力したオア回路１４７からは信号BT10
〜13が得られ、BT12〜BT13を入力したオア回路
１４８からは信号BT12.13が得られ、BT14と
BT15を入力したオア回路１４９からは信号
BT14.15が得られる。第８図に示すように、これ
らの信号BT10〜13，BT12.13，BT14.15は実際の
キー走査の後に発生している。これらの信号によ
つて示された鍵に対応していない余分の走査時間
において自動ベースコード演奏あるいは自動アル
ペジヨ演奏のための処理が行われる。 デコーダ１３４の出力「０」すなわち音名Ｃま
たはＦ＃に対応する信号と16進カウンタ１３２の
最下位ビツト（N4）をインバータ１５１で反転
した信号とがアンド回路１５０に加えられる。こ
のアンド回路１５０から出力されるＣノートタイ
ミング信号CNTは、カウンタ１３１，１３２か
ら得られるノートコードＮ１〜Ｎ４が“0000”の
ときすなわちＣ音のタイミングのとき“１”とな
るもので、第８図に示すように12キー時間毎に繰
返し発生する。尚、カウンタ１３１，１３２の出
力がすべて“０”のときは最高鍵C7が走査され
るので、走査サイクルパルス4.5Mは第８図に示
すように最高鍵C7の走査タイミングに対応して
発生される。また、デコーダ１３５の出力BT5と
BT6がノア回路２７９に入力され、信号5.6が
得られる。 各種処理動作の時間関係の概略 割当て処理あるいは自動演奏用のキーデータ形
成処理等、各種処理の詳細な説明の前に、これら
各種処理が実行される時間関係を大局的に理解す
るために、各種処理が実行されるタイミングの概
略を第８図のＺに示す。キー走査期間は最高鍵
C7の走査タイミングから最高鍵C2の走査タイミ
ングまでの61キー時間である。第８図のＺにおけ
るはノーマルモードの場合の処理動作タイ
ミングを示す。ノーマルモードの場合は全ての鍵
が上鍵域として取扱われるので、全キー走査タイ
ミングに対応して上鍵域の発音チヤンネルに対す
る割当て処理が行われる。尚、個々の押圧鍵に関
する割当て処理は、そのキーデータKDが発生し
ている１キー時間内で行われる。 第８図のＺにおけるFCはフインガードコード
モードの場合の処理動作タイミングを示す。フイ
ンガードコードモードにおいては、C7からG3ま
での鍵が上鍵域となり、Ｆ＃３からC2までの鍵
が下鍵域となる。そのため、鍵C7の走査タイミ
ングからG3の走査タイミングまでの42キー時間
においては、キーデータKDによつて示された押
圧鍵（上鍵域の押圧鍵）を上鍵域の発音チヤンネ
ルに割当てる処理が行われる。フインガードコー
ドモードにおいては下鍵域で押圧された鍵をその
まま和音構成音として発音するので、鍵Ｆ＃３か
らC2までの下鍵域のキー走査タイミングにおい
ては、キーデータKDによつて示された押圧鍵
（下鍵域の押圧鍵）を下鍵域の発音チヤンネル
（チヤンネルタイミング信号LchTによつて示され
るチヤンネル）に割当てる処理が行われる。 鍵Ｆ＃３からC2までの下鍵域のキー走査タイ
ミングにおいて発生したキーデータKD（詳しく
はそのノートタイミング）を下鍵域キーデータレ
ジスタ３５（第１図の和音検出制御回路３０内）
に記憶しておき、最高鍵C2の走査タイミング直
後の12キー時間において、下鍵域の押圧鍵の組合
せによつて和音が成立しているか否かを検出す
る。和音不成立のときは、その後の12キー時間に
おいて、押圧鍵の最低音を仮根音として設定する
処理を行う。 一方、信号BT12.13が発生する12キー時間の間
にアルペジヨ音キーデータ形成回路４４（第１
図）においてアルペジヨ（ARP）同音処理が行
われる。これは、下鍵域の発音チヤンネルに割当
てられている下鍵域押鍵音の中から異オクターブ
同音名の音を検出する処理である。フインガード
コードモード（FC）においては下鍵域の押圧鍵
がそのまま発音割当てされるため、異オクターブ
同音名の音が別チヤンネルに割当てられているこ
ともある。アルペジヨ演奏においては、異オクタ
ーブ同音名の音は同音（複数有つても１音）とし
て処理するので、このような異オクターブ同音名
の音を検出する処理を事前に行う必要がある。そ
の後、信号BT14.15が発生する12キー時間の間に
アルペジヨ（ARP）処理が行われる。このアル
ペジヨ（ARP）処理では、アルペジヨパターン
データArpPT（第１図）の値に応じて下鍵域押
鍵音（同音処理後の音）の数を計数する。 和音検出及びアルペジヨ（ARP）処理が終了
した後、信号BT0.1が発生する12キー時間におい
て自動ベース音Ｐと自動アルペジヨ音Ａの発音割
当てが行われる。勿論、これらの自動音の発音割
当て処理は、パターンデータBassPT，ArpPTが
発生しているときに限つて行われる。このＰ，Ａ
の発音割当て処理タイミングは上鍵域発音割当て
処理タイミングと重なつているが、各々の専用の
１つのチヤンネル（PchT，AchTによつて示さ
れるチヤンネル）に割当てるので不都合は生じな
い。 第８図のＺにおけるSFはシングルフインガー
モードのときの処理動作タイミングを示す。シン
グルフインガーモードにおいては下鍵域は和音構
成音そのものを指定するのではなく和音の根音と
和音種類を指定するために使用される。従つて、
鍵Ｆ＃３からC2までの下鍵域のキー走査タイミ
ングにおいて発音割当て処理は行われない。この
下鍵域の走査タイミングにおいては下鍵域のキー
データKDにもとづいて下鍵域押圧鍵の中の最高
音を検出する処理が行われる。この下鍵域最高押
圧鍵が根音である。これは、根音を最高音として
押圧し、和音種類を示す鍵は根音を示す鍵よりも
低音側で押圧するようにしているためである。信
号BT12.13が発生する12キー時間においてSF和
音割当て処理が行われる。このSF和音割当て処
理においては、根音及び和音種類にもとづいて
SF和音キーデータ形成回路４３（第１図）で自
動的に形成した和音構成音のキーデータSFKLを
出力し、このキーデータSFKLにもとづいて発音
割当て回路１８において下鍵域の発音チヤンネル
に対する割当て処理を行う。信号BT14.15が発生
する12キー時間においてはフインガードコードモ
ード（FC）の場合と同様にアルペジヨ（ARP）
処理を行う。また、信号BT0.1が発生する12キー
時間においては自動ベース音Ｐと自動アルペジヨ
音Ａの発音割当て処理を行う。 和音検出等、自動演奏に関する処理に要する時
間が12キー時間なのは、12の音名（Ｃ，Ｂ，…
Ｄ，Ｃ＃）のすべてのタイミング（ノートタイミ
ング）に合わせるためである。各キー時間に対応
する音名（ノートタイミング）はキー走査回路１
１（第７図）から供給されるノートコードＮ１〜
Ｎ４によつて示されている。 キー情報変換部２３の詳細 第１図におけるキー情報変換部２３の詳細は第
９図に示されている。キー走査回路１１のカウン
タ１３１，１３２（第７図）からライン１２を介
して供給されたノートコードＮ１〜Ｎ４は第９図
のキーコードメモリ２４と比較回路２５の一方入
力Ａに加えられる。カウンタ１３２からライン１
２を介して供給されたオクターブコードＢ１〜Ｂ
３はオクターブコード変換回路２６のアンド回路
１５２，１５３，１５４に夫々入力される。アン
ド回路１５２，１５３，１５４の他の入力にはイ
ンバータ１５５の出力が加わる。ベース音あるい
はアルペジヨ音を割当てるときだけオア回路１５
６の出力が“１”となつてインバータ１５５の出
力が“０”となるが、それ以外のときは常にイン
バータ１５５の出力は“１”である。従つて、通
常はアンド回路１５２，１５３，１５４が動作可
能となつており、ライン１２から供給されたオク
ターブコードＢ１，Ｂ２，Ｂ３がアンド回路１５
２，１５３，１５４及びオア回路１５７，１５
８，１５９を通過して（変換されずに）出力され
る。尚、アンド回路１６０にはモード選択回路１
３のラツチ回路１４−４（第４図）からのシング
ルフインガーモード信号SFとキー走査回路１１
のオア回路１４８（第７図）からの信号BT12.13
が加えられており、シングルフインガーモードに
おける和音構成音の発音割当て処理タイミング
（第８図に示すBT12.13のタイミング）において
アンド回路１６０の出力が“１”となり、インバ
ータ１６１を介してアンド回路１５３を不動作に
し、オクターブコードＢ１〜Ｂ３の値を変更す
る。オクターブコード変換回路２６から出力され
るオクターブコード（通常はＢ１，Ｂ２，Ｂ３）
はキーコードメモリ２４及び比較回路２５の一方
入力Ａに入力される。 キーコードメモリ２４は、キーコードＮ１〜Ｂ
３の各ビツトに対応する７個のシフトレジスタ２
４−１乃至２４−７を具えている。各シフトレジ
スタ２４−１乃至２４−７はチヤンネルタイミン
グ（第６図参照）の数に対応する11のステージを
具えており、システムクロツクパルスφによつて
各チヤンネルタイミング１〜１１に同期してシフ
ト駆動される。従つて、シフトレジスタ２４−１
乃至２４−７の入力と出力のチヤンネルタイミン
グは一致している。各シフトレジスタ２４−１乃
至２４−７の出力はゲート部２４−Ｇを介して入
力側に戻され、記憶保持される。ゲート部２４−
Ｇは或るチヤンネルタイミングでロード信号LD
が与えられると、ライン１２から与えられるノー
トコードＮ１〜Ｎ４とオクターブ変換回路２６か
ら与えられるオクターブコードＢ１〜Ｂ３を取り
込み、シフトレジスタ２４−１乃至２４−７の第
１ステージに入力する。このときロード信号LD
を反転したノア回路１６２の出力が“０”とな
り、シフトレジスタ２４−１乃至２４−７の出力
信号がゲート部２４−Ｇで阻止され、ロード信号
LDが発生したチヤンネルに記憶されていた古い
キーコードの記憶がクリアされる。ロード信号
LDが発生していないときはノア回路１６２の出
力が“１”となり、シフトレジスタ２４−１乃至
２４−７の出力が入力側に戻され、各チヤンネル
に対応して記憶されたキーコードが保持される。
ロード信号LDは、ライン１２に供給されたキー
コードＮ１〜Ｂ３を或るチヤンネルに新たに割当
てるべきときにそのチヤンネルタイミングに対応
して発音割当て制御部１９（第１図）から発生さ
れるものである。従つて、キーコードメモリ２４
すなわちシフトレジスタ２４−１乃至２４−７に
は、各チヤンネルに割当てられた音を示すキーコ
ードが記憶されており、これらの割当て済みのキ
ーコードが各チヤンネルタイミングに同期して時
分割的に出力される。 キーコードメモリ２４から時分割的に出力され
る各チヤンネルに割当てられたキーコードのうち
４ビツトのノートコードＮ１〜Ｎ４は比較回路２
５の他方入力Ｂに加わり、オクターブコードＢ１
〜Ｂ３はオクターブコード変換回路２７のオア回
路１６３，１６４，１６５に入力される。オクタ
ーブコード変換回路２７は自動アルペジヨの処理
のときにオクターブコードＢ１〜Ｂ３の値を変換
する回路であり、それ以外のときはキーコードメ
モリ２４から出力されたオクターブコードＢ１〜
Ｂ３をそのまま通過して比較回路２５の他方入力
Ｂに入力する。 比較回路２５は両入力（Ａ，Ｂ）に与えられる
キーコードの値が一致しているとき一致信号EQ
を発生する。一方入力Ａに加わるキーコードＮ１
〜Ｂ３は、キー走査タイミングに対応するもので
あり、１キー時間の間変化しない。他方入力Ｂに
加わるキーコードＮ１〜Ｂ３は各チヤンネルタイ
ミング（第６図）毎に変化する。１キー時間は22
個のチヤンネルタイミングに相当するので、キー
走査タイミングに対応するキーコードＮ１〜Ｂ３
が同一値を保持している１キー時間の間にすべて
の（11個の）チヤンネルに割当てられている個々
のキーコードＮ１〜Ｂ３との比較が２回行われ
る。すなわち、１キー時間の前半の11ビツトタイ
ムにおいて、キー走査タイミングに対応するキー
コードＮ１〜Ｂ３と同じ値のキーコードＮ１〜Ｂ
３がいずれかのチヤンネルに既に割当てられてい
るか否かが判明する。 発音割当て処理の一般的説明 発音割当て回路１８（第１図）における発音割
当て制御部１９とウインドウ回路２１の詳細例を
第１０図に示す。 ウインドウ回路２１のアンド回路１６６及び１
６７にはキー走査回路１１のアンド回路１４２
（第７図）から出力されたキーデータKDが夫々入
力される。ウインドウ回路２１は、選択されてい
るモードに応じてキーデータKDを上鍵域（第１
の楽音発生態様）とするかあるいは下鍵域（第２
の楽音発生態様）とするかの振分けを行う。アン
ド回路１６６の他の入力にはナンド回路１６８の
出力が加えられる。ナンド回路１６８には、モー
ド選択回路１３のノア回路９７からの自動ベース
コードモード信号ABCと、キー走査回路１１の
オア回路１４３（第７図）からの下鍵域走査タイ
ミング信号LKとが入力される。ノーマルモード
のときは信号ABCは常に“０”であり、ナンド
回路１６８の出力は常に“１”となる。従つて、
アンド回路１６６が常に動作可能となり、最高鍵
C7から最低鍵C2までのすべてのキーデータKDが
アンド回路１６６を通過し、上鍵域キーデータ
KUとして出力される。従つて、ノーマルモード
のときは、すべての鍵が上鍵域に属する鍵として
処理される。 自動ベースコードのときは信号ABCは“１”
である。このため下鍵域走査タイミング信号LK
が発生しているときナンド回路１６８の条件が成
立し、ナンド回路１６８の出力が“０”となつて
アンド回路１６６が不動作となる。従つて下鍵域
走査タイミング信号LKが“１”となる下鍵域の
鍵Ｆ＃３〜C2の走査タイミング（第８図参照）
においてアンド回路１６６が動作せず、これらの
下鍵域Ｆ＃３〜C2のキーデータKDは上鍵域キー
データKUとはならない。しかし、鍵C7〜G3の走
査タイミング（第８図参照）では信号LKは
“０”であり、ナンド回路１６８の出力が“１”
となる。従つて、鍵C7〜G3のキーデータKDはア
ンド回路１６６を通過し、上鍵域キーデータKU
として出力される。従つて、自動ベースコードモ
ードのときは一部の鍵C7〜G3が上鍵域（第１の
楽音発生態様）に属するものとして処理される。 アンド回路１６７の他の入力には上述の下鍵域
走査タイミング信号LKとモード選択回路１３の
ラツチ回路１４−３（第４図）から出力されるフ
インガードコードモード信号FCとが入力され
る。このアンド回路１６７の出力はオア回路１６
９を介して下鍵域キーデータKLとして出力され
る。従つて、自動ベースコードのフインガードコ
ードモードのときに限り（FCが“１”）アンド回
路１６７が動作可能となり、下鍵域走査タイミン
グ信号LKが“１”のときに発生される下鍵域の
鍵Ｆ＃３〜C2のキーデータKDのみがアンド回路
１６７で選択され、下鍵域キーデータKLとして
出力される。 シングルフインガーモードのときはアンド回路
１６７は動作せず、下鍵域Ｆ＃３〜C2のキーデ
ータKDが直接的に下鍵域キーデータKLとはなら
ない。その代わりに、SF和音キーデータ形成回
路４３（第１図）からシングルフインガーモード
のために自動的に形成された和音構成音のキーデ
ータSFKLが発生され、このキーデータSFKLが
オア回路１６９に入力され、下鍵域キーデータ
KLとして出力される。 発音割当て制御部１９では、ウインドウ回路２
１で振分けられた上鍵域キーデータKUあるいは
下鍵域キーデータKLにもとづき、KUに対応する
音は上鍵域用の発音チヤンネルに、KLに対応す
る音は下鍵域用の発音チヤンネルに、夫々割当て
る。モードが変化すれば、上鍵域チヤンネルと下
鍵域チヤンネルの態様が変化するのは既に述べた
通りである。すなわち、タイミング信号発生回路
２０（第２図）におけるチヤンネルタイミング信
号UchT，LchT，PchT，AchTの発生態様が変
化する（第６図参照）。これらのチヤンネルタイ
ミング信号UchT，LchT，PchT，AchTが第１
０図の発音割当て制御部１９に供給され、割当て
動作を制御する。 発音割当て制御部１９において、上鍵域キーデ
ータKUはアンド回路１７０に加えられ、下鍵域
キーデータKLはアンド回路１７１に加えられ
る。アンド回路１７０〜１７３は、キーデータ
（KU，KL，KP，KA）に対応する音をいずれか
のチヤンネルに新たに割当てるべき条件が成立し
たか否かを判定するものである。割当て条件が成
立したとき、割当てるべきチヤンネルのタイミン
グに対応して、アンド回路１７０〜１７３からオ
ア回路１７４を介してロード信号LDが発生され
る。このロード信号LDはキーコードメモリ２４
（第９図）に与えられると共に、オア回路１７
５，１７６を介してカレントキーオンメモリ１７
７及びキーオンメモリ１７８に記憶される。 両キーオンメモリ１７７，１７８はそれぞれ11
ステージ／１ビツトのシフトレジスタから成り、
システムクロツクパルスφによつてシスト制御さ
れる。或るチヤンネルタイミングでシフトレジス
タ（キーオンメモリ）１７７，１７８に取り込ま
れた信号“１”（ロード信号LD）は11ビツトタイ
ム後に（すなわち同じチヤンネルタイミングに）
該シフトレジスタ（キーオンメモリ）１７７，１
７８の最終ステージから出力される。シフトレジ
スタ（カレントキーオンメモリ）１７７の出力は
アンド回路１７９及びオア回路１７５を介して自
己保持される。シフトレジスタ（キーオンメモ
リ）１７８の出力はアンド回路１８０あるいは１
８１及びオア回路１７６を介して自己保持され
る。 キーオンメモリ１７７及び１７８は、キーコー
ドメモリ２４（第９図）において各チヤンネルに
対応して記憶されているキーコードＮ１〜Ｂ３が
押圧中の鍵に関するものであるかあるいは離鍵さ
れたものであるかを、すなわち各チヤンネルに割
当てられた鍵が押鍵中であるか離鍵されたかを、
各チヤンネルタイミングに対応して時分割的に記
憶するためのものである。押鍵中の場合は、ロー
ド信号LDにもとづいて記憶した“１”が保持さ
れており、出力は“１”である。離鍵されると、
自己保持用アンド回路１７９あるいは１８０，１
８１が不動作となつて記憶がクリアされ、出力は
“０”となる。カレントキーオンメモリ１７７
は、実際の鍵のオン・オフに対応するキーオン信
号KON′を記憶するもので、離鍵されるとその鍵
が割当てられていたチヤンネルのキーオン信号
KON′が直ちにクリアされる。この実際の鍵のオ
ン・オフを示すキーオン信号KON′はトランケー
ト回路２２（第１図）に供給される。尚、このカ
レントキーオンメモリ１７７はベース音及びアル
ペジヨ音及びシングルフインガーモードのときの
下鍵域音（和音構成音）には適用されない。キー
オンメモリ１７８はメモリモードを考慮したキー
オン信号KO１を記憶するもので、メモリモード
のときは下鍵域の鍵が離鍵されても直ちにキーオ
ン信号KO１はクリアされず、所定のクリア条件
が成立するまで記憶し続ける。このキーオンメモ
リ１７８から出力されるキーオン信号KO１は楽
音の発音を制御する信号として利用される。 ノーマルモードの場合の発音割当て処理 ノーマルモードの場合は、前述のように、すべ
ての鍵C7〜C2に関するキーデータKDがウインド
ウ回路２１で上鍵域キーデータKUとして振分け
られる。また、タイミング信号発生回路２０（第
２図）からは、第６図に示すように、使用しない
チヤンネルタイミング「１」を除くすべてのチヤ
ンネルタイミング「２」〜「11」に対応して上鍵
域チヤンネルタイミング信号UchTが発生され、
他のチヤンネルタイミング信号LchT，PchT，
AchTは全く発生されない。尚、信号UchTがす
べてのチヤンネルタイミング「２」〜「11」に対
応して発生するのは10チヤンネルモード（10／７
が“０”）のときであり、７チヤンネルモード
（10／７が“１”）のときは前記第２表に示すよう
に異なるが、以下では10チヤンネルモードである
ものとして説明する。 例えば鍵C4の走査タイミングでキーデータKD
が“１”になつたとする。このときライン１２を
介してキーコードメモリ２４及び比較回路２５
（第９図）に入力されるキーコードＢ３，Ｂ２，
Ｂ１，Ｎ４，Ｎ３，Ｎ２，Ｎ１の値は鍵C4を示
す“0110000”（第４表、第５表参照）となつてい
る。第１０図においては、この鍵C4のキーデー
タKDに対応して上鍵域キーデータKUが１キー
時間の間“１”となり、この上鍵域キーデータ
KUが入力されているアンド回路１７０において
割当て条件が成立するかが判定される。アンド回
路１７０の他の入力には上鍵域チヤンネルタイミ
ング信号UchT（第６図）と、タイミング信号発
生回路２０のフリツプフロツプ６１（第２図）か
ら発生される後半期間信号H2（第３図の６１−
Ｑ）と、トランケース回路２２（第１図）から発
生されるトランケートチヤンネル信号TRUNと、
ノア回路１８２から出力される未登録信号
と、キーオンメモリ１７８から出力されるキーオ
ン信号KO１をインバータ１８３で反転した信号
が入力される。トランケートチヤンネル信号
TRUNは、既に離鍵されている上鍵域チヤンネル
のうち最も古く離鍵されたチヤンネルのタイミン
グに対応して“１”となる信号で、新たに割当て
る鍵はこのチヤンネルに割当てるべきであること
を示している。このトランケートチヤンネル信号
TRUNの発生の詳細は後述する。 未登録信号は、今割当てようとするキー
データKD（KU）に対応するキーコードＮ１〜
Ｂ３と同じキーコードが既にいずれかのチヤンネ
ルに割当てられているとき、“０”、未だどのチヤ
ンネルにも割当てられていないとき“１”であ
る。すなわち、今割当てようとするキーデータ
KD（KU）に対応するキーコードＮ１〜Ｂ３と
同じキーコードが既にいずれかのチヤンネルに割
当てられている場合は、そのキーコードＮ１〜Ｂ
３が走査キー表示ライン１２に供給されている１
キー時間の前半11ビツトタイムにおけるいずれか
のチヤンネルタイミングに対応して比較回路２５
（第９図）から一致信号EQが発生される。この一
致信号EQは第１０図のアンド回路１８３に加わ
る。アンド回路１８３の他の入力にはアンド回路
１８４、オア回路１８５を介してカレントキーオ
ンメモリ１７７からのカレントキーオン信号
KON′が加わる。アンド回路１８４の他の入力に
はオア回路１８７の出力をインバータ１８６で反
転した信号が加えられており、上鍵域割当ての場
合はオア回路１８７の出力が“０”で、アンド回
路１８４が動作可能となつている。従つて、一致
信号EQが発生したチヤンネルに割当てられた鍵
が現在実際に押圧されている（KON′が“１”）
ことを条件にアンド回路１８３の出力が“１”と
なり、アンド回路１８８及び１８９に入力され
る。 アンド回路１８８には上鍵域チヤンネルタイミ
ング信号UchTが加わり、アンド回路１８９には
下鍵域チヤンネルタイミング信号LchTが加わ
る。従つて、一致信号EQが上鍵域チヤンネルに
対応して発生された場合はアンド回路１８８から
オア回路１９０を介して遅延フリツプフロツプ１
９１に“１”が記憶される。また、一致信号EQ
が下鍵域チヤンネルに対応して発生された場合は
（但し、これはノーマルモードの場合は起り得な
いが）、アンド回路１８９からオア回路１９２を
介して遅延フリツプフロツプ１９３に“１”が記
憶される。遅延フリツプフロツプ１９１，１９３
の記憶はアンド回路１９４，１９５を介して夫々
自己保持される。遅延フリツプフロツプ１９１，
１９３の出力がノア回路１８２に入力される。 従つて、今割当てようとするキーデータKD
（KU）が既にいずれかの上鍵域チヤンネルに割
当てられていてそれが現在も押鍵中（KON′が
“１”）である場合は、１キー時間の後半11ビツト
タイムにおいて遅延フリツプフロツプ１９１の出
力が持続して“１”となり、ノア回路１８２から
出力される未登録信号は“０”となる。逆
に、今割当てようとするキーデータKD（KU）
がまだどのチヤンネルにも割当てられていない場
合は、１キー時間の後半の11ビツトタイムにおい
て遅延フリツプフロツプ１９１，１９３の出力が
“０”であり、未登録信号は“１”となる。
タイミング信号発生回路２０（第２図）から発生
される信号Ｓ１（第３図）がインバータ２０８で
反転されてアンド回路１９４及び１９５に加わ
り、１キー時間の始めのチヤンネルタイミング
「１」において遅延フリツプフロツプ１９１，１
９３の記憶をクリアする。 アンド回路１７０に後半期間信号H2が入力さ
れている理由は、正しい未登録信号が得ら
れる１キー時間の後半期間において割当てを行う
ためである。また、キーオン信号KO１をインバ
ータ１８３で反転した信号をアンド回路１７０に
入力した理由は空白チヤンネル（KO１が
“０”）に対して新たな割当てを行うためである。
また、未登録信号をアンド回路１７０に入
力した理由は、既に割当て済みの押鍵音を別のチ
ヤンネルに二重に割当てることがないようにする
ためである。 アンド回路１７０の全入力信号が“１”のと
き、新たな割当てを行う条件が成立し、１キー時
間の後半のトランケートチヤンネル信号TRUNに
よつて指定される上鍵域チヤンネル（UchT）の
いずれか１つのチヤンネルタイミングに対応して
１発のロード信号LDが該アンド回路１７０から
オア回路１７４を介して発生される。このロード
信号LDが発生した１つのチヤンネルタイミング
に対応してライン１２のキーコードＮ１〜Ｂ３が
キーコードメモリ２４（第９図）に取り込まれ
る。こうして、或るチヤンネル（ロード信号LD
が発生したチヤンネル）に新たに割当てられるべ
き鍵（例えばC4）を時分割タイムスロツトによ
つて示しているキーデータKDがキーコードＮ１
〜Ｂ３（例えばC4を示す値）に変換されてキー
コードメモリ２４に記憶される。また、ロード信
号LDが発生したチヤンネルタイミングに対応し
てカレントキーオンメモリ１７７及びキーオンメ
モリ１７８（第１０図）にカレントキーオン信号
KON′及びキーオン信号KO１が記憶される。 ロード信号LDにもとづいて成るチヤンネルに
対応してキーコードメモリ２４（第９図）に記憶
されたキーコードＮ１〜Ｂ３は、次にそのチヤン
ネルに別のキーコードを割当てるときがくるまで
消去されない。カレントキーオンメモリ１７７及
びキーオンメモリ１７８に記憶したキーオン信号
KON′，KO１は次のようにして消去される。 第１０図のアンド回路１９６には第９図の比較
回路２５から出力される一致信号EQとカレント
キーオンメモリ１７７の出力KON′とインバータ
１９７の出力が加えられる。キーデータKDがオ
ア回路１９８及びアンド回路１９９を介してイン
バータ１９７に加わる。アンド回路１９６の出力
はノア回路２００で反転されて、カレントキーオ
ンメモリ１７７の記憶保持用のアンド回路１７９
に入力される。オア回路１９８の他の入力にはオ
ア回路２０１の出力が加えられるが、このオア回
路２０１の出力はキー走査タイミングのときは
“０”であり、キーデータKDに影響を及ぼさな
い。また、アンド回路１９９の他の入力にはナン
ド回路２０２の出力が加わる。ナンド回路２０２
にはシングルフインガーモード信号SFと下鍵域
走査タイミング信号LKが加えられており、シン
グルフインガーモード（SFが“１”）で下鍵域の
キーデータKDが発生しているとき（LKが
“１”）に“０”を出力してアンド回路１９９を不
動作にする。これはシングルフインガーモードの
ときは下鍵域のキーデータKDを発音割当て処理
に直接的に利用していないため、この下鍵域のキ
ーデータKDをアンド回路１９９で阻止するため
である。 上鍵域のキーデータKDはオア回路１９８及び
アンド回路１９９をそのまま通過してインバータ
１９７に至る。従つて、上鍵域の鍵が離鍵された
ときはその鍵に対応するキーデータKDは“０”
となり、インバータ１９７の出力は“１”とな
る。そのとき、この離鍵されたキーデータKDに
対応するキーコードＮ１〜Ｂ３が第９図の比較回
路２５の一方入力(A)に加えられており、この離鍵
されたキーコードＮ１〜Ｂ３がいずれかのチヤン
ネルに割当てられていればそのチヤンネルに対応
して一致信号EQが発生する。更に、そのチヤン
ネル（一致信号EQが発生したチヤンネル）に割
当てられた鍵が直前まで押圧されていた場合はカ
レントキーオンメモリ１７７の出力KON′が
“１”である。従つて、今まで押圧されていた鍵
が離鍵されたばかりのときにアンド回路１９６の
条件が成立し、その鍵が割当てられているチヤン
ネルタイミングに対応して該アンド回路１９６の
出力が“１”となる（ニユーキーオフパルス
NOFF）。このアンド回路１９６の出力“１”が
ノア回路２００で反転されて、“０”がアンド回
路１７９に加わり、今離鍵されたばかりの鍵が割
当てられているチヤンネルのカレントキーオン信
号KON′をクリアする。こうして、カレントキー
オン信号KON′は実際のキーオン、キーオフに対
応して“１”または“０”となる。 尚、ノア回路２００の他の入力にはタイミング
信号発生回路２０（第２図）から発生されるオフ
チヤンネルタイミング信号OFchTとイニシヤル
クリア信号ICが加えられる。従つて、オフチヤ
ンネルタイミング信号OFchT（第６図参照）が
発生したチヤンネルでは強制的にカレントキーオ
ン信号KON′がクリアされ、実際には離鍵されて
いなくても離鍵されたものとして処理される。 尚、オア回路２０１にはアンド回路２０３の出
力とキー走査回路１１のオア回路１４９（第７
図）から供給される信号BT14.15（第８図参照）
が入力される。アンド回路２０３にはキー走査回
路１１のオア回路１４８（第７図）から供給され
る信号BT12.13（第８図参照）とモード選択回路
１３のラツチ回路１４−３（第４図）から発生さ
れるフインガードコードモード信号FCが入力さ
れる。後述のアルペジヨ音キーデータ形成回路４
４（第１図）における処理（第８図を参照して概
略説明した「ARP同音処理」と「ARP処理」）の
ときに、オクターブコード変換回路２７（第９
図）でオクターブコード変換して割当て済みキー
コードの実際のオクターブコードとは無関係に一
致信号EQが発生するようにし、この一致信号EQ
をアルペジヨ処理に利用するようにしている。こ
のとき発生される一致信号EQにもとづいてカレ
ントキーオンメモリ１７７がクリアされないよう
にするために、上記アルペジヨ処理中はアンド回
路２０３及びオア回路２０１から“１”を発生
し、オア回路１９８を介して擬似的にキーデータ
KDを“１”にするようにしている。 カレントキーオンメモリ１７７の出力KON′は
インバータ２０４で反転され、アンド回路２０５
に加えられる。アンド回路２０５の他の入力には
上鍵域チヤンネルタイミング信号UchTが加わ
り、その出力はノア回路２０６で反転されてキー
オンメモリ１７８の自己保持用アンド回路１８０
に加わる。アンド回路１８０の残りの入力にはオ
ア回路２０７を介して上鍵域チヤンネルタイミン
グ信号UchTが加わる。鍵が離鍵されるとその鍵
が割当てられているチヤンネルのカレントキーオ
ン信号KON′が“０”になり、インバータ２０４
の出力が“１”となる。その鍵が上鍵域の鍵であ
れば、アンド回路２０５の出力が“１”となり、
ノア回路２０６の出力が“０”となつてアンド回
路１８０が不動作となる。従つて、上鍵域の場合
は、カレントキーオンメモリ１７７に記憶するカ
レントキーオン信号KON′が“０”になると直ち
にキーオンメモリ１７８もクリアされる。従つ
て、上鍵域のキーオン信号KO１は実際の押鍵、
離鍵に対応して“１”または“０”になる。 尚、アンド回路１８０にはオア回路２０７を介
して上鍵域チヤンネルタイミング信号UchTと下
鍵域チヤンネルタイミング信号LchTが加えられ
ており、上鍵域あるいは下鍵域のキーオン信号
KO１をクリアするためのもので、上鍵域及び下
鍵域のチヤンネル以外のタイミングではこのアン
ド回路１８０は常に動作不能となる。もう１つの
自己保持用アンド回路１８１はベース音チヤンネ
ル（信号PchTのチヤンネル）及びアルペジヨ音
チヤンネル（信号AchTのチヤンネル）のキーオ
ン信号KO１をクリアするためのものであり、上
鍵域及び下鍵域チヤンネルタイミングでは常に不
動作となつている。 尚、ノア回路２０６の他の入力にはオフチヤン
ネルタイミング信号OFchTが加えられており、
この信号OFchTが発生したチヤンネルタイミン
グではノア回路２０６の出力が“０”となり、実
際には離鍵されていなくてもキーオン信号KO１
が強制的にクリアされる。 フインガードコードモードの場合の発音割当て フインガードコードモードの場合は、フインガ
ードコードモード信号FC及び自動ベースコード
モード信号ABCが“１”となる。前述のよう
に、ウインドウ回路２１では、鍵C7〜G3のキー
データKDを上鍵域キーデータKUとして出力
し、鍵Ｆ＃３〜C2のキーデータKDを下鍵域キー
データKLとして出力する。また、タイミング信
号発生回路２０（第２図）からは、第６図の
ABCの欄に示すように所定のチヤンネルに対応
してチヤンネルタイミング信号UchT，LchT，
PchT，AchTが夫々発生する。 上鍵域キーデータKUにもとづく発音割当て処
理動作は、前述のノーマルモードのときと同じで
ある。ただ異なる点は、ノーマルモードのときは
全鍵のキーデータKDが上鍵域キーデータKUと
なるのに対して、自動ベースコードモード（フイ
ンガードコードモード及びシングルフインガーモ
ード）のときは一部の鍵C7〜G3のキーデータKD
が上鍵域キーデータKUとなる点と、ノーマルモ
ードのときは全発音チヤンネルに対応して上鍵域
チヤンネルタイミング信号UchTが発生されるの
に対して、自動ベースコードモードのときは一部
の発音チヤンネルに対応して上鍵域チヤンネルタ
イミング信号UchTが発生される点だけである。 第１０図の発音割当て制御部１９において、下
鍵域キーデータKLはアンド回路１７１に入力さ
れる。下鍵域（Ｆ＃３〜C2）の鍵が押圧される
とその鍵の走査タイミングにおいて１キー時間の
間キーデータKLが“１”となる。アンド回路１
７１の他の入力には下鍵域チヤンネルタイミング
信号LchTと、後半期間信号H2と、トランケート
チヤンネル信号TRUNと、未登録信号と、
キーオン信号KO１をインバータ１８３で反転し
た信号が入力される。トランケートチヤンネル信
号TRUNは、下鍵域キーデータKLが発生してい
るときは下鍵域チヤンネルのうち最も古く離鍵さ
れたチヤンネルのタイミングに対応して“１”と
なる。 今発生している下鍵域キーデータKLに対応す
るキーコードＮ１〜Ｂ３が既にいずれかの下鍵域
チヤンネルに割当てられている場合は、その下鍵
域チヤンネルタイミングに対応して比較回路２５
（第９図）から一致信号EQが発生し、第１０図の
アンド回路１８３に入力される。このアンド回路
１８３の出力“１”は下鍵域チヤンネルタイミン
グ信号LchTによつて動作可能となつているアン
ド回路１８９を介して遅延フリツプフロツプ１９
３に記憶される。従つて、今発生している下鍵域
キーデータKLに対応する鍵が既に割当てられて
いれば１キー時間の後半の11ビツトタイムにおい
て遅延フリツプフロツプ１９３の出力が持続的に
“１”となる。この遅延フリツプフロツプ１９３
の出力は信号LKOEXTとして他の回路に供給さ
れると共にノア回路１８２で反転され、未登録信
号としてアンド回路１７１に入力される。 アンド回路１７１の条件が成立したときロード
信号LDが発生され、今発生しているキーデータ
KD（KL）に対応するキーコードＮ１〜Ｂ３がキ
ーコードメモリ２４（第９図）に記憶され、同時
にカレントキーオンメモリ１７７及びキーオンメ
モリ１７８にカレントキーオン信号KON′とキー
オン信号KO１が記憶される。こうして、フイン
ガードコードモードにおいては、下鍵域で押圧さ
れている鍵が下鍵域チヤンネルに発音割当てさ
れ、下鍵域押圧鍵（通常は複数）が伴奏和音とし
て発音される。 フインガードコードモードにおける下鍵域のカ
レントキーオン信号KON′の消去は、前述の上鍵
域のカレントキーオン信号KON′の消去と同様
に、アンド回路１９６の条件が成立したとき（す
なわち今まで押されていた鍵が新たに離鍵された
とき）になされる。キーオンメモリ１７８におけ
る下鍵域のキーオン信号KO１の消去は次のよう
にして行われる。 モード切換制御回路１５（第４図）から出力さ
れたメモリモード信号Ｍがインバータ２０９で反
転されてアンド回路２１０に入力される。アンド
回路２１０の他の入力にはフインガードコードモ
ード信号FCとカレントキーオン信号KON′をイン
バータ２０４で反転した信号が加わる。従つて、
フインガードコードモードにおいて（FCが
“１”）、メモリモードでない場合（Ｍが“０”）
は、下鍵域の鍵が実際に離鍵されると（KON′が
“０”）、アンド回路２１０の条件が成立する。ア
ンド回路２１０の出力“１”はオア回路２１１を
介してアンド回路２１２に加わる。アンド回路２
１２の他の入力には下鍵域チヤンネルタイミング
信号LchTが加わつており、“０”となつたカレン
トキーオン信号KON′が下鍵域チヤンネルに割当
てられたものである（アンド回路２１０の出力
“１”が信号LchTのタイミングで発生する）こと
を条件に、オア回路２１１の出力（アンド回路２
１０の出力“１”）を通過し、ノア回路２０６に
加える。結局、アンド回路２１０の出力“１”は
ノア回路２０６で反転され、キーオンメモリ１７
８の自己保持用のアンド回路１８０を不動作に
し、キーオン信号KO１をクリアする。従つて、
フインガードコードモードにおいてメモリモード
でない場合は、下鍵域の鍵が実際に離鍵されたと
きに、その鍵が割当てられているチヤンネルのキ
ーオン信号KO１がクリアされる。 メモリモードである場合（Ｍが“１”）は、イ
ンバータ２０９の出力が“０”であり、アンド回
路２１０は不動作となる。従つて、下鍵域の鍵が
実際に離鍵されて、カレントキーオン信号
KON′が“０”になつても、キーオン信号KO１
はクリアされない。従つて、メモリモードの場合
は、実際の離鍵後も“１”を持続するキーオン信
号KO１にもとづいて、下鍵域鍵の離鍵後もその
鍵の発音が続けられる。 メモリモードのときにキーオン信号KO１をク
リアするのはアンド回路２１３の働きによる。ア
ンド回路２１３には、カレントキーオン信号
KON′をインバータ２０４で反転した信号、ウイ
ンドウ回路２１のオア回路１６９から出力される
下鍵域のキーデータKL、一致信号EQを記憶した
遅延フリツプフロツプ１９３の出力LKOEXTを
インバータ２１４で反転した信号、及び後半期間
信号H2が入力される。アンド回路２１３の出力
はオア回路２１１を介してアンド回路２１２に加
わる。下鍵域で新たに鍵が押圧されると、その鍵
の走査タイミングにおいてキーデータKLは
“１”となる。この鍵は、今まで押されていなか
つた（すなわち割当てられていなかつた）ので一
致信号EQは発生せず、１キー時間の後半期間に
おいて遅延フリツプフロツプ１９３の出力
LKOEXTは“０”となり、インバータ２４１の
出力が“１”となる。従つて、後半期間信号H2
（第３図参照）が発生するときにアンド回路２１
３に加わるインバータ２１４の出力とキーデータ
KLが共に“１”であれば、下鍵域で新たに鍵が
押圧されたことを示している。下鍵域で新たに鍵
が押圧されたとき、実際に離鍵されているチヤン
ネルタイミング（KON′が“０”で、インバータ
２０４の出力が“１”）に対応して後半の11ビツ
トタイムの間にアンド回路２１３から“１”が出
力される。このアンド回路２１３の出力がオア回
路２１１を介して入力されるアンド回路２１２に
おいては、下鍵域チヤンネルタイミング（LchT
が“１”）で発生するアンド回路２１３の出力
“１”を選択し、ノア回路２０６に加える。この
ノア回路２０６の出力“０”によつてアンド回路
１８０が不動作となり、実際の離鍵後も“１”に
保持されていた下鍵域のキーオン信号KO１が
“０”にクリアされる。すなわち、メモリモード
においては下鍵域の鍵の離鍵後もそのキーオン信
号KO１が記憶保持されるが、その後下鍵域で何
らかの鍵が新たに押圧されるとそれまで保持して
いた実際には離鍵されている鍵のキーオン信号
KO１をすべてクリアする。勿論、一方では、新
たに押圧された鍵に関してロード信号LDが発生
され、カレントキーオン信号KON′及びキーオン
信号KO１が新たに記憶されるのは既に述べた通
りである。 尚、下鍵域チヤンネルタイミングに関して発生
した一致信号EQを遅延フリツプフロツプ１９３
に記憶させるために該一致信号EQを選択するア
ンド回路１８３の他の入力には、フインガードコ
ードモードの場合はアンド回路１８４の出力がオ
ア回路１８５を介して加えられる。アンド回路１
８４にはカレントキーオン信号KON′とインバー
タ１８６の出力が加えられる。フインガードコー
ドモードにおける下鍵域走査タイミング（第８図
のLK参照）においてはオア回路１８７に加わる
シングルフインガーモード信号SF及び信号
BT12.13及びBT14.15（第８図）は“０”であ
り、上記インバータ１８６の出力が“１”とな
る。これにより、カレントキーオン信号KON′が
アンド回路１８４を経由してアンド回路１８３に
加わり、一致信号EQが発生した下鍵域チヤンネ
ルに割当てられている鍵が実際に押圧中のときだ
け、遅延フリツプフロツプ１９３に“１”が記憶
される。 上記のように、フインガードコードモードの場
合に、下鍵域チヤンネルに関する一致信号EQを
記憶する条件としてキーオン信号KO１ではなく
カレントキーオン信号KON′を用いるようにした
理由は、遅延フリツプフロツプ１９３の出力
LKOEXTをインバータ２１４で反転した信号を
利用してメモリモードのときのキーオン信号KO
１のクリアを行うようにしているためである。メ
モリモードのときは離鍵後もキーオン信号KO１
が“１”となるため、もしこのキーオン信号KO
１を使つて一致信号EQを遅延フリツプフロツプ
１９３に記憶した場合は、一旦離鍵した後に同じ
鍵を再押圧した場合に信号LKOEXTが“１”と
なり、アンド回路２１３において新たな押鍵が検
出できなくなり、メモリ１７８がクリアできなく
なる。そのためフインガードコードモードの場合
はカレントキーオン信号KON′を利用して一致信
号EQを遅延フリツプフロツプ１９３に記憶する
ようにしているのである。 トランケート回路２２の詳細 第１図におけるトランケート回路２２の詳細例
を第１１図に示す。第１１図において、４ビツト
の加算器２１６と４個の11ステージ／１ビツトの
シフトレジスタ２１７〜２２０とはカウンタを構
成しており、離鍵された各チヤンネル毎に、その
後に離鍵された鍵の数を時分割的に計数する。シ
フトレジスタ２１７〜２２０はシステムクロツク
パルスφによつてシフト制御されるもので、その
最終ステージから各チヤンネルタイミングに対応
して時分割的に出力される各チヤンネル毎の計数
値が加算器２１６の入力（A1〜A4）に戻され
る。加算器２１６はアンド回路２２１からキヤリ
イ入力（Ci）に加わる信号を加算し、その出力
（S1〜S4）をアンド回路２２２〜２２５を介して
シフトレジスタ２１７〜２２０に入力する。アン
ド回路２２２〜２２５の他の入力にはノア回路２
２６の出力が加わる。ノア回路２２６には、第１
０図に示す発音割当て制御部１９のカレントキー
オンメモリ１７７から時分割的に出力される各チ
ヤンネルのカレントキーオン信号KON′が加えら
れる。従つて、カレントキーオン信号KON′が
“０”の（すなわち現実に離鍵されている）チヤ
ンネルタイミングにおいてアンド回路２２２〜２
２５が動作可能となり、計数が可能となる。押鍵
中のチヤンネルタイミングでは信号KON′が
“１”で、ノア回路２２６の出力が“０”となる
ので、アンド回路２２２〜２２５が不動作とな
り、計数値がクリアされる。 尚、イニシヤルクリア信号ICが発生したとき
あるいはオフチヤンネルタイミング信号OFchT
が発生しているチヤンネルタイミングではオア回
路２２７の出力が“１”となり、これがノア回路
２２６で反転されてアンド回路２２２〜２２５を
不動作にする。この場合は計数動作は不可能とな
るが、オア回路２２７の出力“１”がオア回路２
２８を介して最下位ビツトのシフトレジスタ２１
７に入力され、計数値を強制的に“0001”にす
る。 アンド回路２２１にはタイミング信号発生回路
２０（第２図）から供給される後半期間信号H2
と、第１０図の発音割当て制御部１９のオア回路
２２９から供給されるニユーキーオフ信号NKOF
が入力される。このニユーキーオフ信号NKOFは
何らかの鍵が新たに離鍵されたとき発生されるも
のである。 今までいずれかのチヤンネルに割当てられてい
た鍵が新たに離鍵されると、そのチヤンネルタイ
ミングにおいて第１０図のアンド回路１９６から
ニユーキーオフパルスNOFFが発生する。このニ
ユーキーオフパルスNOFFはアンド回路２３０あ
るいは２３１からオア回路２３２あるいは２３３
を介して遅延フリツプフロツプ２３４あるいは２
３５に記憶される。アンド回路２３０の他の入力
には上鍵域チヤンネルタイミング信号UchTが加
えられており、上鍵域チヤンネルに対応して発生
したニユーキーオフパルスNOFFを遅延フリツプ
フロツプ２３４に記憶する。アンド回路２３１の
他の入力には下鍵域チヤンネルタイミング信号
LchTが加えられており、下鍵域チヤンネルに対
応して発生したニユーキーオフパルスNOFFを遅
延フリツプフロツプ２３５に記憶する。遅延フリ
ツプフロツプ２３４，２３５の記憶はアンド回路
２３６，２３７を介して自己保持される。アンド
回路２３６，２３７は信号S1（第３図）をイン
バータ２０８で反転した信号によつて、１キー時
間の最初に不動作となり、遅延フリツプフロツプ
２３４，２３５の記憶をクリアする。 従つて、上鍵域チヤンネルに割当てられていた
鍵が新たに離鍵されると、遅延フリツプフロツプ
２３４の出力が少くとも１キー時間の後半の11ビ
ツトタイムの間持続的に“１”となる。この遅延
フリツプフロツプ２３４の出力はアンド回路２３
８で信号UchTによつて上鍵域チヤンネルのタイ
ミングでのみ選択され、オア回路２２９を経てニ
ユーキーオフ信号NKOFとして出力される。他
方、下鍵域チヤンネルに割当てられていた鍵が新
たに離鍵されると、遅延フリツプフロツプ２３５
の出力が少くとも１キー時間の後半の11ビツトタ
イムの間持続的に“１”となり、この出力“１”
がアンド回路２３９において信号LchTによつて
下鍵域チヤンネルタイミングで選択され、オア回
路２２９を介してニユーキーオフ信号NKOFとし
て出力される。 第１１図のアンド回路２２１においては、ニユ
ーキーオフ信号NKOFが有効な状態となる１キー
時間の後半11ビツトタイムにおいて後半期間信号
H2によつて該信号NKOFを通過させる。上述の
ように、ニユーキーオフ信号NKOFは上鍵域チヤ
ンネルまたは下鍵域チヤンネルのどちらか一方の
チヤンネルグループに対応して発生される。従つ
て、加算器２１６とシフトレジスタ２１７〜２２
０から成るカウンタでは、上鍵域あるいは下鍵域
のチヤンネルグループ別にニユーキーオフ信号
NKOFをカウントする。例えば、新たに離された
鍵が上鍵域チヤンネルに割当てられているもので
あれば、上鍵域チヤンネルのうち既に離鍵されて
いるチヤンネル（KON′が“０”のチヤンネル）
においてニユーキーオフ信号NKOFにもとづいて
夫々１カウントアツプされる。最も古く離鍵され
たチヤンネルの計数値は、その後に離鍵された鍵
の数が最も多くなることから、最も大きい値とな
る。 シフトレジスタ２１７〜２２０から出力される
各チヤンネルの計数値はコンパレータ２４０の一
方入力(A)と最大値メモリ２４１のアンド回路２４
２〜２４５に入力される。最大値メモリ２４１は
最大計数値を記憶する回路であり、その出力がコ
ンパレータ２４０の他方入力(B)に加えられる。最
大値メモリ２４１は、最大計数値を記憶する遅延
フリツプフロツプ２４７〜２５０と、記憶した最
大計数値を自己保持するためのアンド回路２５１
〜２５４と、最大計数値をロードするためのアン
ド回路２４２〜２４５を含んでいる。 １キー時間の最初のチヤンネルタイミングにお
いて信号S1（第３図参照）が“１”になると、
ノア回路２５５の出力が“０”となり、自己保持
用アンド回路２５１〜２５４が動作不能となつ
て、最大値メモリ２４１がクリアされる。従つ
て、初めは最小値“0000”がメモリ２４１から出
力される。シフトレジスタ２１７〜２２０から順
次出力される各チヤンネルの計数値と最大値メモ
リ２４１の出力とがコンパレータ２４０で比較さ
れ、Ａ＞Ｂのとき、すなわちシフトレジスタ２１
７〜２２０から出力される計数値の方がメモリ２
４１の出力よりも大きい場合、アンド回路２５６
に対して“１”が出力される。アンド回路２５６
の他の入力には第１０図のオア回路２５７の出力
UchT・KU＋LchT・KLが加えられる。このオ
ア回路２５７の出力は、上鍵域チヤンネルタイミ
ング信号UchTと上鍵域キーデータKUとを入力
したアンド回路２５８の出力と、下鍵域チヤンネ
ルタイミング信号LchTと下鍵域キーデータKLと
を入力したアンド回路２５９の出力とをオア合成
したもので、割当てようとするキーデータKDが
上鍵域のものである場合（KUが“１”）は信号
UchTのタイミングで“１”となり、割当てよう
とするキーデータKDが下鍵域のものである場合
は（KLが“１”）信号LchTのタイミングで
“１”となる。 例えば、今供給されているキーデータKDが上
鍵域のものであるとすれば、上鍵域チヤンネルタ
イミングでＡ＞Ｂが成立したときだけアンド回路
２５６の出力が“１”となる。アンド回路２５６
の出力“１”によつてアンド回路２４２〜２４５
が動作可能となり、シフトレジスタ２１７〜２２
０の出力を遅延フリツプフロツプ２４７〜２５０
に取り込む。こうして、上鍵域または下鍵域の一
方のチヤンネルグループにおける各チヤンネルの
計数値が順次比較され、より大きい値の計数値が
メモリ２４１に記憶される。従つて、１キー時間
の前半の11ビツトタイムが終了するとすべてのチ
ヤンネルに関する比較が終了し、真の最大計数値
がメモリ２４１に記憶されている。 １キー時間の後半の11ビツトタイムにおいて、
メモリ２４１に記憶している真の最大計数値がど
のチヤンネルのものであるか、すなわち最も古く
離鍵されたのはどのチヤンネルであるかが検出さ
れる。すなわち、１キー時間の後半の11ビツトタ
イムにおいて、メモリ２４１に記憶している真の
最大計数値と各チヤンネルの計数値とがコンパレ
ータ２４０において比較され、最大計数値のチヤ
ンネルタイミングで一致出力（Ａ＝Ｂ）が“１”
となる。この一致出力（Ａ＝Ｂ）はアンド回路２
６０を介してトランケートチヤンネル信号TRUN
として出力される。最大計数値のチヤンネルは１
つとは限らず複数有ることがあり、その場合は一
致出力（Ａ＝Ｂ）が複数のチヤンネルタイミング
で発生する。しかし、トランケートチヤンネル信
号TRUNにもとづいて一旦ロード信号LDが発生
した後はアンド回路２６０において一致出力（Ａ
＝Ｂ）が阻止されるようになつている。 遅延フリツプフロツプ２６１は１キー時間の始
めに信号S1（第３図）を反転した信号“０”が
アンド回路２４６に加えられることによつてクリ
アされ、その出力を反転したインバータ２６２の
出力は当初は“１”となつている。インバータ２
６２の出力はアンド回路２６０に加わる。従つ
て、当初はコンパレータ２４０の一致出力（Ａ＝
Ｂ）がアンド回路２６０を通過し、トランケート
チヤンネル信号TRUNが発生する。このトランケ
ートチヤンネル信号TRUNにもとづいて第１０図
の回路でロード信号LDが発生すると、このロー
ド信号LDは第１１図のアンド回路２６３にも加
わり、オア回路２６４を介して遅延フリツプフロ
ツプ２６１に“１”が記憶される。これによりイ
ンバータ２６２の出力が“０”となり、アンド回
路２６０が動作不能となり、以後は一致出力（Ａ
＝Ｂ）が発生してもトランケートチヤンネル信号
TRUNは発生されない。 尚、アンド回路２６３の他の入力に加わるノア
回路２６５の出力は、上鍵域あるいは下鍵域の鍵
を割当て処理する場合は常に“１”となつてい
る。ノア回路２６５にはアンド回路２６６及び２
６７の出力が加わる。アンド回路２６６には下鍵
域キーオンメモリ３９（第１図）から供給される
下鍵域エニイキーオン信号LKAKOとアルペジヨ
音キーデータ形成回路４４（第１図）から供給さ
れるアルペジヨタイミング信号ATとアルペジヨ
チヤンネルタイミング信号AchTが入力される。
アンド回路２６７には信号LKAKOとベース音キ
ーデータ形成回路４２（第１図）から供給される
ベースタイミング信号BTとベースチヤンネルタ
イミング信号PchTが入力される。このアンド回
路２６６あるいは２６７はアルペジヨ音あるいは
ベース音の発音割当て処理を行うとき条件が成立
し、ノア回路２６５の出力を“０”にして、アン
ド回路２６３でロード信号LDを阻止する。これ
はアルペジヨ音あるいはベース音の発音割当ての
ために第１０図のアンド回路１７２あるいは１７
３からオア回路１７４を介して発生されたロード
信号LDが遅延フリツプフロツプ２６１に記憶さ
れないようにするためである。後述のように、ア
ルペジヨ音あるいはベース音の発音割当て処理に
はトランケートチヤンネル信号TRUNは利用され
ていず、ロード信号LDはトランケートチヤンネ
ル信号TRUNとは無関係に発生される。この信号
TRUNとは無関係なロード信号LDが遅延フリツ
プフロツプ２６１に記憶されると、これに平行し
て行なわれる上鍵域のキーデータ（特に第８図に
示す信号BT0.1のタイミングで発生するもの）の
割当て処理に不都合が生じるため、ノア回路２６
５の出力によつて禁止するようにしているのであ
る。 フインガードコードモードにおける和音検出 第１図における和音検出制御回路３０の詳細例
を第１２図に示す。第１２図において、キー走査
回路１１（第７図）から供給されたキーデータ
KD及び下鍵域走査タイミング信号KL（第８図参
照）がアンド回路２６８に入力される。従つて下
鍵域（Ｆ＃３〜C2）のキーデータKDのみが該ア
ンド回路２６８で選択される。和音検出制御回路
３０ではこのアンド回路２６８から出力される下
鍵域キーデータLKKDにもとづいて和音検出を行
う。下鍵域キーデータLKKDは下鍵域（Ｆ＃３〜
C2）でどの鍵が押圧されているかを、各キー走
査タイムスロツトにおけるパルスの有無によつて
表わしている。 下鍵域キーデータLKKDはアンド回路２６９に
加わると共に、SF根音検出優先回路３２内のオ
ア回路２７０を介して遅延フリツプフロツプ２７
１に記憶される。遅延フリツプフロツプ２７１は
キー走査クロツクパルスφABによつて１キー時間
毎に駆動されるもので、その出力はアンド回路２
７２からオア回路２７０を介して自己保持され
る。アンド回路２７２の他の入力にはキー走査回
路１１のノア回路１４５（第７図）からキヤンセ
ル信号が加えられている。キヤンセル信号
は第８図に示すように、下鍵域走査タイミ
ングが始まる前の12キー時間の間“０”となる信
号であり、この間に遅延フリツプフロツプ２７１
の記憶がクリアされる。オア回路２７０の出力は
下鍵域キーオン信号LKOとして出力される。こ
の下鍵域キーオン信号LKOは、下鍵域で何らか
鍵が押圧されているとき、押圧鍵の中の最高音の
走査タイミング（高音側から走査されているた
め）からその次の走査サイクルにおいて信号
が“０”に立下る直前（第８図に示すG4の
走査タイミング）まで持続的に“１”となる。 遅延フリツプフロツプ２７１の出力はインバー
タ２７３で反転され、アンド回路２７４に加えら
れる。アンド回路２７４の他の入力にはモード選
択回路１３のラツチ回路１４−４（第４図）から
供給されるシングルフインガーモード信号SFが
加えられる。アンド回路２７４の出力はインバー
タ２７５で反転され、アンド回路２６９に加わ
る。フインガードコードモードのときは信号SF
は“０”であるので、アンド回路２７４の出力が
“０”、インバータ２７５の出力が“１”となり、
アンド回路２６９ではアンド回路２６８から与え
られる下鍵域キーデータLKKDを常に通過させ
る。 アンド回路２６９を通過した下鍵域キーデータ
LKKDはオア回路２７６及び２７７を経由して12
ステージ／１ビツトのシフトレジスタから成る下
鍵域キーデータレジスタ３５に入力される。この
レジスタ３５はキー走査クロツクパルスφABによ
つてシフト駆動されるもので、下鍵域キーデータ
LKKDをレジスタ３５内で順送りに移動させる。
レジスタ３５の最終ステージの出力Ｑ１２はアン
ド回路２７８からオア回路２７７を経由して第１
ステージに帰還される。アンド回路２７８の他の
入力にはキー走査回路１１のノア回路２７９（第
７図）から供給される信号5.6とオア回路１４
９（第７図）から供給される信号BT14.15を反転
した信号14.15が入力される。 信号5.6は、第７図のデーコーダ１３５の出
力BT5とBT6の発生タイミング（ブロツクタイミ
ング）のとき（第８図のBT0〜15参照）、すなわ
ち下鍵域走査タイミングが始まる直前の12キー時
間の間、“０”となり、レジスタ３５の全ステー
ジの記憶をクリアする。その後、下鍵域走査タイ
ミングにおいて発生した下鍵域キーデータLKKD
がシフトレジスタ３５に取り込まれる。シフトレ
ジスタ３５は12ステージであるから、ブロツクタ
イミングBT7とBT8（第８図）においてＦ＃３か
らG2までの12音分のキーデータが取込まれ、
夫々のキーデータを12キー時間遅延したデータが
最終ステージＱ１２から出力される。下鍵域走査
タイミングになると信号5.6及び14.15は共
に“１”であるので、取込まれたキーデータ
LKKDはアンド回路２７８を介して自己保持され
る。ブロツクタイミングBT9，BT10になると、
取込まれたＦ＃３〜G2のキーデータが走査順に
従つて高音側から順に（Ｆ＃３，F3，E3…G2の
順に）レジスタ３５の最終ステージＱ１２から出
力され、アンド回路２７８及びオア回路２７７を
介して第１ステージＱ１に戻される。このとき、
同音名の１オクターブ下の鍵Ｆ＃２，F2…C2が
走査され、これらのキーデータLKKDが順次発生
されてオア回路２７７に供給される。従つて、オ
ア回路２７７においては、現在走査されているキ
ーデータLKKDと既に記憶した１オクターブ上の
同音名のキーデータとがオア合成される。従つ
て、オクターブに無関係にどの音名（Ｃ〜Ｃ＃）
の鍵が下鍵域で押圧されているかが下鍵域キーデ
ータレジスタ３５で記憶される。この記憶は信号
BT14.15のタイミングでアンド回路２７８が不動
作となるまで、すなわち下鍵域走査終了後の
BT10〜BT13のタイミング（第８図参照）の間、
保持される。 シフトレジスタ３５の最終ステージＱ１２の出
力は、キーデータLKKDを12キー時間遅延したも
のなので、12の各音名（Ｃ〜Ｃ＃）の走査タイミ
ングに対応している。すなわち、シフトレジスタ
３５の最終ステージＱ１２から出力されるデータ
の音名は、キー走査回路１１（第７図）から発生
されるノートコードＮ１〜Ｎ４によつて示されて
いる。ブロツクタイミングBT10あるいはBT12の
最初の１キー時間がＣのノートタイミングであ
り、ブロツクタイミングBT10及びBT11の12キー
時間あるいはブロツクタイミングBT12とBT13
（更にはBT14とBT15）の12キー時間における各
キー時間が12の音名Ｃ，Ｂ，Ａ＃，…Ｄ，Ｃ＃に
順次対応する。 シフトレジスタ３５には、高音順に発生したキ
ーデータが順次取り込まれるので、第１ステージ
Ｑ１から最終ステージＱ１２までの各ステージに
は低音側から順に各音名のデータが並ぶ。和音検
出にあたつては、シフトレジスタ３５の最終ステ
ージＱ１２から出力されるキーデータ（実質的に
はノートデータ）を１度（根音）と見なして、こ
れに対して所定度数の音程関係にあるキーデータ
が他のステージに存在するかを調べる。そのた
め、シフトレジスタ３５の第１ステージＱ１の出
力を短２度（２b）、Ｑ２を長２度(2)、Ｑ３を短３
度（３b）、Ｑ４を長３度(3)、Ｑ５を完全４度(4)、
Ｑ６を減５度（５b）、Ｑ７を完全５度、Ｑ８を短
６度（６b）、Ｑ９を長６度(6)、Ｑ１０を短７度
（７b）、Ｑ１１を長７度(7)と見なして処理され
る。 ブロツクタイミングBT10及びBT11あるいは
BT12及びBT13（第８図参照）の各キー時間にお
いてシフトレジスタ３５の各ステージＱ１〜Ｑ１
２から出力されるキーデータ（ノートデータ）の
音名の一部を第６表に示す。
に“110”（10進の６）、“111”（10進の７）という
値をとるが、これは鍵盤には対応していず、信号
BT12.13，BT14.15の発生タイミングに対応して
いる。 鍵Ｆ＃３〜Ｃ＃２の鍵域に対応するデコーダ１
３５の出力BT7，BT8，BT9（第３表参照）はオ
ア回路１４３に入力される。更にこのオア回路１
４３には最低鍵C2の走査ラインCLの信号も入力
される。このオア回路１４３の出力は、自動ベー
スコード演奏のために使用される下鍵域の鍵Ｆ
＃３〜C2の走査タイミングに対応して“１”と
なり、下鍵域走査タイミング信号LKとして利用
される。この下鍵域走査タイミング信号LKはナ
ンド回路１４４に入力される。ナンド回路１４４
の他の入力にはモード選択回路１３（第４図）か
らモード切換パルス△ABCが供給され、その出
力はアンド回路１４２に加えられる。従つて、モ
ード切換パルス△ABCが発生する短時間
（31.5ms＋２α）の間、下鍵域走査タイミングに
おいてナンド回路１４４の出力が“０”となり、
下鍵域（Ｆ＃３〜C2）のキーデータKDがアンド
回路１４２で阻止される。これは、モード切換時
に不都合な割当て動作がなされるのを防ぐためで
ある。 キーデータKDの各タイムスロツトに割当てら
れる鍵C7〜C2の一部を第８図に示す。また、デ
コーダ１３５の出力BT0〜BT15の発生タイミン
グを第８図のBT0〜15に示す。以下、デコーダ１
３５の各出力BT0〜BT15が発生するタイミング
をブロツクタイミングということにする。１つの
ブロツクタイミングは６キー時間である。更に、
下鍵域走査タイミング信号LKの発生タイミング
を第８図のLKに示す。また、最低鍵C2走査タイ
ミング信号CLTの発生タイミングを第８図の
CLTに示す。この信号CLTは最低鍵走査ライン
CLに与えられた走査パルスである。 デコーダ１３５の出力BT5とBT6及びイニシヤ
ルクリア信号ICがノア回路１４５に入力され
る。この出力BT5とBT6は、下鍵域の直前の１オ
クターブ（Ｆ＃４〜G3）の走査タイミングに対
応している。ノア回路１４５の出力は第８図の
に示すようにデコーダ出力BT5とBT6の発
生時（及びイニシヤルクリア信号ICの発生時）
に“０”になる。このノア回路１４５の出力は、
記憶解除用のキヤンセル信号として利用さ
れる。 デコーダ１３５の出力BT0とBT1はオア回路１
４６に入力され、信号BT0.1（第８図参照）が得
られる。また、デコーダ１３５の出力BT10〜
BT13を入力したオア回路１４７からは信号BT10
〜13が得られ、BT12〜BT13を入力したオア回路
１４８からは信号BT12.13が得られ、BT14と
BT15を入力したオア回路１４９からは信号
BT14.15が得られる。第８図に示すように、これ
らの信号BT10〜13，BT12.13，BT14.15は実際の
キー走査の後に発生している。これらの信号によ
つて示された鍵に対応していない余分の走査時間
において自動ベースコード演奏あるいは自動アル
ペジヨ演奏のための処理が行われる。 デコーダ１３４の出力「０」すなわち音名Ｃま
たはＦ＃に対応する信号と16進カウンタ１３２の
最下位ビツト（N4）をインバータ１５１で反転
した信号とがアンド回路１５０に加えられる。こ
のアンド回路１５０から出力されるＣノートタイ
ミング信号CNTは、カウンタ１３１，１３２か
ら得られるノートコードＮ１〜Ｎ４が“0000”の
ときすなわちＣ音のタイミングのとき“１”とな
るもので、第８図に示すように12キー時間毎に繰
返し発生する。尚、カウンタ１３１，１３２の出
力がすべて“０”のときは最高鍵C7が走査され
るので、走査サイクルパルス4.5Mは第８図に示
すように最高鍵C7の走査タイミングに対応して
発生される。また、デコーダ１３５の出力BT5と
BT6がノア回路２７９に入力され、信号5.6が
得られる。 各種処理動作の時間関係の概略 割当て処理あるいは自動演奏用のキーデータ形
成処理等、各種処理の詳細な説明の前に、これら
各種処理が実行される時間関係を大局的に理解す
るために、各種処理が実行されるタイミングの概
略を第８図のＺに示す。キー走査期間は最高鍵
C7の走査タイミングから最高鍵C2の走査タイミ
ングまでの61キー時間である。第８図のＺにおけ
るはノーマルモードの場合の処理動作タイ
ミングを示す。ノーマルモードの場合は全ての鍵
が上鍵域として取扱われるので、全キー走査タイ
ミングに対応して上鍵域の発音チヤンネルに対す
る割当て処理が行われる。尚、個々の押圧鍵に関
する割当て処理は、そのキーデータKDが発生し
ている１キー時間内で行われる。 第８図のＺにおけるFCはフインガードコード
モードの場合の処理動作タイミングを示す。フイ
ンガードコードモードにおいては、C7からG3ま
での鍵が上鍵域となり、Ｆ＃３からC2までの鍵
が下鍵域となる。そのため、鍵C7の走査タイミ
ングからG3の走査タイミングまでの42キー時間
においては、キーデータKDによつて示された押
圧鍵（上鍵域の押圧鍵）を上鍵域の発音チヤンネ
ルに割当てる処理が行われる。フインガードコー
ドモードにおいては下鍵域で押圧された鍵をその
まま和音構成音として発音するので、鍵Ｆ＃３か
らC2までの下鍵域のキー走査タイミングにおい
ては、キーデータKDによつて示された押圧鍵
（下鍵域の押圧鍵）を下鍵域の発音チヤンネル
（チヤンネルタイミング信号LchTによつて示され
るチヤンネル）に割当てる処理が行われる。 鍵Ｆ＃３からC2までの下鍵域のキー走査タイ
ミングにおいて発生したキーデータKD（詳しく
はそのノートタイミング）を下鍵域キーデータレ
ジスタ３５（第１図の和音検出制御回路３０内）
に記憶しておき、最高鍵C2の走査タイミング直
後の12キー時間において、下鍵域の押圧鍵の組合
せによつて和音が成立しているか否かを検出す
る。和音不成立のときは、その後の12キー時間に
おいて、押圧鍵の最低音を仮根音として設定する
処理を行う。 一方、信号BT12.13が発生する12キー時間の間
にアルペジヨ音キーデータ形成回路４４（第１
図）においてアルペジヨ（ARP）同音処理が行
われる。これは、下鍵域の発音チヤンネルに割当
てられている下鍵域押鍵音の中から異オクターブ
同音名の音を検出する処理である。フインガード
コードモード（FC）においては下鍵域の押圧鍵
がそのまま発音割当てされるため、異オクターブ
同音名の音が別チヤンネルに割当てられているこ
ともある。アルペジヨ演奏においては、異オクタ
ーブ同音名の音は同音（複数有つても１音）とし
て処理するので、このような異オクターブ同音名
の音を検出する処理を事前に行う必要がある。そ
の後、信号BT14.15が発生する12キー時間の間に
アルペジヨ（ARP）処理が行われる。このアル
ペジヨ（ARP）処理では、アルペジヨパターン
データArpPT（第１図）の値に応じて下鍵域押
鍵音（同音処理後の音）の数を計数する。 和音検出及びアルペジヨ（ARP）処理が終了
した後、信号BT0.1が発生する12キー時間におい
て自動ベース音Ｐと自動アルペジヨ音Ａの発音割
当てが行われる。勿論、これらの自動音の発音割
当て処理は、パターンデータBassPT，ArpPTが
発生しているときに限つて行われる。このＰ，Ａ
の発音割当て処理タイミングは上鍵域発音割当て
処理タイミングと重なつているが、各々の専用の
１つのチヤンネル（PchT，AchTによつて示さ
れるチヤンネル）に割当てるので不都合は生じな
い。 第８図のＺにおけるSFはシングルフインガー
モードのときの処理動作タイミングを示す。シン
グルフインガーモードにおいては下鍵域は和音構
成音そのものを指定するのではなく和音の根音と
和音種類を指定するために使用される。従つて、
鍵Ｆ＃３からC2までの下鍵域のキー走査タイミ
ングにおいて発音割当て処理は行われない。この
下鍵域の走査タイミングにおいては下鍵域のキー
データKDにもとづいて下鍵域押圧鍵の中の最高
音を検出する処理が行われる。この下鍵域最高押
圧鍵が根音である。これは、根音を最高音として
押圧し、和音種類を示す鍵は根音を示す鍵よりも
低音側で押圧するようにしているためである。信
号BT12.13が発生する12キー時間においてSF和
音割当て処理が行われる。このSF和音割当て処
理においては、根音及び和音種類にもとづいて
SF和音キーデータ形成回路４３（第１図）で自
動的に形成した和音構成音のキーデータSFKLを
出力し、このキーデータSFKLにもとづいて発音
割当て回路１８において下鍵域の発音チヤンネル
に対する割当て処理を行う。信号BT14.15が発生
する12キー時間においてはフインガードコードモ
ード（FC）の場合と同様にアルペジヨ（ARP）
処理を行う。また、信号BT0.1が発生する12キー
時間においては自動ベース音Ｐと自動アルペジヨ
音Ａの発音割当て処理を行う。 和音検出等、自動演奏に関する処理に要する時
間が12キー時間なのは、12の音名（Ｃ，Ｂ，…
Ｄ，Ｃ＃）のすべてのタイミング（ノートタイミ
ング）に合わせるためである。各キー時間に対応
する音名（ノートタイミング）はキー走査回路１
１（第７図）から供給されるノートコードＮ１〜
Ｎ４によつて示されている。 キー情報変換部２３の詳細 第１図におけるキー情報変換部２３の詳細は第
９図に示されている。キー走査回路１１のカウン
タ１３１，１３２（第７図）からライン１２を介
して供給されたノートコードＮ１〜Ｎ４は第９図
のキーコードメモリ２４と比較回路２５の一方入
力Ａに加えられる。カウンタ１３２からライン１
２を介して供給されたオクターブコードＢ１〜Ｂ
３はオクターブコード変換回路２６のアンド回路
１５２，１５３，１５４に夫々入力される。アン
ド回路１５２，１５３，１５４の他の入力にはイ
ンバータ１５５の出力が加わる。ベース音あるい
はアルペジヨ音を割当てるときだけオア回路１５
６の出力が“１”となつてインバータ１５５の出
力が“０”となるが、それ以外のときは常にイン
バータ１５５の出力は“１”である。従つて、通
常はアンド回路１５２，１５３，１５４が動作可
能となつており、ライン１２から供給されたオク
ターブコードＢ１，Ｂ２，Ｂ３がアンド回路１５
２，１５３，１５４及びオア回路１５７，１５
８，１５９を通過して（変換されずに）出力され
る。尚、アンド回路１６０にはモード選択回路１
３のラツチ回路１４−４（第４図）からのシング
ルフインガーモード信号SFとキー走査回路１１
のオア回路１４８（第７図）からの信号BT12.13
が加えられており、シングルフインガーモードに
おける和音構成音の発音割当て処理タイミング
（第８図に示すBT12.13のタイミング）において
アンド回路１６０の出力が“１”となり、インバ
ータ１６１を介してアンド回路１５３を不動作に
し、オクターブコードＢ１〜Ｂ３の値を変更す
る。オクターブコード変換回路２６から出力され
るオクターブコード（通常はＢ１，Ｂ２，Ｂ３）
はキーコードメモリ２４及び比較回路２５の一方
入力Ａに入力される。 キーコードメモリ２４は、キーコードＮ１〜Ｂ
３の各ビツトに対応する７個のシフトレジスタ２
４−１乃至２４−７を具えている。各シフトレジ
スタ２４−１乃至２４−７はチヤンネルタイミン
グ（第６図参照）の数に対応する11のステージを
具えており、システムクロツクパルスφによつて
各チヤンネルタイミング１〜１１に同期してシフ
ト駆動される。従つて、シフトレジスタ２４−１
乃至２４−７の入力と出力のチヤンネルタイミン
グは一致している。各シフトレジスタ２４−１乃
至２４−７の出力はゲート部２４−Ｇを介して入
力側に戻され、記憶保持される。ゲート部２４−
Ｇは或るチヤンネルタイミングでロード信号LD
が与えられると、ライン１２から与えられるノー
トコードＮ１〜Ｎ４とオクターブ変換回路２６か
ら与えられるオクターブコードＢ１〜Ｂ３を取り
込み、シフトレジスタ２４−１乃至２４−７の第
１ステージに入力する。このときロード信号LD
を反転したノア回路１６２の出力が“０”とな
り、シフトレジスタ２４−１乃至２４−７の出力
信号がゲート部２４−Ｇで阻止され、ロード信号
LDが発生したチヤンネルに記憶されていた古い
キーコードの記憶がクリアされる。ロード信号
LDが発生していないときはノア回路１６２の出
力が“１”となり、シフトレジスタ２４−１乃至
２４−７の出力が入力側に戻され、各チヤンネル
に対応して記憶されたキーコードが保持される。
ロード信号LDは、ライン１２に供給されたキー
コードＮ１〜Ｂ３を或るチヤンネルに新たに割当
てるべきときにそのチヤンネルタイミングに対応
して発音割当て制御部１９（第１図）から発生さ
れるものである。従つて、キーコードメモリ２４
すなわちシフトレジスタ２４−１乃至２４−７に
は、各チヤンネルに割当てられた音を示すキーコ
ードが記憶されており、これらの割当て済みのキ
ーコードが各チヤンネルタイミングに同期して時
分割的に出力される。 キーコードメモリ２４から時分割的に出力され
る各チヤンネルに割当てられたキーコードのうち
４ビツトのノートコードＮ１〜Ｎ４は比較回路２
５の他方入力Ｂに加わり、オクターブコードＢ１
〜Ｂ３はオクターブコード変換回路２７のオア回
路１６３，１６４，１６５に入力される。オクタ
ーブコード変換回路２７は自動アルペジヨの処理
のときにオクターブコードＢ１〜Ｂ３の値を変換
する回路であり、それ以外のときはキーコードメ
モリ２４から出力されたオクターブコードＢ１〜
Ｂ３をそのまま通過して比較回路２５の他方入力
Ｂに入力する。 比較回路２５は両入力（Ａ，Ｂ）に与えられる
キーコードの値が一致しているとき一致信号EQ
を発生する。一方入力Ａに加わるキーコードＮ１
〜Ｂ３は、キー走査タイミングに対応するもので
あり、１キー時間の間変化しない。他方入力Ｂに
加わるキーコードＮ１〜Ｂ３は各チヤンネルタイ
ミング（第６図）毎に変化する。１キー時間は22
個のチヤンネルタイミングに相当するので、キー
走査タイミングに対応するキーコードＮ１〜Ｂ３
が同一値を保持している１キー時間の間にすべて
の（11個の）チヤンネルに割当てられている個々
のキーコードＮ１〜Ｂ３との比較が２回行われ
る。すなわち、１キー時間の前半の11ビツトタイ
ムにおいて、キー走査タイミングに対応するキー
コードＮ１〜Ｂ３と同じ値のキーコードＮ１〜Ｂ
３がいずれかのチヤンネルに既に割当てられてい
るか否かが判明する。 発音割当て処理の一般的説明 発音割当て回路１８（第１図）における発音割
当て制御部１９とウインドウ回路２１の詳細例を
第１０図に示す。 ウインドウ回路２１のアンド回路１６６及び１
６７にはキー走査回路１１のアンド回路１４２
（第７図）から出力されたキーデータKDが夫々入
力される。ウインドウ回路２１は、選択されてい
るモードに応じてキーデータKDを上鍵域（第１
の楽音発生態様）とするかあるいは下鍵域（第２
の楽音発生態様）とするかの振分けを行う。アン
ド回路１６６の他の入力にはナンド回路１６８の
出力が加えられる。ナンド回路１６８には、モー
ド選択回路１３のノア回路９７からの自動ベース
コードモード信号ABCと、キー走査回路１１の
オア回路１４３（第７図）からの下鍵域走査タイ
ミング信号LKとが入力される。ノーマルモード
のときは信号ABCは常に“０”であり、ナンド
回路１６８の出力は常に“１”となる。従つて、
アンド回路１６６が常に動作可能となり、最高鍵
C7から最低鍵C2までのすべてのキーデータKDが
アンド回路１６６を通過し、上鍵域キーデータ
KUとして出力される。従つて、ノーマルモード
のときは、すべての鍵が上鍵域に属する鍵として
処理される。 自動ベースコードのときは信号ABCは“１”
である。このため下鍵域走査タイミング信号LK
が発生しているときナンド回路１６８の条件が成
立し、ナンド回路１６８の出力が“０”となつて
アンド回路１６６が不動作となる。従つて下鍵域
走査タイミング信号LKが“１”となる下鍵域の
鍵Ｆ＃３〜C2の走査タイミング（第８図参照）
においてアンド回路１６６が動作せず、これらの
下鍵域Ｆ＃３〜C2のキーデータKDは上鍵域キー
データKUとはならない。しかし、鍵C7〜G3の走
査タイミング（第８図参照）では信号LKは
“０”であり、ナンド回路１６８の出力が“１”
となる。従つて、鍵C7〜G3のキーデータKDはア
ンド回路１６６を通過し、上鍵域キーデータKU
として出力される。従つて、自動ベースコードモ
ードのときは一部の鍵C7〜G3が上鍵域（第１の
楽音発生態様）に属するものとして処理される。 アンド回路１６７の他の入力には上述の下鍵域
走査タイミング信号LKとモード選択回路１３の
ラツチ回路１４−３（第４図）から出力されるフ
インガードコードモード信号FCとが入力され
る。このアンド回路１６７の出力はオア回路１６
９を介して下鍵域キーデータKLとして出力され
る。従つて、自動ベースコードのフインガードコ
ードモードのときに限り（FCが“１”）アンド回
路１６７が動作可能となり、下鍵域走査タイミン
グ信号LKが“１”のときに発生される下鍵域の
鍵Ｆ＃３〜C2のキーデータKDのみがアンド回路
１６７で選択され、下鍵域キーデータKLとして
出力される。 シングルフインガーモードのときはアンド回路
１６７は動作せず、下鍵域Ｆ＃３〜C2のキーデ
ータKDが直接的に下鍵域キーデータKLとはなら
ない。その代わりに、SF和音キーデータ形成回
路４３（第１図）からシングルフインガーモード
のために自動的に形成された和音構成音のキーデ
ータSFKLが発生され、このキーデータSFKLが
オア回路１６９に入力され、下鍵域キーデータ
KLとして出力される。 発音割当て制御部１９では、ウインドウ回路２
１で振分けられた上鍵域キーデータKUあるいは
下鍵域キーデータKLにもとづき、KUに対応する
音は上鍵域用の発音チヤンネルに、KLに対応す
る音は下鍵域用の発音チヤンネルに、夫々割当て
る。モードが変化すれば、上鍵域チヤンネルと下
鍵域チヤンネルの態様が変化するのは既に述べた
通りである。すなわち、タイミング信号発生回路
２０（第２図）におけるチヤンネルタイミング信
号UchT，LchT，PchT，AchTの発生態様が変
化する（第６図参照）。これらのチヤンネルタイ
ミング信号UchT，LchT，PchT，AchTが第１
０図の発音割当て制御部１９に供給され、割当て
動作を制御する。 発音割当て制御部１９において、上鍵域キーデ
ータKUはアンド回路１７０に加えられ、下鍵域
キーデータKLはアンド回路１７１に加えられ
る。アンド回路１７０〜１７３は、キーデータ
（KU，KL，KP，KA）に対応する音をいずれか
のチヤンネルに新たに割当てるべき条件が成立し
たか否かを判定するものである。割当て条件が成
立したとき、割当てるべきチヤンネルのタイミン
グに対応して、アンド回路１７０〜１７３からオ
ア回路１７４を介してロード信号LDが発生され
る。このロード信号LDはキーコードメモリ２４
（第９図）に与えられると共に、オア回路１７
５，１７６を介してカレントキーオンメモリ１７
７及びキーオンメモリ１７８に記憶される。 両キーオンメモリ１７７，１７８はそれぞれ11
ステージ／１ビツトのシフトレジスタから成り、
システムクロツクパルスφによつてシスト制御さ
れる。或るチヤンネルタイミングでシフトレジス
タ（キーオンメモリ）１７７，１７８に取り込ま
れた信号“１”（ロード信号LD）は11ビツトタイ
ム後に（すなわち同じチヤンネルタイミングに）
該シフトレジスタ（キーオンメモリ）１７７，１
７８の最終ステージから出力される。シフトレジ
スタ（カレントキーオンメモリ）１７７の出力は
アンド回路１７９及びオア回路１７５を介して自
己保持される。シフトレジスタ（キーオンメモ
リ）１７８の出力はアンド回路１８０あるいは１
８１及びオア回路１７６を介して自己保持され
る。 キーオンメモリ１７７及び１７８は、キーコー
ドメモリ２４（第９図）において各チヤンネルに
対応して記憶されているキーコードＮ１〜Ｂ３が
押圧中の鍵に関するものであるかあるいは離鍵さ
れたものであるかを、すなわち各チヤンネルに割
当てられた鍵が押鍵中であるか離鍵されたかを、
各チヤンネルタイミングに対応して時分割的に記
憶するためのものである。押鍵中の場合は、ロー
ド信号LDにもとづいて記憶した“１”が保持さ
れており、出力は“１”である。離鍵されると、
自己保持用アンド回路１７９あるいは１８０，１
８１が不動作となつて記憶がクリアされ、出力は
“０”となる。カレントキーオンメモリ１７７
は、実際の鍵のオン・オフに対応するキーオン信
号KON′を記憶するもので、離鍵されるとその鍵
が割当てられていたチヤンネルのキーオン信号
KON′が直ちにクリアされる。この実際の鍵のオ
ン・オフを示すキーオン信号KON′はトランケー
ト回路２２（第１図）に供給される。尚、このカ
レントキーオンメモリ１７７はベース音及びアル
ペジヨ音及びシングルフインガーモードのときの
下鍵域音（和音構成音）には適用されない。キー
オンメモリ１７８はメモリモードを考慮したキー
オン信号KO１を記憶するもので、メモリモード
のときは下鍵域の鍵が離鍵されても直ちにキーオ
ン信号KO１はクリアされず、所定のクリア条件
が成立するまで記憶し続ける。このキーオンメモ
リ１７８から出力されるキーオン信号KO１は楽
音の発音を制御する信号として利用される。 ノーマルモードの場合の発音割当て処理 ノーマルモードの場合は、前述のように、すべ
ての鍵C7〜C2に関するキーデータKDがウインド
ウ回路２１で上鍵域キーデータKUとして振分け
られる。また、タイミング信号発生回路２０（第
２図）からは、第６図に示すように、使用しない
チヤンネルタイミング「１」を除くすべてのチヤ
ンネルタイミング「２」〜「11」に対応して上鍵
域チヤンネルタイミング信号UchTが発生され、
他のチヤンネルタイミング信号LchT，PchT，
AchTは全く発生されない。尚、信号UchTがす
べてのチヤンネルタイミング「２」〜「11」に対
応して発生するのは10チヤンネルモード（10／７
が“０”）のときであり、７チヤンネルモード
（10／７が“１”）のときは前記第２表に示すよう
に異なるが、以下では10チヤンネルモードである
ものとして説明する。 例えば鍵C4の走査タイミングでキーデータKD
が“１”になつたとする。このときライン１２を
介してキーコードメモリ２４及び比較回路２５
（第９図）に入力されるキーコードＢ３，Ｂ２，
Ｂ１，Ｎ４，Ｎ３，Ｎ２，Ｎ１の値は鍵C4を示
す“0110000”（第４表、第５表参照）となつてい
る。第１０図においては、この鍵C4のキーデー
タKDに対応して上鍵域キーデータKUが１キー
時間の間“１”となり、この上鍵域キーデータ
KUが入力されているアンド回路１７０において
割当て条件が成立するかが判定される。アンド回
路１７０の他の入力には上鍵域チヤンネルタイミ
ング信号UchT（第６図）と、タイミング信号発
生回路２０のフリツプフロツプ６１（第２図）か
ら発生される後半期間信号H2（第３図の６１−
Ｑ）と、トランケース回路２２（第１図）から発
生されるトランケートチヤンネル信号TRUNと、
ノア回路１８２から出力される未登録信号
と、キーオンメモリ１７８から出力されるキーオ
ン信号KO１をインバータ１８３で反転した信号
が入力される。トランケートチヤンネル信号
TRUNは、既に離鍵されている上鍵域チヤンネル
のうち最も古く離鍵されたチヤンネルのタイミン
グに対応して“１”となる信号で、新たに割当て
る鍵はこのチヤンネルに割当てるべきであること
を示している。このトランケートチヤンネル信号
TRUNの発生の詳細は後述する。 未登録信号は、今割当てようとするキー
データKD（KU）に対応するキーコードＮ１〜
Ｂ３と同じキーコードが既にいずれかのチヤンネ
ルに割当てられているとき、“０”、未だどのチヤ
ンネルにも割当てられていないとき“１”であ
る。すなわち、今割当てようとするキーデータ
KD（KU）に対応するキーコードＮ１〜Ｂ３と
同じキーコードが既にいずれかのチヤンネルに割
当てられている場合は、そのキーコードＮ１〜Ｂ
３が走査キー表示ライン１２に供給されている１
キー時間の前半11ビツトタイムにおけるいずれか
のチヤンネルタイミングに対応して比較回路２５
（第９図）から一致信号EQが発生される。この一
致信号EQは第１０図のアンド回路１８３に加わ
る。アンド回路１８３の他の入力にはアンド回路
１８４、オア回路１８５を介してカレントキーオ
ンメモリ１７７からのカレントキーオン信号
KON′が加わる。アンド回路１８４の他の入力に
はオア回路１８７の出力をインバータ１８６で反
転した信号が加えられており、上鍵域割当ての場
合はオア回路１８７の出力が“０”で、アンド回
路１８４が動作可能となつている。従つて、一致
信号EQが発生したチヤンネルに割当てられた鍵
が現在実際に押圧されている（KON′が“１”）
ことを条件にアンド回路１８３の出力が“１”と
なり、アンド回路１８８及び１８９に入力され
る。 アンド回路１８８には上鍵域チヤンネルタイミ
ング信号UchTが加わり、アンド回路１８９には
下鍵域チヤンネルタイミング信号LchTが加わ
る。従つて、一致信号EQが上鍵域チヤンネルに
対応して発生された場合はアンド回路１８８から
オア回路１９０を介して遅延フリツプフロツプ１
９１に“１”が記憶される。また、一致信号EQ
が下鍵域チヤンネルに対応して発生された場合は
（但し、これはノーマルモードの場合は起り得な
いが）、アンド回路１８９からオア回路１９２を
介して遅延フリツプフロツプ１９３に“１”が記
憶される。遅延フリツプフロツプ１９１，１９３
の記憶はアンド回路１９４，１９５を介して夫々
自己保持される。遅延フリツプフロツプ１９１，
１９３の出力がノア回路１８２に入力される。 従つて、今割当てようとするキーデータKD
（KU）が既にいずれかの上鍵域チヤンネルに割
当てられていてそれが現在も押鍵中（KON′が
“１”）である場合は、１キー時間の後半11ビツト
タイムにおいて遅延フリツプフロツプ１９１の出
力が持続して“１”となり、ノア回路１８２から
出力される未登録信号は“０”となる。逆
に、今割当てようとするキーデータKD（KU）
がまだどのチヤンネルにも割当てられていない場
合は、１キー時間の後半の11ビツトタイムにおい
て遅延フリツプフロツプ１９１，１９３の出力が
“０”であり、未登録信号は“１”となる。
タイミング信号発生回路２０（第２図）から発生
される信号Ｓ１（第３図）がインバータ２０８で
反転されてアンド回路１９４及び１９５に加わ
り、１キー時間の始めのチヤンネルタイミング
「１」において遅延フリツプフロツプ１９１，１
９３の記憶をクリアする。 アンド回路１７０に後半期間信号H2が入力さ
れている理由は、正しい未登録信号が得ら
れる１キー時間の後半期間において割当てを行う
ためである。また、キーオン信号KO１をインバ
ータ１８３で反転した信号をアンド回路１７０に
入力した理由は空白チヤンネル（KO１が
“０”）に対して新たな割当てを行うためである。
また、未登録信号をアンド回路１７０に入
力した理由は、既に割当て済みの押鍵音を別のチ
ヤンネルに二重に割当てることがないようにする
ためである。 アンド回路１７０の全入力信号が“１”のと
き、新たな割当てを行う条件が成立し、１キー時
間の後半のトランケートチヤンネル信号TRUNに
よつて指定される上鍵域チヤンネル（UchT）の
いずれか１つのチヤンネルタイミングに対応して
１発のロード信号LDが該アンド回路１７０から
オア回路１７４を介して発生される。このロード
信号LDが発生した１つのチヤンネルタイミング
に対応してライン１２のキーコードＮ１〜Ｂ３が
キーコードメモリ２４（第９図）に取り込まれ
る。こうして、或るチヤンネル（ロード信号LD
が発生したチヤンネル）に新たに割当てられるべ
き鍵（例えばC4）を時分割タイムスロツトによ
つて示しているキーデータKDがキーコードＮ１
〜Ｂ３（例えばC4を示す値）に変換されてキー
コードメモリ２４に記憶される。また、ロード信
号LDが発生したチヤンネルタイミングに対応し
てカレントキーオンメモリ１７７及びキーオンメ
モリ１７８（第１０図）にカレントキーオン信号
KON′及びキーオン信号KO１が記憶される。 ロード信号LDにもとづいて成るチヤンネルに
対応してキーコードメモリ２４（第９図）に記憶
されたキーコードＮ１〜Ｂ３は、次にそのチヤン
ネルに別のキーコードを割当てるときがくるまで
消去されない。カレントキーオンメモリ１７７及
びキーオンメモリ１７８に記憶したキーオン信号
KON′，KO１は次のようにして消去される。 第１０図のアンド回路１９６には第９図の比較
回路２５から出力される一致信号EQとカレント
キーオンメモリ１７７の出力KON′とインバータ
１９７の出力が加えられる。キーデータKDがオ
ア回路１９８及びアンド回路１９９を介してイン
バータ１９７に加わる。アンド回路１９６の出力
はノア回路２００で反転されて、カレントキーオ
ンメモリ１７７の記憶保持用のアンド回路１７９
に入力される。オア回路１９８の他の入力にはオ
ア回路２０１の出力が加えられるが、このオア回
路２０１の出力はキー走査タイミングのときは
“０”であり、キーデータKDに影響を及ぼさな
い。また、アンド回路１９９の他の入力にはナン
ド回路２０２の出力が加わる。ナンド回路２０２
にはシングルフインガーモード信号SFと下鍵域
走査タイミング信号LKが加えられており、シン
グルフインガーモード（SFが“１”）で下鍵域の
キーデータKDが発生しているとき（LKが
“１”）に“０”を出力してアンド回路１９９を不
動作にする。これはシングルフインガーモードの
ときは下鍵域のキーデータKDを発音割当て処理
に直接的に利用していないため、この下鍵域のキ
ーデータKDをアンド回路１９９で阻止するため
である。 上鍵域のキーデータKDはオア回路１９８及び
アンド回路１９９をそのまま通過してインバータ
１９７に至る。従つて、上鍵域の鍵が離鍵された
ときはその鍵に対応するキーデータKDは“０”
となり、インバータ１９７の出力は“１”とな
る。そのとき、この離鍵されたキーデータKDに
対応するキーコードＮ１〜Ｂ３が第９図の比較回
路２５の一方入力(A)に加えられており、この離鍵
されたキーコードＮ１〜Ｂ３がいずれかのチヤン
ネルに割当てられていればそのチヤンネルに対応
して一致信号EQが発生する。更に、そのチヤン
ネル（一致信号EQが発生したチヤンネル）に割
当てられた鍵が直前まで押圧されていた場合はカ
レントキーオンメモリ１７７の出力KON′が
“１”である。従つて、今まで押圧されていた鍵
が離鍵されたばかりのときにアンド回路１９６の
条件が成立し、その鍵が割当てられているチヤン
ネルタイミングに対応して該アンド回路１９６の
出力が“１”となる（ニユーキーオフパルス
NOFF）。このアンド回路１９６の出力“１”が
ノア回路２００で反転されて、“０”がアンド回
路１７９に加わり、今離鍵されたばかりの鍵が割
当てられているチヤンネルのカレントキーオン信
号KON′をクリアする。こうして、カレントキー
オン信号KON′は実際のキーオン、キーオフに対
応して“１”または“０”となる。 尚、ノア回路２００の他の入力にはタイミング
信号発生回路２０（第２図）から発生されるオフ
チヤンネルタイミング信号OFchTとイニシヤル
クリア信号ICが加えられる。従つて、オフチヤ
ンネルタイミング信号OFchT（第６図参照）が
発生したチヤンネルでは強制的にカレントキーオ
ン信号KON′がクリアされ、実際には離鍵されて
いなくても離鍵されたものとして処理される。 尚、オア回路２０１にはアンド回路２０３の出
力とキー走査回路１１のオア回路１４９（第７
図）から供給される信号BT14.15（第８図参照）
が入力される。アンド回路２０３にはキー走査回
路１１のオア回路１４８（第７図）から供給され
る信号BT12.13（第８図参照）とモード選択回路
１３のラツチ回路１４−３（第４図）から発生さ
れるフインガードコードモード信号FCが入力さ
れる。後述のアルペジヨ音キーデータ形成回路４
４（第１図）における処理（第８図を参照して概
略説明した「ARP同音処理」と「ARP処理」）の
ときに、オクターブコード変換回路２７（第９
図）でオクターブコード変換して割当て済みキー
コードの実際のオクターブコードとは無関係に一
致信号EQが発生するようにし、この一致信号EQ
をアルペジヨ処理に利用するようにしている。こ
のとき発生される一致信号EQにもとづいてカレ
ントキーオンメモリ１７７がクリアされないよう
にするために、上記アルペジヨ処理中はアンド回
路２０３及びオア回路２０１から“１”を発生
し、オア回路１９８を介して擬似的にキーデータ
KDを“１”にするようにしている。 カレントキーオンメモリ１７７の出力KON′は
インバータ２０４で反転され、アンド回路２０５
に加えられる。アンド回路２０５の他の入力には
上鍵域チヤンネルタイミング信号UchTが加わ
り、その出力はノア回路２０６で反転されてキー
オンメモリ１７８の自己保持用アンド回路１８０
に加わる。アンド回路１８０の残りの入力にはオ
ア回路２０７を介して上鍵域チヤンネルタイミン
グ信号UchTが加わる。鍵が離鍵されるとその鍵
が割当てられているチヤンネルのカレントキーオ
ン信号KON′が“０”になり、インバータ２０４
の出力が“１”となる。その鍵が上鍵域の鍵であ
れば、アンド回路２０５の出力が“１”となり、
ノア回路２０６の出力が“０”となつてアンド回
路１８０が不動作となる。従つて、上鍵域の場合
は、カレントキーオンメモリ１７７に記憶するカ
レントキーオン信号KON′が“０”になると直ち
にキーオンメモリ１７８もクリアされる。従つ
て、上鍵域のキーオン信号KO１は実際の押鍵、
離鍵に対応して“１”または“０”になる。 尚、アンド回路１８０にはオア回路２０７を介
して上鍵域チヤンネルタイミング信号UchTと下
鍵域チヤンネルタイミング信号LchTが加えられ
ており、上鍵域あるいは下鍵域のキーオン信号
KO１をクリアするためのもので、上鍵域及び下
鍵域のチヤンネル以外のタイミングではこのアン
ド回路１８０は常に動作不能となる。もう１つの
自己保持用アンド回路１８１はベース音チヤンネ
ル（信号PchTのチヤンネル）及びアルペジヨ音
チヤンネル（信号AchTのチヤンネル）のキーオ
ン信号KO１をクリアするためのものであり、上
鍵域及び下鍵域チヤンネルタイミングでは常に不
動作となつている。 尚、ノア回路２０６の他の入力にはオフチヤン
ネルタイミング信号OFchTが加えられており、
この信号OFchTが発生したチヤンネルタイミン
グではノア回路２０６の出力が“０”となり、実
際には離鍵されていなくてもキーオン信号KO１
が強制的にクリアされる。 フインガードコードモードの場合の発音割当て フインガードコードモードの場合は、フインガ
ードコードモード信号FC及び自動ベースコード
モード信号ABCが“１”となる。前述のよう
に、ウインドウ回路２１では、鍵C7〜G3のキー
データKDを上鍵域キーデータKUとして出力
し、鍵Ｆ＃３〜C2のキーデータKDを下鍵域キー
データKLとして出力する。また、タイミング信
号発生回路２０（第２図）からは、第６図の
ABCの欄に示すように所定のチヤンネルに対応
してチヤンネルタイミング信号UchT，LchT，
PchT，AchTが夫々発生する。 上鍵域キーデータKUにもとづく発音割当て処
理動作は、前述のノーマルモードのときと同じで
ある。ただ異なる点は、ノーマルモードのときは
全鍵のキーデータKDが上鍵域キーデータKUと
なるのに対して、自動ベースコードモード（フイ
ンガードコードモード及びシングルフインガーモ
ード）のときは一部の鍵C7〜G3のキーデータKD
が上鍵域キーデータKUとなる点と、ノーマルモ
ードのときは全発音チヤンネルに対応して上鍵域
チヤンネルタイミング信号UchTが発生されるの
に対して、自動ベースコードモードのときは一部
の発音チヤンネルに対応して上鍵域チヤンネルタ
イミング信号UchTが発生される点だけである。 第１０図の発音割当て制御部１９において、下
鍵域キーデータKLはアンド回路１７１に入力さ
れる。下鍵域（Ｆ＃３〜C2）の鍵が押圧される
とその鍵の走査タイミングにおいて１キー時間の
間キーデータKLが“１”となる。アンド回路１
７１の他の入力には下鍵域チヤンネルタイミング
信号LchTと、後半期間信号H2と、トランケート
チヤンネル信号TRUNと、未登録信号と、
キーオン信号KO１をインバータ１８３で反転し
た信号が入力される。トランケートチヤンネル信
号TRUNは、下鍵域キーデータKLが発生してい
るときは下鍵域チヤンネルのうち最も古く離鍵さ
れたチヤンネルのタイミングに対応して“１”と
なる。 今発生している下鍵域キーデータKLに対応す
るキーコードＮ１〜Ｂ３が既にいずれかの下鍵域
チヤンネルに割当てられている場合は、その下鍵
域チヤンネルタイミングに対応して比較回路２５
（第９図）から一致信号EQが発生し、第１０図の
アンド回路１８３に入力される。このアンド回路
１８３の出力“１”は下鍵域チヤンネルタイミン
グ信号LchTによつて動作可能となつているアン
ド回路１８９を介して遅延フリツプフロツプ１９
３に記憶される。従つて、今発生している下鍵域
キーデータKLに対応する鍵が既に割当てられて
いれば１キー時間の後半の11ビツトタイムにおい
て遅延フリツプフロツプ１９３の出力が持続的に
“１”となる。この遅延フリツプフロツプ１９３
の出力は信号LKOEXTとして他の回路に供給さ
れると共にノア回路１８２で反転され、未登録信
号としてアンド回路１７１に入力される。 アンド回路１７１の条件が成立したときロード
信号LDが発生され、今発生しているキーデータ
KD（KL）に対応するキーコードＮ１〜Ｂ３がキ
ーコードメモリ２４（第９図）に記憶され、同時
にカレントキーオンメモリ１７７及びキーオンメ
モリ１７８にカレントキーオン信号KON′とキー
オン信号KO１が記憶される。こうして、フイン
ガードコードモードにおいては、下鍵域で押圧さ
れている鍵が下鍵域チヤンネルに発音割当てさ
れ、下鍵域押圧鍵（通常は複数）が伴奏和音とし
て発音される。 フインガードコードモードにおける下鍵域のカ
レントキーオン信号KON′の消去は、前述の上鍵
域のカレントキーオン信号KON′の消去と同様
に、アンド回路１９６の条件が成立したとき（す
なわち今まで押されていた鍵が新たに離鍵された
とき）になされる。キーオンメモリ１７８におけ
る下鍵域のキーオン信号KO１の消去は次のよう
にして行われる。 モード切換制御回路１５（第４図）から出力さ
れたメモリモード信号Ｍがインバータ２０９で反
転されてアンド回路２１０に入力される。アンド
回路２１０の他の入力にはフインガードコードモ
ード信号FCとカレントキーオン信号KON′をイン
バータ２０４で反転した信号が加わる。従つて、
フインガードコードモードにおいて（FCが
“１”）、メモリモードでない場合（Ｍが“０”）
は、下鍵域の鍵が実際に離鍵されると（KON′が
“０”）、アンド回路２１０の条件が成立する。ア
ンド回路２１０の出力“１”はオア回路２１１を
介してアンド回路２１２に加わる。アンド回路２
１２の他の入力には下鍵域チヤンネルタイミング
信号LchTが加わつており、“０”となつたカレン
トキーオン信号KON′が下鍵域チヤンネルに割当
てられたものである（アンド回路２１０の出力
“１”が信号LchTのタイミングで発生する）こと
を条件に、オア回路２１１の出力（アンド回路２
１０の出力“１”）を通過し、ノア回路２０６に
加える。結局、アンド回路２１０の出力“１”は
ノア回路２０６で反転され、キーオンメモリ１７
８の自己保持用のアンド回路１８０を不動作に
し、キーオン信号KO１をクリアする。従つて、
フインガードコードモードにおいてメモリモード
でない場合は、下鍵域の鍵が実際に離鍵されたと
きに、その鍵が割当てられているチヤンネルのキ
ーオン信号KO１がクリアされる。 メモリモードである場合（Ｍが“１”）は、イ
ンバータ２０９の出力が“０”であり、アンド回
路２１０は不動作となる。従つて、下鍵域の鍵が
実際に離鍵されて、カレントキーオン信号
KON′が“０”になつても、キーオン信号KO１
はクリアされない。従つて、メモリモードの場合
は、実際の離鍵後も“１”を持続するキーオン信
号KO１にもとづいて、下鍵域鍵の離鍵後もその
鍵の発音が続けられる。 メモリモードのときにキーオン信号KO１をク
リアするのはアンド回路２１３の働きによる。ア
ンド回路２１３には、カレントキーオン信号
KON′をインバータ２０４で反転した信号、ウイ
ンドウ回路２１のオア回路１６９から出力される
下鍵域のキーデータKL、一致信号EQを記憶した
遅延フリツプフロツプ１９３の出力LKOEXTを
インバータ２１４で反転した信号、及び後半期間
信号H2が入力される。アンド回路２１３の出力
はオア回路２１１を介してアンド回路２１２に加
わる。下鍵域で新たに鍵が押圧されると、その鍵
の走査タイミングにおいてキーデータKLは
“１”となる。この鍵は、今まで押されていなか
つた（すなわち割当てられていなかつた）ので一
致信号EQは発生せず、１キー時間の後半期間に
おいて遅延フリツプフロツプ１９３の出力
LKOEXTは“０”となり、インバータ２４１の
出力が“１”となる。従つて、後半期間信号H2
（第３図参照）が発生するときにアンド回路２１
３に加わるインバータ２１４の出力とキーデータ
KLが共に“１”であれば、下鍵域で新たに鍵が
押圧されたことを示している。下鍵域で新たに鍵
が押圧されたとき、実際に離鍵されているチヤン
ネルタイミング（KON′が“０”で、インバータ
２０４の出力が“１”）に対応して後半の11ビツ
トタイムの間にアンド回路２１３から“１”が出
力される。このアンド回路２１３の出力がオア回
路２１１を介して入力されるアンド回路２１２に
おいては、下鍵域チヤンネルタイミング（LchT
が“１”）で発生するアンド回路２１３の出力
“１”を選択し、ノア回路２０６に加える。この
ノア回路２０６の出力“０”によつてアンド回路
１８０が不動作となり、実際の離鍵後も“１”に
保持されていた下鍵域のキーオン信号KO１が
“０”にクリアされる。すなわち、メモリモード
においては下鍵域の鍵の離鍵後もそのキーオン信
号KO１が記憶保持されるが、その後下鍵域で何
らかの鍵が新たに押圧されるとそれまで保持して
いた実際には離鍵されている鍵のキーオン信号
KO１をすべてクリアする。勿論、一方では、新
たに押圧された鍵に関してロード信号LDが発生
され、カレントキーオン信号KON′及びキーオン
信号KO１が新たに記憶されるのは既に述べた通
りである。 尚、下鍵域チヤンネルタイミングに関して発生
した一致信号EQを遅延フリツプフロツプ１９３
に記憶させるために該一致信号EQを選択するア
ンド回路１８３の他の入力には、フインガードコ
ードモードの場合はアンド回路１８４の出力がオ
ア回路１８５を介して加えられる。アンド回路１
８４にはカレントキーオン信号KON′とインバー
タ１８６の出力が加えられる。フインガードコー
ドモードにおける下鍵域走査タイミング（第８図
のLK参照）においてはオア回路１８７に加わる
シングルフインガーモード信号SF及び信号
BT12.13及びBT14.15（第８図）は“０”であ
り、上記インバータ１８６の出力が“１”とな
る。これにより、カレントキーオン信号KON′が
アンド回路１８４を経由してアンド回路１８３に
加わり、一致信号EQが発生した下鍵域チヤンネ
ルに割当てられている鍵が実際に押圧中のときだ
け、遅延フリツプフロツプ１９３に“１”が記憶
される。 上記のように、フインガードコードモードの場
合に、下鍵域チヤンネルに関する一致信号EQを
記憶する条件としてキーオン信号KO１ではなく
カレントキーオン信号KON′を用いるようにした
理由は、遅延フリツプフロツプ１９３の出力
LKOEXTをインバータ２１４で反転した信号を
利用してメモリモードのときのキーオン信号KO
１のクリアを行うようにしているためである。メ
モリモードのときは離鍵後もキーオン信号KO１
が“１”となるため、もしこのキーオン信号KO
１を使つて一致信号EQを遅延フリツプフロツプ
１９３に記憶した場合は、一旦離鍵した後に同じ
鍵を再押圧した場合に信号LKOEXTが“１”と
なり、アンド回路２１３において新たな押鍵が検
出できなくなり、メモリ１７８がクリアできなく
なる。そのためフインガードコードモードの場合
はカレントキーオン信号KON′を利用して一致信
号EQを遅延フリツプフロツプ１９３に記憶する
ようにしているのである。 トランケート回路２２の詳細 第１図におけるトランケート回路２２の詳細例
を第１１図に示す。第１１図において、４ビツト
の加算器２１６と４個の11ステージ／１ビツトの
シフトレジスタ２１７〜２２０とはカウンタを構
成しており、離鍵された各チヤンネル毎に、その
後に離鍵された鍵の数を時分割的に計数する。シ
フトレジスタ２１７〜２２０はシステムクロツク
パルスφによつてシフト制御されるもので、その
最終ステージから各チヤンネルタイミングに対応
して時分割的に出力される各チヤンネル毎の計数
値が加算器２１６の入力（A1〜A4）に戻され
る。加算器２１６はアンド回路２２１からキヤリ
イ入力（Ci）に加わる信号を加算し、その出力
（S1〜S4）をアンド回路２２２〜２２５を介して
シフトレジスタ２１７〜２２０に入力する。アン
ド回路２２２〜２２５の他の入力にはノア回路２
２６の出力が加わる。ノア回路２２６には、第１
０図に示す発音割当て制御部１９のカレントキー
オンメモリ１７７から時分割的に出力される各チ
ヤンネルのカレントキーオン信号KON′が加えら
れる。従つて、カレントキーオン信号KON′が
“０”の（すなわち現実に離鍵されている）チヤ
ンネルタイミングにおいてアンド回路２２２〜２
２５が動作可能となり、計数が可能となる。押鍵
中のチヤンネルタイミングでは信号KON′が
“１”で、ノア回路２２６の出力が“０”となる
ので、アンド回路２２２〜２２５が不動作とな
り、計数値がクリアされる。 尚、イニシヤルクリア信号ICが発生したとき
あるいはオフチヤンネルタイミング信号OFchT
が発生しているチヤンネルタイミングではオア回
路２２７の出力が“１”となり、これがノア回路
２２６で反転されてアンド回路２２２〜２２５を
不動作にする。この場合は計数動作は不可能とな
るが、オア回路２２７の出力“１”がオア回路２
２８を介して最下位ビツトのシフトレジスタ２１
７に入力され、計数値を強制的に“0001”にす
る。 アンド回路２２１にはタイミング信号発生回路
２０（第２図）から供給される後半期間信号H2
と、第１０図の発音割当て制御部１９のオア回路
２２９から供給されるニユーキーオフ信号NKOF
が入力される。このニユーキーオフ信号NKOFは
何らかの鍵が新たに離鍵されたとき発生されるも
のである。 今までいずれかのチヤンネルに割当てられてい
た鍵が新たに離鍵されると、そのチヤンネルタイ
ミングにおいて第１０図のアンド回路１９６から
ニユーキーオフパルスNOFFが発生する。このニ
ユーキーオフパルスNOFFはアンド回路２３０あ
るいは２３１からオア回路２３２あるいは２３３
を介して遅延フリツプフロツプ２３４あるいは２
３５に記憶される。アンド回路２３０の他の入力
には上鍵域チヤンネルタイミング信号UchTが加
えられており、上鍵域チヤンネルに対応して発生
したニユーキーオフパルスNOFFを遅延フリツプ
フロツプ２３４に記憶する。アンド回路２３１の
他の入力には下鍵域チヤンネルタイミング信号
LchTが加えられており、下鍵域チヤンネルに対
応して発生したニユーキーオフパルスNOFFを遅
延フリツプフロツプ２３５に記憶する。遅延フリ
ツプフロツプ２３４，２３５の記憶はアンド回路
２３６，２３７を介して自己保持される。アンド
回路２３６，２３７は信号S1（第３図）をイン
バータ２０８で反転した信号によつて、１キー時
間の最初に不動作となり、遅延フリツプフロツプ
２３４，２３５の記憶をクリアする。 従つて、上鍵域チヤンネルに割当てられていた
鍵が新たに離鍵されると、遅延フリツプフロツプ
２３４の出力が少くとも１キー時間の後半の11ビ
ツトタイムの間持続的に“１”となる。この遅延
フリツプフロツプ２３４の出力はアンド回路２３
８で信号UchTによつて上鍵域チヤンネルのタイ
ミングでのみ選択され、オア回路２２９を経てニ
ユーキーオフ信号NKOFとして出力される。他
方、下鍵域チヤンネルに割当てられていた鍵が新
たに離鍵されると、遅延フリツプフロツプ２３５
の出力が少くとも１キー時間の後半の11ビツトタ
イムの間持続的に“１”となり、この出力“１”
がアンド回路２３９において信号LchTによつて
下鍵域チヤンネルタイミングで選択され、オア回
路２２９を介してニユーキーオフ信号NKOFとし
て出力される。 第１１図のアンド回路２２１においては、ニユ
ーキーオフ信号NKOFが有効な状態となる１キー
時間の後半11ビツトタイムにおいて後半期間信号
H2によつて該信号NKOFを通過させる。上述の
ように、ニユーキーオフ信号NKOFは上鍵域チヤ
ンネルまたは下鍵域チヤンネルのどちらか一方の
チヤンネルグループに対応して発生される。従つ
て、加算器２１６とシフトレジスタ２１７〜２２
０から成るカウンタでは、上鍵域あるいは下鍵域
のチヤンネルグループ別にニユーキーオフ信号
NKOFをカウントする。例えば、新たに離された
鍵が上鍵域チヤンネルに割当てられているもので
あれば、上鍵域チヤンネルのうち既に離鍵されて
いるチヤンネル（KON′が“０”のチヤンネル）
においてニユーキーオフ信号NKOFにもとづいて
夫々１カウントアツプされる。最も古く離鍵され
たチヤンネルの計数値は、その後に離鍵された鍵
の数が最も多くなることから、最も大きい値とな
る。 シフトレジスタ２１７〜２２０から出力される
各チヤンネルの計数値はコンパレータ２４０の一
方入力(A)と最大値メモリ２４１のアンド回路２４
２〜２４５に入力される。最大値メモリ２４１は
最大計数値を記憶する回路であり、その出力がコ
ンパレータ２４０の他方入力(B)に加えられる。最
大値メモリ２４１は、最大計数値を記憶する遅延
フリツプフロツプ２４７〜２５０と、記憶した最
大計数値を自己保持するためのアンド回路２５１
〜２５４と、最大計数値をロードするためのアン
ド回路２４２〜２４５を含んでいる。 １キー時間の最初のチヤンネルタイミングにお
いて信号S1（第３図参照）が“１”になると、
ノア回路２５５の出力が“０”となり、自己保持
用アンド回路２５１〜２５４が動作不能となつ
て、最大値メモリ２４１がクリアされる。従つ
て、初めは最小値“0000”がメモリ２４１から出
力される。シフトレジスタ２１７〜２２０から順
次出力される各チヤンネルの計数値と最大値メモ
リ２４１の出力とがコンパレータ２４０で比較さ
れ、Ａ＞Ｂのとき、すなわちシフトレジスタ２１
７〜２２０から出力される計数値の方がメモリ２
４１の出力よりも大きい場合、アンド回路２５６
に対して“１”が出力される。アンド回路２５６
の他の入力には第１０図のオア回路２５７の出力
UchT・KU＋LchT・KLが加えられる。このオ
ア回路２５７の出力は、上鍵域チヤンネルタイミ
ング信号UchTと上鍵域キーデータKUとを入力
したアンド回路２５８の出力と、下鍵域チヤンネ
ルタイミング信号LchTと下鍵域キーデータKLと
を入力したアンド回路２５９の出力とをオア合成
したもので、割当てようとするキーデータKDが
上鍵域のものである場合（KUが“１”）は信号
UchTのタイミングで“１”となり、割当てよう
とするキーデータKDが下鍵域のものである場合
は（KLが“１”）信号LchTのタイミングで
“１”となる。 例えば、今供給されているキーデータKDが上
鍵域のものであるとすれば、上鍵域チヤンネルタ
イミングでＡ＞Ｂが成立したときだけアンド回路
２５６の出力が“１”となる。アンド回路２５６
の出力“１”によつてアンド回路２４２〜２４５
が動作可能となり、シフトレジスタ２１７〜２２
０の出力を遅延フリツプフロツプ２４７〜２５０
に取り込む。こうして、上鍵域または下鍵域の一
方のチヤンネルグループにおける各チヤンネルの
計数値が順次比較され、より大きい値の計数値が
メモリ２４１に記憶される。従つて、１キー時間
の前半の11ビツトタイムが終了するとすべてのチ
ヤンネルに関する比較が終了し、真の最大計数値
がメモリ２４１に記憶されている。 １キー時間の後半の11ビツトタイムにおいて、
メモリ２４１に記憶している真の最大計数値がど
のチヤンネルのものであるか、すなわち最も古く
離鍵されたのはどのチヤンネルであるかが検出さ
れる。すなわち、１キー時間の後半の11ビツトタ
イムにおいて、メモリ２４１に記憶している真の
最大計数値と各チヤンネルの計数値とがコンパレ
ータ２４０において比較され、最大計数値のチヤ
ンネルタイミングで一致出力（Ａ＝Ｂ）が“１”
となる。この一致出力（Ａ＝Ｂ）はアンド回路２
６０を介してトランケートチヤンネル信号TRUN
として出力される。最大計数値のチヤンネルは１
つとは限らず複数有ることがあり、その場合は一
致出力（Ａ＝Ｂ）が複数のチヤンネルタイミング
で発生する。しかし、トランケートチヤンネル信
号TRUNにもとづいて一旦ロード信号LDが発生
した後はアンド回路２６０において一致出力（Ａ
＝Ｂ）が阻止されるようになつている。 遅延フリツプフロツプ２６１は１キー時間の始
めに信号S1（第３図）を反転した信号“０”が
アンド回路２４６に加えられることによつてクリ
アされ、その出力を反転したインバータ２６２の
出力は当初は“１”となつている。インバータ２
６２の出力はアンド回路２６０に加わる。従つ
て、当初はコンパレータ２４０の一致出力（Ａ＝
Ｂ）がアンド回路２６０を通過し、トランケート
チヤンネル信号TRUNが発生する。このトランケ
ートチヤンネル信号TRUNにもとづいて第１０図
の回路でロード信号LDが発生すると、このロー
ド信号LDは第１１図のアンド回路２６３にも加
わり、オア回路２６４を介して遅延フリツプフロ
ツプ２６１に“１”が記憶される。これによりイ
ンバータ２６２の出力が“０”となり、アンド回
路２６０が動作不能となり、以後は一致出力（Ａ
＝Ｂ）が発生してもトランケートチヤンネル信号
TRUNは発生されない。 尚、アンド回路２６３の他の入力に加わるノア
回路２６５の出力は、上鍵域あるいは下鍵域の鍵
を割当て処理する場合は常に“１”となつてい
る。ノア回路２６５にはアンド回路２６６及び２
６７の出力が加わる。アンド回路２６６には下鍵
域キーオンメモリ３９（第１図）から供給される
下鍵域エニイキーオン信号LKAKOとアルペジヨ
音キーデータ形成回路４４（第１図）から供給さ
れるアルペジヨタイミング信号ATとアルペジヨ
チヤンネルタイミング信号AchTが入力される。
アンド回路２６７には信号LKAKOとベース音キ
ーデータ形成回路４２（第１図）から供給される
ベースタイミング信号BTとベースチヤンネルタ
イミング信号PchTが入力される。このアンド回
路２６６あるいは２６７はアルペジヨ音あるいは
ベース音の発音割当て処理を行うとき条件が成立
し、ノア回路２６５の出力を“０”にして、アン
ド回路２６３でロード信号LDを阻止する。これ
はアルペジヨ音あるいはベース音の発音割当ての
ために第１０図のアンド回路１７２あるいは１７
３からオア回路１７４を介して発生されたロード
信号LDが遅延フリツプフロツプ２６１に記憶さ
れないようにするためである。後述のように、ア
ルペジヨ音あるいはベース音の発音割当て処理に
はトランケートチヤンネル信号TRUNは利用され
ていず、ロード信号LDはトランケートチヤンネ
ル信号TRUNとは無関係に発生される。この信号
TRUNとは無関係なロード信号LDが遅延フリツ
プフロツプ２６１に記憶されると、これに平行し
て行なわれる上鍵域のキーデータ（特に第８図に
示す信号BT0.1のタイミングで発生するもの）の
割当て処理に不都合が生じるため、ノア回路２６
５の出力によつて禁止するようにしているのであ
る。 フインガードコードモードにおける和音検出 第１図における和音検出制御回路３０の詳細例
を第１２図に示す。第１２図において、キー走査
回路１１（第７図）から供給されたキーデータ
KD及び下鍵域走査タイミング信号KL（第８図参
照）がアンド回路２６８に入力される。従つて下
鍵域（Ｆ＃３〜C2）のキーデータKDのみが該ア
ンド回路２６８で選択される。和音検出制御回路
３０ではこのアンド回路２６８から出力される下
鍵域キーデータLKKDにもとづいて和音検出を行
う。下鍵域キーデータLKKDは下鍵域（Ｆ＃３〜
C2）でどの鍵が押圧されているかを、各キー走
査タイムスロツトにおけるパルスの有無によつて
表わしている。 下鍵域キーデータLKKDはアンド回路２６９に
加わると共に、SF根音検出優先回路３２内のオ
ア回路２７０を介して遅延フリツプフロツプ２７
１に記憶される。遅延フリツプフロツプ２７１は
キー走査クロツクパルスφABによつて１キー時間
毎に駆動されるもので、その出力はアンド回路２
７２からオア回路２７０を介して自己保持され
る。アンド回路２７２の他の入力にはキー走査回
路１１のノア回路１４５（第７図）からキヤンセ
ル信号が加えられている。キヤンセル信号
は第８図に示すように、下鍵域走査タイミ
ングが始まる前の12キー時間の間“０”となる信
号であり、この間に遅延フリツプフロツプ２７１
の記憶がクリアされる。オア回路２７０の出力は
下鍵域キーオン信号LKOとして出力される。こ
の下鍵域キーオン信号LKOは、下鍵域で何らか
鍵が押圧されているとき、押圧鍵の中の最高音の
走査タイミング（高音側から走査されているた
め）からその次の走査サイクルにおいて信号
が“０”に立下る直前（第８図に示すG4の
走査タイミング）まで持続的に“１”となる。 遅延フリツプフロツプ２７１の出力はインバー
タ２７３で反転され、アンド回路２７４に加えら
れる。アンド回路２７４の他の入力にはモード選
択回路１３のラツチ回路１４−４（第４図）から
供給されるシングルフインガーモード信号SFが
加えられる。アンド回路２７４の出力はインバー
タ２７５で反転され、アンド回路２６９に加わ
る。フインガードコードモードのときは信号SF
は“０”であるので、アンド回路２７４の出力が
“０”、インバータ２７５の出力が“１”となり、
アンド回路２６９ではアンド回路２６８から与え
られる下鍵域キーデータLKKDを常に通過させ
る。 アンド回路２６９を通過した下鍵域キーデータ
LKKDはオア回路２７６及び２７７を経由して12
ステージ／１ビツトのシフトレジスタから成る下
鍵域キーデータレジスタ３５に入力される。この
レジスタ３５はキー走査クロツクパルスφABによ
つてシフト駆動されるもので、下鍵域キーデータ
LKKDをレジスタ３５内で順送りに移動させる。
レジスタ３５の最終ステージの出力Ｑ１２はアン
ド回路２７８からオア回路２７７を経由して第１
ステージに帰還される。アンド回路２７８の他の
入力にはキー走査回路１１のノア回路２７９（第
７図）から供給される信号5.6とオア回路１４
９（第７図）から供給される信号BT14.15を反転
した信号14.15が入力される。 信号5.6は、第７図のデーコーダ１３５の出
力BT5とBT6の発生タイミング（ブロツクタイミ
ング）のとき（第８図のBT0〜15参照）、すなわ
ち下鍵域走査タイミングが始まる直前の12キー時
間の間、“０”となり、レジスタ３５の全ステー
ジの記憶をクリアする。その後、下鍵域走査タイ
ミングにおいて発生した下鍵域キーデータLKKD
がシフトレジスタ３５に取り込まれる。シフトレ
ジスタ３５は12ステージであるから、ブロツクタ
イミングBT7とBT8（第８図）においてＦ＃３か
らG2までの12音分のキーデータが取込まれ、
夫々のキーデータを12キー時間遅延したデータが
最終ステージＱ１２から出力される。下鍵域走査
タイミングになると信号5.6及び14.15は共
に“１”であるので、取込まれたキーデータ
LKKDはアンド回路２７８を介して自己保持され
る。ブロツクタイミングBT9，BT10になると、
取込まれたＦ＃３〜G2のキーデータが走査順に
従つて高音側から順に（Ｆ＃３，F3，E3…G2の
順に）レジスタ３５の最終ステージＱ１２から出
力され、アンド回路２７８及びオア回路２７７を
介して第１ステージＱ１に戻される。このとき、
同音名の１オクターブ下の鍵Ｆ＃２，F2…C2が
走査され、これらのキーデータLKKDが順次発生
されてオア回路２７７に供給される。従つて、オ
ア回路２７７においては、現在走査されているキ
ーデータLKKDと既に記憶した１オクターブ上の
同音名のキーデータとがオア合成される。従つ
て、オクターブに無関係にどの音名（Ｃ〜Ｃ＃）
の鍵が下鍵域で押圧されているかが下鍵域キーデ
ータレジスタ３５で記憶される。この記憶は信号
BT14.15のタイミングでアンド回路２７８が不動
作となるまで、すなわち下鍵域走査終了後の
BT10〜BT13のタイミング（第８図参照）の間、
保持される。 シフトレジスタ３５の最終ステージＱ１２の出
力は、キーデータLKKDを12キー時間遅延したも
のなので、12の各音名（Ｃ〜Ｃ＃）の走査タイミ
ングに対応している。すなわち、シフトレジスタ
３５の最終ステージＱ１２から出力されるデータ
の音名は、キー走査回路１１（第７図）から発生
されるノートコードＮ１〜Ｎ４によつて示されて
いる。ブロツクタイミングBT10あるいはBT12の
最初の１キー時間がＣのノートタイミングであ
り、ブロツクタイミングBT10及びBT11の12キー
時間あるいはブロツクタイミングBT12とBT13
（更にはBT14とBT15）の12キー時間における各
キー時間が12の音名Ｃ，Ｂ，Ａ＃，…Ｄ，Ｃ＃に
順次対応する。 シフトレジスタ３５には、高音順に発生したキ
ーデータが順次取り込まれるので、第１ステージ
Ｑ１から最終ステージＱ１２までの各ステージに
は低音側から順に各音名のデータが並ぶ。和音検
出にあたつては、シフトレジスタ３５の最終ステ
ージＱ１２から出力されるキーデータ（実質的に
はノートデータ）を１度（根音）と見なして、こ
れに対して所定度数の音程関係にあるキーデータ
が他のステージに存在するかを調べる。そのた
め、シフトレジスタ３５の第１ステージＱ１の出
力を短２度（２b）、Ｑ２を長２度(2)、Ｑ３を短３
度（３b）、Ｑ４を長３度(3)、Ｑ５を完全４度(4)、
Ｑ６を減５度（５b）、Ｑ７を完全５度、Ｑ８を短
６度（６b）、Ｑ９を長６度(6)、Ｑ１０を短７度
（７b）、Ｑ１１を長７度(7)と見なして処理され
る。 ブロツクタイミングBT10及びBT11あるいは
BT12及びBT13（第８図参照）の各キー時間にお
いてシフトレジスタ３５の各ステージＱ１〜Ｑ１
２から出力されるキーデータ（ノートデータ）の
音名の一部を第６表に示す。
【表】
アンド回路２８０は、三和音（メジヤ和音また
はマイナ和音）を検出するためのもので、１度
（根音）に相当するシフトレジスタ３５のステー
ジＱ１２の出力と完全５度に相当するシフトレジ
スタ３５のステージＱ７の出力が入力され、更に
長２度に相当するステージＱ２の出力及び完全４
度に相当するステージＱ５の出力及び長６度に相
当するステージＱ９の出力を夫々反転した信号が
入力される。アンド回路２８１は、七の和音（セ
ブンス和音）を検出するためのもので、１度に相
当するステージＱ１２の出力と短７度に相当する
ステージＱ１０の出力が入力され、更に上述のス
テージＱ２，Ｑ５，Ｑ９の出力を夫々反転した信
号が入力される。また、和音が検出されなかつた
場合に仮根音を決定するためにアンド回路２８２
が設けられており、シフトレジスタ３５のステー
ジＱ１２の出力が入力される。 アンド回路２８０，２８１，２８２には、更に
アンド回路２８３の出力が加えられる。アンド回
路２８３にはフインガードコードモード信号FC
とキー走査回路１１のオア回路１４７（第７図）
から供給される信号BT10〜13（第８図）を遅延
フリツプフロツプ２８４で１キー時間遅延した信
号が加わる。従つてフインガードコードモード
（FCが“１”）のときにブロツクタイミングBT10
（第８図）の２キー時間目のタイミングからBT14
（第８図）の１キー時間目のタイミングまでの間
（信号BT10〜13を１キー時間遅延したときの信号
発生間隔）でのみアンド回路２８０〜２８２が動
作可能となり、和音検出が行なわれる。和音が成
立すると、成立した和音の根音のノートタイミン
グでアンド回路２８０または２８１の条件が成立
し、オア回路２８５を介して“１”（和音成立信
号CH）が出力される。 アンド回路２８０及び２８１による和音検出に
おいて、最初に仮根音となるのは音名Ｂである。
何故なら、遅延フリツプフロツプ２８４の出力に
よつてブロツクタイミングBT10の２キー時間目
から和音検出が可能となるからである。前記第６
表に示すようにブロツクタイミングBT10の２キ
ー時間目にはレジスタ３５のステージＱ１２に音
名Ｂのキーデータが来ている。第６表に示すよう
に、次のキー時間ではＡ＃が仮根音となり、以
後、高音順に（Ａ，Ｇ＃…）仮根音が変化し、信
号BT12（第８図参照）の最初のキー時間で音名
Ｃを仮根音としたときをもつて、12音名（Ｂ〜
Ｃ）の各々を仮根音とする和音成立検出が終了す
る。従つて、オア回路２８５の出力（CH）に
は、Ｂを仮根音とする和音成立検出結果（成立の
とき“１”、不成立のとき“０”）を先頭にして高
音順に和音成立検出結果が現われ、一番最後に
（信号BT12の最初のキー時間で）Ｃを仮根音とす
る和音成立検出結果が現われる。これは、後述す
る根音シフトレジスタ４１では複数の根音データ
RTLDが発生した場合後着優先（低音優先）によ
つて単一の根音データRTLDを選択するようにし
ているので、Ｃを最後にすることによりＣが最優
先されるようにするためである。 オア回路２８５の出力はアンド回路２８６に加
わる。アンド回路２８６の他の入力には、キー走
査回路１１のオア回路１４８（第７図）から発生
されたブロツクタイミング信号BT12.13（第８
図）を遅延フリツプフロツプ２９０で１キー時間
遅延した信号をインバータ２９１で反転した信号
が加えられる。インバータ２９１の出力はブロツ
クタイミングBT12の２キー時間目からブロツク
タイミングBT14の１キー時間目までの12キー時
間（ＢのノートタイミングからＣのノートタイミ
ングまで）の間“０”となる。従つて、ブロツク
タイミングBT10の２キー時間目からブロツクタ
イミングBT12の１キー時間目までに発生した12
音名（Ｂ，Ａ＃…Ｃ）を仮根音とする和音成立信
号CHがアンド回路２８６を通過すると、その次
のキー時間（信号BT12の２キー時間目）から和
音成立信号CHが阻止される。すなわち、第８図
のＺのFCにおいて示したように、ブロツクタイ
ミングBT10の２キー時間目からBT12の１キー時
間目までの12キー時間の間でのみ和音成立検出が
行われる。 ブロツクタイミングBT10の２キー時間目から
BT12の１キー時間目までの間でアンド回路２８
６を通過した和音成立信号CHはアンド回路２８
７に加わると共に、オア回路２８８を介して遅延
フリツプフロツプ２８９に記憶される。遅延フリ
ツプフロツプ２８９の出力はアンド回路２９２か
らオア回路２８８を経由して自己保持される。ア
ンド回路２９２の他の入力には、モード切換制御
回路１５（第４図）から供給されるSF／FCモー
ド切換信号△とナンド回路２９３の出力が加え
られる。信号△は第５図に示すようにモード切
換時に一時的に（4.5ms＋α、すなわち少くとも
１走査サイクル分の時間）“０”となる信号であ
り、通常は“１”である。ナンド回路２９３に
は、キー走査回路１１（第７図）から与えられる
最低鍵C2の走査タイミングを示す信号CLT（第
８図）と、オア回路２７０から出力される下鍵域
キーオン信号LKOをインバータ２９４で反転し
た信号とが入力される。下鍵域で何らかの鍵が押
圧されていれば、信号CLTが発生するタイミン
グではインバータ２９４の出力は必らず“０”
（LKOが“１”）であり、ナンド回路２９３の条
件は成立せず、該ナンド回路２９３の出力は常に
“１”である。従つて、一旦、和音が成立すると
通常は、遅延フリツプフロツプ２８９に“１”が
記憶され続ける。遅延フリツプフロツプ２８９に
おける和音成立記憶がクリアされるのは、下鍵域
のすべての鍵が離鍵されたとき（LKOが“０”
となり、CLT発生時にナンド回路２９３の出力
が“０”となる）、あるいはフインガードコード
モード（FC）からシングルフインガーモード
（SF）に切換えられたとき（△が“０”とな
る）、である。 アンド回路２８７の他の入力にはオア回路２９
５の出力が加えられる。メモリモードでない場合
はメモリモード信号Ｍが“０”であり、インバー
タ２９６からオア回路２９５に“１”が与えら
れ、アンド回路２８６で選択された和音成立信号
CHはアンド回路２８７を常に通過する。このア
ンド回路２８７の出力は、オア回路２９７を介し
て根音データRTLDとして出力されると共に、オ
ア回路２９８を介して遅延フリツプフロツプ２９
９に記憶され、更にマイナ和音メモリ３６のアン
ド回路３００及びセブンス和音メモリ３７のアン
ド回路３０１に入力される。従つて、根音データ
RTLDは、検出された和音の根音の音名のタイミ
ングに対応して（ブロツクタイミングBT10の２
キー時間目のＢのノートタイミングからブロツク
タイミングBT12の１キー時間目のＣのノートタ
イミングまでの12キー時間のいずれかのタイミン
グで）“１”となる。また、アンド回路３００及
び３０１は、根音名のタイミングで動作可能とな
る。 アンド回路３００の他の入力には短３度（３
b）に対応するシフトレジスタ３５のステージＱ
３の出力が加えられ、アンド回路３０１の他の入
力には短７度（７b）に対応するシフトレジスタ
３５のステージＱ１０の出力が加えられる。メジ
ヤ和音が成立している場合は、和音成立タイミン
グにおいてステージＱ３及びＱ１０の出力は共に
“０”（短３度と短７度は存在しない）であり、ア
ンド回路３００，３０１からオア回路３０２，３
０３を介して遅延フリツプフロツプ３０４，３０
５に“０”が取込まれる。マイナ和音が成立して
いる場合は、和音成立タイミングにおいてステー
ジＱ３の出力が“１”（短３度が存在する）であ
り、アンド回路３００からオア回路３０２を介し
て遅延フリツプフロツプ３０４に“１”が取込ま
れる。セブンス和音が成立している場合は和音成
立タイミングにおいてステージＱ１０の出力が
“１”（短７度が存在する）であり、アンド回路３
０１からオア回路３０３を介して遅延フリツプフ
ロツプ３０５に“１”が取込まれる。マイナセブ
ンス和音の場合は遅延フリツプフロツプ３０４，
３０５の両方に“１”が取込まれる。 遅延フリツプフロツプ３０４，３０５に取込ま
れた“０”あるいは“１”はアンド回路３０６，
３０７を介して自己保持される。アンド回路３０
６，３０７にはノア回路３０８の出力が加えられ
る。ノア回路３０８にはアンド回路２８７及び３
０９の出力及び最低鍵走査タイミング信号CLT
が加えられる。要するに、新たな和音種類データ
を取込むときあるいは信号CLTの発生タイミン
グ以外はノア回路３０８の出力は“１”であり、
アンド回路３０６，３０７を動作可能にして遅延
フリツプフロツプ３０４，３０５に取込んだデー
タを自己保持する。従つて、新たな和音種類デー
タを取込んでから次の走査サイクルの信号CLT
の発生時まで該データが一時記憶される。 遅延フリツプフロツプ３０４，３０５の出力は
アンド回路３１０，３１１、オア回路３１２，３
１３を介して遅延フリツプフロツプ３１４，３１
５に取込まれる。遅延フリツプフロツプ３１４，
３１５は遅延フリツプフロツプ３０４，３０５に
一時記憶した和音種類データを持続的に記憶する
ためのものであり、和音が変化したこと（和音が
成立したこと）を条件にデータの取込みを行な
う。和音成立検出時に発生されるアンド回路２８
７の出力“１”がオア回路２９８を介して遅延フ
リツプフロツプ２９９に記憶される。この遅延フ
リツプフロツプ２９９の記憶はアンド回路３１６
を介して保持されるが、走査サイクルパルス
4.5Mを反転した信号によつて走査サイクルの始
め（第８図に示すようにブロツクタイミングBT0
の１キー時間目）にクリアされる。遅延フリツプ
フロツプ２９９に“１”に記憶されると、アンド
回路３１７が動作可能となる。アンド回路３１７
には、遅延フリツプフロツプ２９９の出力と、キ
ー走査回路１１のオア回路１４９（第７図）から
供給される信号BT14.15と、アンド回路１５０
（第７図）から供給されるＣノートタイミング信
号CNTを遅延フリツプフロツプ３１８で１キー
時間遅延した信号が加わる。従つて、信号
BT14.15の発生期間（第８図）における信号CNT
の発生タイミング（第８図）から１キー時間遅れ
たとき、すなわちブロツクタイミングBT14の２
キー時間目に、アンド回路３１７から“１”が出
力される。このアンド回路３１７の出力“１”に
よりアンド回路３１０及び３１１が動作可能とな
り、遅延フリツプフロツプ３０４，３０５のデー
タが遅延フリツプフロツプ３１４，３１５に取込
まれる。 遅延フリツプフロツプ３１４及び３１５の出力
はアンド回路３２０，３２１を介して自己保持さ
れる。アンド回路３２０，３２１にはノア回路３
１９の出力が加わる。アンド回路３１７の出力
“１”によつて新たな和音種類データを取込むと
き（あるいはイニシヤルクリア時）にノア回路３
１９の出力が“０”となり、古い記憶がクリアさ
れる。従つて、遅延フリツプフロツプ３１４，３
１５に一旦記憶されたデータは、和音が変化する
まで持続的に記憶される。遅延フリツプフロツプ
３１４の出力はマイナ和音データminとして出力
され、遅延フリツプフロツプ３１５の出力はセブ
ンス和音データ7thとして出力される。データ
minと7thは、メジヤ和音のとき“０”，“０”、マ
イナ和音のとき“１”，“０”、セブンス和音のと
き“０”，“１”、マイナセブンス和音のとき
“１”，“１”である。 和音が成立しなかつた場合は、和音成立を記憶
する遅延フリツプフロツプ２８９に“１”は記憶
されず、また、アンド回路２８７からは成立した
和音の根音タイミングを示す信号（CH）も発生
されない。遅延フリツプフロツプ２８９の出力は
インバータ３２３で反転され、和音不成立信号
NCHDとしてアンド回路３０９及びオア回路２９
５に入力される。アンド回路３０９の他の入力に
はキー走査回路１１のオア回路１４８（第７図）
から供給される信号BT12.13（第８図）を遅延フ
リツプフロツプ３２４で１キー時間遅延した信号
とアンド回路２８２の出力が入力される。前述の
ように和音成立を検出するのはブロツクタイミン
グBT10の２キー時間目からブロツクタイミング
BT12の１キー時間目までの12キー時間の間（第
８図参照）であるので、その次の12キー時間すな
わち遅延フリツプフロツプ３２４の出力が“１”
となるブロツクタイミングBT12の２キー時間目
からブロツクタイミングBT14の１キー時間目ま
での間には、和音成立検出結果が確実に遅延フリ
ツプフロツプ２８９に記憶されている。 和音が成立した場合は和音不成立信号NCHDは
“０”であり、アンド回路３０９は動作しない。
しかし和音が成立しなかつた場合は和音不成立信
号NCHDは“１”であり、ブロツクタイミング
BT12の２キー時間目（Ｂのノートタイミング）
からBT14の１キー時間目（Ｃのノートタイミン
グ）の間にアンド回路２８２から出力されるＢ〜
Ｃのキーデータ（シフトレジスタ３５のステージ
Ｑ１２の出力）がすべてアンド回路３０９を通過
する。アンド回路３０９の出力はオア回路２９７
を経て根音データRTLDとして出力される。従つ
て和音不成立のときは下鍵域で押圧されているす
べての鍵のノートタイミングで根音データRTLD
が“１”となる。その場合、Ｂを最高音として高
音順に押圧鍵のデータ（“１”）が根音データ
RTLDに現われ、Ｃのデータが一番最後に現われ
る。後述の根音シフトレジスタ４１では根音デー
タRTLDを後着優先（低音優先）で選択するた
め、和音不成立時は下鍵域押圧鍵の最低音が根音
と見なされる。 また、アンド回路３０９の出力はオア回路２９
８を介して遅延フリツプフロツプ２９９に記憶さ
れると共にノア回路３０８に加わる。従つて、和
音不成立時は、ノア回路３０８の出力“０”によ
つて遅延フリツプフロツプ３０４，３０５が共に
クリアされ、メジヤ和音を示す内容“０”，“０”
となる。また、遅延フリツプフロツプ２９９に
“１”が記憶されることにより、前述と同様にし
て、遅延フリツプフロツプ３０４，３０５の出力
“０”，“０”が遅延フリツプフロツプ３１４，３
１５に取込まれ、記憶される。こうして和音不成
立の場合は、データmin、7thが共に“０”とな
り、メジヤ和音を示す。 メモリモードでないときは（Ｍが“０”）、オア
回路２９５の出力が常に“１”となり、和音が成
立する毎に、根音タイミングを示す信号がアンド
回路２８７から出力される。しかし、メモリモー
ドのときは信号Ｍが“１”となり、インバータ２
９６からオア回路２９５に与えられる信号は
“０”となる。オア回路２９５の他の入力には下
鍵域エニイニユーキーオン信号LANKOと和音不
成立信号NCHDが加えられる。従つて、メモリモ
ードの場合は、下鍵域エニイニユーキーオン信号
LANKOあるいは和音不成立信号NCHDが発生し
ているときに成立した和音の根音を示すデータが
アンド回路２８７から出力される。特に、通常
は、信号LANKOが発生したときすなわち下鍵域
で新たに鍵が押されたときに和音が検出される
（和音成立信号CHが通される）。 下鍵域エニイニユーキーオン信号LANKOは、
第１３図に詳細を示す下鍵域ニユーキーオン検出
回路３８から供給される。第１２図のアンド回路
２６８から出力される下鍵域キーデータLKKDが
第１３図に示す下鍵域ニユーキーオン検出回路３
８に供給される。第１３図において、下鍵域キー
データLKKDは、オア回路３２５を介してシフト
レジスタ３２６に加えられると共にアンド回路３
２７に加えられる。シフトレジスタ３２６は19ス
テージ／１ビツトであつて、キー走査クロツクパ
ルスφABによつて駆動される。シフトレジスタ３
２６の出力はアンド回路３２８からオア回路３２
５を介して自己保持されると共に、遅延フリツプ
フロツプ３２９に加わる。遅延フリツプフロツプ
３２９の出力はインバータ３３０で反転された後
アンド回路３２７に加わる。イニシヤルクリア信
号ICあるいは下鍵域走査タイミング信号LKをノ
ア回路３３１で反転した信号がアンド回路３２８
の他の入力に加わる。 シフトレジスタ３２６のステージ数19は下鍵域
（Ｆ＃３〜C2）の鍵の数に対応している。下鍵域
走査タイミングにおいて順次発生した19鍵（Ｆ
＃３〜C2）のキーデータLKKDはオア回路３２
５を介してシフトレジスタ３２６に順次取込まれ
る。このとき信号LKの“１”によつてノア回路
３３１の出力が“０”となりレジスタ３２６の古
い記憶データはクリアされる。下鍵域走査タイミ
ングが終了すると、信号LKが“０”となり、ノ
ア回路３３１の出力“１”によつてアンド回路３
２８が動作可能となり、今レジスタ３２６に取込
んだばかりの下鍵域キーデータが記憶保持され
る。この記憶は次の走査サイクルで信号LKが発
生するときまで保持される。従つて、次の走査サ
イクルで新たなキーデータLKKDが供給されたと
き、シフトレジスタ３２６の最終ステージからは
前回の下鍵域走査結果を示すキーデータが出力さ
れている。 １走査サイクルは16個のブロツクタイミング
（BT0〜BT15）から成り、１ブロツクタイミング
は６キー時間から成るので、１走査サイクルは96
キー時間から成る。従つて前回の走査サイクルで
得たキーデータを96キー時間遅延すれば今回の走
査サイクルにおけるキー走査タイミングと一致す
るのであるが、シフトレジスタ３２６は19ステー
ジであるため５循環させたときの遅延時間は95キ
ー時間であり、96キー時間に１キー時間足りな
い。そのためシフトレジスタ３２６の出力を遅延
フリツプフロツプ３２９に入力して更に１キー時
間遅延してキー走査タイミングに合わせているの
である。 遅延フリツプフロツプ３２９の出力はインバー
タ３３０で反転される。従つて、前回の走査サイ
クルではオフだつた鍵（インバータ３３０の出力
が“１”）が今回の走査ではオン（LKKDが
“１”）となると、すなわち下鍵域で新たに鍵が押
圧されると、アンド回路３２７の出力が“１”と
なる。アンド回路３２７の出力“１”はオア回路
３３２を介して遅延フリツプフロツプ３３３に加
わり、自己保持用アンド回路３３４に加わるキヤ
ンセル信号（第８図）によつて次の走査サ
イクルの下鍵域走査タイミングの直前でクリアさ
れるまで記憶保持される。遅延フリツプフロツプ
３３３に記憶した信号はアンド回路３３４からオ
ア回路３３２を介して下鍵域エニイニユーキーオ
ン信号LANKOとして出力される。この信号
LANKOは、下鍵域で何らかの鍵が新たに押圧さ
れたことが検出されたときその鍵の走査タイミン
グ（ブロツクタイミングBT7〜BT9及びBT10の
１キー時間目のいずれかの走査タイミング）から
次の走査サイクルのブロツクタイミングBT4まで
（が“０”になる直前まで）の間持続して
“１”となる。従つて、下鍵域で何らかの鍵が新
たに押圧されたときは、和音を検出するブロツク
タイミングを含むBT10〜BT15の間では確実に信
号LANKOが“１”となつている。 この下鍵域エニイニユーキーオン信号LANKO
は第１２図の和音検出制御回路３０に供給され、
オア回路２９５を介してアンド回路２８７に加わ
る。従つて、メモリモード（Ｍが“１”）のとき
は下鍵域で新たに鍵が押されたときに発生する和
音成立信号CHを有効な和音検出結果として出力
する。下鍵域で鍵が離されたときに和音が成立し
ても、そのときの和音成立信号CHはアンド回路
２８７で阻止され、無効となる。これはメモリモ
ードでは鍵が実際に離されても押鍵が持続してい
るものとして発音処理されるため、和音検出も難
鍵には応答しないようにしたためである。 ところで、メモリモードの場合に、誤つて余分
の鍵を押圧してしまい、和音が成立しなかつた後
に、直ちに余分の鍵のみを離鍵して和音成立させ
ても、下鍵域エニイニユーキーオン信号LANKO
は発生せず、この信号LANKOによつてアンド回
路２８７を動作可能にすることはできない。上記
のような場合に一部離鍵による和音成立信号CH
を通過させて和音検出可能とするために、和音不
成立信号NCHDがオア回路２９５を介してアンド
回路２８７に加えられるようになつている。すな
わち、まだ和音が成立していない場合は（NCHD
が“１”）、下鍵域エニイニユーキーオン信号
LANKOが発生していなくても、アンド回路２８
７が動作可能となり、和音成立信号CHがアンド
回路２８６，２８７を介して出力される。 第１２図に示す和音検出制御回路３０において
フインガードコードモード（FC）和音検出部３
１（第１図）に相当するのは、今まで説明した部
分すべてである。 次に、第１４図に示す下鍵域キーオンメモリ３
９の詳細について説明する。第１２図のオア回路
２７０から出力された下鍵域キーオン信号LKO
は、第１４図のオア回路３３５に供給され、遅延
フリツプフロツプ３３６に記憶される。遅延フリ
ツプフロツプ３３６の出力はアンド回路３３７あ
るいは３３８からオア回路３３５を介して自己保
持される。オア回路３３５の出力は下鍵域エニイ
キーオン信号LKAKOとして他の回路に供給され
る。 メモリモードのときはアンド回路３３７に加わ
るメモリモード信号Ｍが“１”となり、遅延フリ
ツプフロツプ３３６は常に自己保持状態となる。
従つて、下鍵域で一旦鍵が押圧されて信号LKO
が発生すると、以後は、下鍵域エニイキーオン信
号LKAKOは持続的に“１”となる。 メモリモードでない場合は、アンド回路３３８
の働きによつて信号LKAKOが保持される。アン
ド回路３３８にはノア回路３３９の出力が加わ
る。最低鍵C2の走査タイミングを示す信号CLT
（第８図参照）がノア回路３３９に加えられてお
り、１走査サイクルにおける最低鍵走査タイミン
グ（BT10の１キー時間目）毎にアンド回路３３
８が動作不能となり、自己保持クリア状態とな
る。一方、オア回路３３５に加わる下鍵域キーオ
ン信号LKOは、下鍵域で何らかの鍵が押圧され
ていればその走査タイミングから次の走査サイク
ルのブロツクタイミングBT5の直前まで“１”を
持続するので（第１２図のアンド回路２７２の働
きにより）、アンド回路３３８の自己保持が切れ
るときは信号LKOにより“１”がオア回路３３
５から遅延フリツプフロツプ３３６に加わる。し
かし、下鍵域で何も鍵が押されなくなると、アン
ド回路３３８が不動作となる最低鍵走査タイミン
グで信号LKOは“０”であり、遅延フリツプフ
ロツプ３３６の記憶がクリアされる。従つて、下
鍵域で何らかの鍵が押圧されている限り、下鍵域
エニイキーオン信号LKAKOは持続的に“１”で
あり、下鍵域で何も押鍵されなくなると“０”と
なる。 また、メモリモードでない場合は、オートリズ
ムが止まつたときにも遅延フリツプフロツプ３４
０からの信号“１”により、信号LKAKOの自己
保持がクリアされる。オートリズム装置４５（第
１図）からのリズムラン信号RUNが、インバー
タ３４１で反転されてアンド回路３４２に加わる
と共に、遅延フリツプフロツプ３４３で１キー時
間遅延されてアンド回路３４２に加わる。オート
リズムが止まつたとき、リズムラン信号RUNが
“０”に立下る。このとき、その直前の信号RUN
の状態を示す遅延フリツプフロツプ３４３の出力
が“１”で、“０”になつて信号RUNを反転した
インバータ３４１の出力が“１”であり、アンド
回路３４２から１キー時間のパルス“１”が出力
される。このアンド回路３４２の出力“１”は遅
延フリツプフロツプ３４０で１キー時間遅延され
た後ノア回路３３９に加わり、信号LKAKO号を
クリアする。 ベース音キーデータ形成及び発音割当て 次に、フインガードコードモードの場合におけ
るベース音キーデータの形成及び発音割当てにつ
いて説明する。ベース音キーデータ形成回路４２
を含む自動ベースコード処理回路４０（第１図）
の詳細例は第１５図に示されている。 和音検出制御回路３０のオア回路２９７（第１
２図）から出力された根音データRTLDは第１５
図のオア回路３４４を介して根音シフトレジスタ
４１に入力される。根音シフトレジスタ４１は12
ステージ／１ビツトであり、キー走査クロツクパ
ルスφABによつて駆動される。従つて、オア回路
３４４からシフトレジスタ４１に取込まれた根音
データRTLDは１キー時間毎に順次遅延され（シ
フトされ）、12キー時間遅延されたもの
（RTLD′）が第12ステージＱ１２から出力され
る。シフトレジスタ４１の第１ステージＱ１から
第11ステージＱ１１までの出力をすべて入力した
ノア回路３４５と、このノア回路３４５の出力と
第12ステージＱ１２の出力（RTLD′）とを入力
したアンド回路３４６によつて後着優先（低音優
先）回路が構成されている。 根音データRTLDは、前述のように、Ｂのノー
トタイミングを先頭とし、以下、高音順に最低ノ
ートＣまでの12の時分割化されたノートタイミン
グにおけるパルスの有無によつて根音ノートを示
す時分割多重化されたデータ（キーデータKDと
同様の）である。従つて、根音データRTLDにお
いて、より遅れたタイミングで到来する（後着
の）パルスがより低音の音名を示している。ノア
回路３４５とアンド回路３４６とから成る後着優
先（低音優先）回路によつて最も遅く到来した１
つの根音データRTLDのみを優先選択してシフト
レジスタ４１に記憶することにより、シフトレジ
スタ４１には低音優先選択された単一の根音ノー
トを示すデータが記憶される。 根音データRTLDは初めはすべてシフトレジス
タ４１に入力され、それらを12キー時間遅延した
データRTLD′が第12ステージＱ１２から出力さ
れる。この遅延されたデータRTLD′のノートタ
イミングはデータRTLDのノートタイミング（す
なわちキー走査におけるノートタイミング）と全
く同期している。アンド回路３４６及びノア回路
３４５は遅延された根音データRTLD′を、オア
回路３４４を介してシフトレジスタ４１に再び戻
すかあるいは阻止するかの制御を後着（低音）優
先によつて行う。シフトレジスタ４１の第12ステ
ージＱ１２から出力されるデータRTLD′よりも
遅く到来した（より低音の）根音データ（“１”）
が有れば、ステージＱ１〜Ｑ１１の出力
（RTLD′の音名を除く残りの11音名すべてに対応
している）のいずれかが“１”となつており、ノ
ア回路３４５の出力が“０”となり、データ
RTLD′をアンド回路３４６で阻止する。第12ス
テージＱ１２から出力されるデータRTLD′が最
も後着（低音）であれば、それ以前に現われた
（高音側の）データ“１”はアンド回路３４６で
阻止されているので、ステージＱ１〜Ｑ１１の出
力がすべて“０”となつており、ノア回路３４５
の出力が“１”で、この最低音の根音データ
RTLD′がアンド回路３４６を通過し、オア回路
３４４を介してシフトレジスタ４１に戻される。
シフトレジスタ４１に記憶される根音データが唯
一つになると、以後はその唯一の根音データが循
環して記憶保持される。 こうして、根音データRTLDとして、複数のノ
ートタイミングで“１”が発生すると、その中の
最低音のデータ“１”のみを選択し、シフトレジ
スタ４１に記憶する。勿論、多くの場合がそうで
あるように、根音データRTLDとして初めから単
一のノートタイミングだけで“１”が発生してい
る場合はそのデータ“１”がそのままレジスタ４
１に記憶される。 尚、ノア回路３４５とアンド回路３４６は単純
な低音優先回路ではなく、あくまで後着優先回路
として機能する。この後着優先機能によつて、和
音（根音）が変化した場合に古い根音データ
RTLD′をクリアする。すなわち、新たに根音デ
ータRTLDが到来したときは（たとえそれが優先
判断では最高音とみなされるＢのノートタイミン
グであつても）、この新たな根音データRTLDを
取込んだレジスタ４１の出力Ｑ１〜Ｑ１１によつ
てノア回路３４５の出力が“０”となり、それま
で記憶していた古い根音データRTLD′をクリア
する。 後着優先によつて単一の根音データを選択する
例を和音成立の場合と、和音不成立の場合とに分
けて説明する。 和音成立の場合は、前述の通り、アンド回路２
８６（第１２図）の働きにより、ブロツクタイミ
ングBT10の２キー時間目（Ｂのノートタイミン
グ）からブロツクタイミングBT12の１キー時間
目（Ｃのノートタイミング）までの12キー時間の
間でのみ根音データRTLDが発生する。第１６図
のCHの欄には和音成立（CHが“１”）のときの
根音データRTLDの一例とそれを遅延したデータ
RTLD′が示されている。尚、第１６図のノート
タイミングの欄にはブロツクタイミングBT10か
ら次の走査サイクルのブロツクタイミングBT1ま
での各キー時間に対応する音名が示されている。
第１６図のCHでは、２つの音名Ｃ＃，Ｃに対応
して根音データRTLDが発生する例が示されてい
る。これは、例えば、下鍵域でＣ，Ｃ＃，Ｇ，Ｇ
＃の４鍵が押圧されたときに起る。第１２図のシ
フトレジスタ３５においてステージＱ１２にＣ
＃のデータ“１”が到来したとき、完全５度のス
テージＱ７にＧ＃のデータ“１”が入つており、
ＣとＧのデータ“１”はステージＱ１１とＱ６に
入つている（前記第６表参照）ため、アンド回路
２８０においてＣ＃メジヤ和音が成立したことを
検出され、Ｃ＃のノートタイミングで根音データ
RTLDが発生される。次にシフトレジスタ３５の
ステージＱ１２にＣのデータ“１”が到来したと
き、ステージＱ７にＧ、ステージＱ１にＣ＃，Ｑ
８にＧ＃が入り（第６表参照）、アンド回路２８
０においてＣメジヤ和音が成立したことが検出さ
れる。 Ｃ＃の根音データRTLDを12キー時間遅延した
データRTLD′がブロツクタイミングBT13のノー
トタイミングＣ＃において第１５図のシフトレジ
スタ４１の第12ステージＱ１２から出力されると
き、ブロツクタイミングBT12のノートタイミン
グＣのときに取込んだＣの根音データRTLDを11
キー時間遅延したデータ“１”がステージＱ１１
から出力される。従つて、Ｃ＃の根音データ
RTLD′はそれよりも後着の（低音の）Ｃの根音
データRTLDの存在によつてアンド回路３４６で
阻止される。こうして、単一のＣの根音データの
みがシフトレジスタ４１に記憶され、ブロツクタ
イミングBT14以後は記憶根音データRTLD′はＣ
のノートタイミングでのみ“１”となる。 和音不成立の場合は、前述の通り、アンド回路
３０９（第１２図）の働きによつて、ブロツクタ
イミングBT12の２キー時間目（Ｂのノートタイ
ミング）からBT14の１キー時間目（Ｃのノート
タイミング）までの12キー時間の間でのみ根音デ
ータRTLDが発生される。第１６図のの欄に
は和音不成立（CHが“０”）のときの根音データ
RTLDとしてＢ，Ｄ＃，Ｄのノートタイミングで
“１”が発生する例が示されている。下鍵域で
Ｂ，Ｄ＃，Ｄの３鍵が押圧されている場合は、和
音は成立せず、第１６図のに示すように、押
圧鍵すべてのノートタイミングで根音データ
RTLDが発生する。Ｂの根音データRTLDを12キ
ー時間遅延したデータRTLD′がブロツクタイミ
ングBT14のＢのノートタイミングで発生される
が、シフトレジスタ４１のステージＱ３，Ｑ４か
らＤ及びＤ＃のデータ“１”が出力されるので、
このＢのデータRTLD′はアンド回路３４６で阻
止される。また、Ｄ＃の根音データRTLDを12キ
ー時間遅延したデータRTLD′がブロツクタイミ
ングBT15のＤ＃のノートタイミングで発生され
るが、シフトレジスタ４１のステージＱ１１から
Ｄのデータ“１”が出力されるので、このＤ＃の
データRTLD′もアンド回路３４６で阻止され
る。ブロツクタイミングBT15のノートタイミン
グＤにおいてＤの根音データRTLDを12キー時間
遅延したデータRTLD′が発生されるとき、それ
以前に発生したＢ，Ｄ＃のデータRTLD′はすべ
て阻止されているのでシフトレジスタ４１のステ
ージＱ１〜Ｑ１１の出力はすべて“０”であり、
このＤのノートタイミングのデータRTLD′が記
憶保持される。こうして、和音不成立のときは押
圧鍵の中の最低音が根音として選択される。 根音シフトレジスタ４１の重要な働きは、単一
の根音データ（RTLD′）を１キー時間毎に順次
シフト（遅延）することにより、従音（根音と共
に和音を構成する音、すなわち根音から所定度数
隔つた音）のノートタイミングデータを形成する
ことである。アンド回路３４６からオア回路３４
４を介して入力される根音データRTLD′を、シ
フトレジスタ４１の各ステージＱ１〜Ｑ１２で１
キー時間ずつ遅延することにより、根音のノート
タイミングから順次低音側に移行するノートタイ
ミングにおいて各ステージＱ１〜Ｑ１２から
“１”が出力される。従つて、１キー時間遅延し
たステージＱ１の出力“１”は根音の１半音下の
音すなわち長７度(7)の音のノートタイミングに対
応しており、２キー時間遅延したステージＱ２の
出力“１”は根音の２半音下の音すなわち短７度
（７b）の音のノートタイミングに対応する。以下
同様に、シフトレジスタ４１のステージＱ３，Ｑ
４，Ｑ５，Ｑ６，Ｑ７，Ｑ８，Ｑ９，Ｑ１０，Ｑ
１１の出力“１”は、長６度(6)、短６度（６b）、
完全５度(5)、減５度（５b）、完全４度(4)、長３度
(3)、短３度（３b）、長２度(2)、短２度（２b）の
ノートタイミングに夫々対応する。そして、ステ
ージＱ１２すなわちオア回路３４４の出力“１”
は根音と同じ音名すなわち１度(1)に対応する。 例えば、根音データRTLD′がＣのノートタイ
ミングで発生する場合は、シフトレジスタ４１の
各ステージＱ１〜Ｑ１１の出力が“１”となるタ
イミングは、第１６図に示すように、Ｂ，Ａ＃，
Ａ，Ｇ＃，…Ｃ＃のタイミングである。これらの
音名はＣを１度としたときの長７度(7)、短７度
（７b）…短２度（２b）に相当する。また、根音
データRTLD′がＤのノートタイミングで発生す
る場合は、シフトレジスタ４１の各ステージＱ１
〜Ｑ１１が“１”となるタイミングは第１６図に
示すように、Ｃ＃，Ｃ，Ｂ，Ａ＃…Ｄ＃のタイミ
ングである。これらの音名はＤを１度としたとき
の長７度(7)、短７度（７b）…短２度（２b）に
夫々相当する。 根音シフトレジスタ４１の所定ステージＱ２，
Ｑ３，Ｑ５，Ｑ８，Ｑ９，Ｑ１２（オア回路３４
４）の出力は、ベース音キーデータ形成回路４２
の論理回路３４７に入力される。論理回路３４７
は、オートリズム装置４５（第１図）から供給さ
れるベースパターンデータBassPTにもとづい
て、該ベースパターンデータBassPTによつて示
された音程度数に対応するレジスタ４１のステー
ジ出力を選択して１本の出力ライン３４８に多重
化して出力する。勿論、或るベースパターンデー
タBassPTが発生している間は１つのノートタイ
ミングに対応するデータだけしか出力ライン３４
８に出力されないが、別のベースパターンデータ
BassPTに変わると別のノートタイミングに対応
するデータ“１”が出力ライン３４８に出力され
る。その意味で、ライン３４８に得られるベース
音キーデータKPは、キー走査回路１１（第７
図）から得られるキーデータKDと同質の時分割
多重化データである。 オア回路３４４（シフトレジスタ４１のステー
ジＱ１２）から出力される１度(1)のノートタイミ
ングデータはアンド回路３４９に入力される。シ
フトレジスタ４１のステージＱ２から出力される
短７度（７b）のノートタイミングデータはアン
ド回路３５０に入力される。ステージＱ３から出
力される長６度(6)のノートタイミングデータはア
ンド回路３５１に、ステージＱ５から出力される
完全５度(5)のノートタイミングデータはアンド回
路３５２に、夫々入力される。また、ステージＱ
８，Ｑ９から出力される長３度(3)及び短３度（３
b）のノートタイミングデータはアンド回路３５
５，３５６を経由してアンド回路３５３，３５４
に夫々入力される。 アンド回路３５５，３５６は長３度と短３度の
切換えを行うためのものである。第１２図の遅延
フリツプフロツプ３１４から供給されるマイナ和
音データminが“１”のときアンド回路３５６を
介して短３度（３b）に相当するステージＱ９の
出力を選択してアンド回路３５４に加える。この
ときアンド回路３５５は動作不能となり、長３度
(3)の出力は阻止される。マイナ和音データminが
“０”のときは、アンド回路３５５を介して長３
度(3)に相当するステージＱ８の出力を選択されて
アンド回路３５３に加わり、短３度（３b）に相
当するステージＱ９の出力はアンド回路３５６で
阻止される。従つて、アンド回路３５３及び３５
４には、マイナ和音であるか否かに応じて長３度
(3)あるいは短３度（３b）のノートタイミングデ
ータのどちらか一方しか供給されない。 ベースパターンデータBassPTは、ベース音を
発音すべきタイミングで発生し、３ビツトから成
るコードの内容によつてそのとき発生すべきベー
ス音の音程（根音からの隔り）を示す。アンド回
路３５７〜３６２は、３ビツトにコード化された
データBassPTをデコードするためのものであ
る。８度（１オクターブ上の根音）のベース音を
示すアンド回路３５７の出力と１度のベース音を
示すアンド回路３５８の出力はオア回路３６３を
介してアンド回路３４９に加えられる。短７度の
ベース音を示すアンド回路３５９の出力はアンド
回路３５０に加えられる。長６度のベース音を示
すアンド回路３６０の出力はアンド回路３５１に
加えられる。完全５度のベース音を示すアンド回
路３６１の出力はアンド回路３５２に加わる。３
度のベース音を示すアンド回路３６２の出力はア
ンド回路３５３及び３５４に加わる。前述のよう
に、アンド回路３５３及び３５４には長３度また
は短３度のどちらか一方のノートタイミングデー
タのみが加えられるので、３度を示すアンド回路
３６２の出力によつて長３度または短３度のデー
タどちらか一方だけが選択される。 ベースパターンデータBassPTが発生している
ときに、アンド回路３５７〜３６２のいずれか１
つだけから出力“１”が生じる。従つて、アンド
回路３４９〜３５４においては、ベースパターン
データBassPTによつて示された度数に対応する
シフトレジスタ４１の唯一つのステージからのノ
ートタイミングデータを選択する。アンド回路３
４９〜３５４の出力はオア回路３６４で多重化さ
れた後アンド回路３６５に加えられる。アンド回
路３６５の他の入力には、第１４図に示す下鍵域
キーオンメモリ３９から供給される下鍵域エニイ
キーオン信号LKAKOと、キー走査回路１１のオ
ア回路１４６（第７図）から供給される信号
BT0.1（第８図）が加わる。アンド回路３６５の
出力はベース音キーデータKPとして多重化ライ
ン３４８を介して出力される。 信号BT0.1をアンド回路３６５に入力した理由
は、信号BT0.1が“１”となるブロツクタイミン
グBT0及びBT1の12キー時間の間でのみベース音
キーデータKPを発生させ、この間でベース音の
発音割当て処理を行うようにするためである。下
鍵域エニイキーオン信号LKAKOをアンド回路３
６５に入力した理由は、下鍵域で何らかの鍵が押
圧されているときのみベース音キーデータKPを
発生させて自動ベース音を発生させるためであ
る。尚、第１４図に示したように、メモリモード
（Ｍが“１”）のときは、離鍵後も下鍵域エニイキ
ーオン信号LKAKOが発生され続けるので、ベー
ス音キーデータKPが離鍵後においても発生され
るようになつている。従つて、メモリモードのと
きは下鍵域の音（和音）のみならずベース音も、
離鍵後においても発生し続ける。 尚、ベースパターンデータBassPTのすべての
ビツトがオア回路３６６に入力されており、この
オア回路３６６の出力がベースタイミング信号
BTとして出力される。このベースタイミング信
号BTは、何らかのベースパターンデータBassPT
が発生している間、すなわちベース音を発音すべ
きときに“１”となる。 例えば、根音シフトレジスタ４１に記憶されて
いる根音がＣであるとし、ベースパターンデータ
BassPTが５度を指定しているとすると、第１６
図のKPに示すようにブロツクタイミングBT0の
Ｇのノートタイミングでベース音キーデータKP
が“１”となる。この場合、アンド回路３５２が
動作可能となり、シフトレジスタ４１のステージ
Ｑ５の出力がベース音キーデータKPとして選択
出力されるようになつている。根音Ｃのノートタ
イミングでレジスタ４１に“１”が入力されたと
きから５キー時間後にステージＱ５から“１”が
出力されるので、Ｃのノートタイミングの５キー
時間後のＧ（すなわちＣの５度上の音）のノート
タイミングでキーデータKPが発生する。 和音検出制御回路３０（第１２図）から供給さ
れる根音データRTLDは根音変更検出回路３６７
にも入力される。根音変更検出回路３６７におい
て、アンド回路３７０は根音が変更されたことを
検出する回路である。遅延フリツプフロツプ３６
８はアンド回路３７０の出力“１”（すなわち根
音が変更されたこと）を記憶するためのもので、
アンド回路３６９及びオア回路３７１を介してそ
の記憶を保持する。アンド回路３７０には新しい
根音データRTLDと根音シフトレジスタ４１の第
12ステージＱ１２から出力される古い根音データ
RTLD′を反転した信号とが入力される。従つ
て、今回検出された根音名が前回検出し記憶して
いる根音名と異なる場合は、新しい根音データ
RTLDが“１”となるノートタイミングにおいて
古い根音データRTLD′は“０”（古い根音のノー
トタイミングでないので）であり、アンド回路３
７０の条件が成立し、アンド回路３７０の出力
“１”がオア回路３７１を介して遅延フリツプフ
ロツプ３６８に取込まれる。 ところで、前述のように、根音データRTLDは
複数のノートタイミングで発生することがあり、
その場合、先に到来した根音データRTLDは根音
シフトレジスタ４１には記憶されない偽の根音デ
ータである。しかし、偽の根音データRTLDに対
してもアンド回路３７０の条件は成立し、遅延フ
リツプフロツプ３６８に“１”が取込まれてしま
う。このため、根音データRTLDをノア回路３７
２で反転した信号を自己保持用のアンド回路３６
９に加えるようにしている。従つて、偽の根音デ
ータRTLDによつて遅延フリツプフロツプ３６８
に“１”が取込まれたとしても、その後に到来す
る真の根音データRTLDによつてノア回路３７２
の出力を“０”にしてアンド回路３６９を不動作
にし、偽の根音変更記憶をクリアする。 真の（すなわち最後着の）根音データRTLDの
後には根音データRTLDは生じないので、真の根
音データRTLDに関するアンド回路３７０の出力
が遅延フリツプフロツプ３６８で記憶保持され
る。ノア回路３７２の他の入力には走査サイクル
パルス4.5Mが加えられており、このパルス4.5M
が発生するブロツクタイミングBT0の最初のノー
トタイミングにおいて、遅延フリツプフロツプ３
６８の記憶がクリアされる。従つて、根音が変更
された場合は、根音データRTLDが発生するブロ
ツクタイミングBT10乃至BT13からパルス4.5M
の発生直前のブロツクタイミングBT15までの
間、オア回路３７１の出力は“１”となる。 オア回路３７１の出力はアンド回路３７３に加
わる。アンド回路３７３の他の入力にはＣノート
タイミング信号CNTと信号BT14.15（第８図）が
キー走査回路１１（第７図）から供給される。従
つて、ブロツクタイミングBT14におけるＣのノ
ートタイミングにおいてアンド回路３７３が動作
可能となり、オア回路３７１からの根音変更信号
（変更のとき“１”）を導通して、オア回路３７４
を介して遅延フリツプフロツプ３７５に記憶す
る。ブロツクタイミングBT14のＣノートタイミ
ングは、和音不成立時において発生する根音デー
タRTLDの最後の有効タイミングであり、このと
きになれば、根音変更の有無が確実に判明してい
る。 遅延フリツプフロツプ３７５の出力はアンド回
路３７６からオア回路３７４を介して自己保持さ
れる。オア回路３７４の出力は、根音変更が記憶
されると持続的に“１”となり、アンド回路３７
７に加えられる。アンド回路３７７の他の入力に
はオア回路３６６からのベースタイミング信号
BTが加わる。アンド回路３７７の出力はオア回
路３６３を経由し、１度（根音）のベース音を指
示する信号としてアンド回路３４９に加えられ
る。また、オア回路３７４の出力はインバータ３
７８で反転され、７度あるいは６度あるいは５度
あるいは３度のベースパターンデータをデコード
するためのアンド回路３５９，３６０，３６１，
３６２に夫々入力される。 従つて、根音が変更されたときは、その直後に
発生されるベースパターンデータBassPTのタイ
ミングにおいて、該データBassPTが発生してい
る間中（信号BTが“１”）、アンド回路３７７か
ら“１”が出力され、アンド回路３４９を介して
１度のノートタイミングでベース音キーデータ
KPを発生する。そのとき、ベースパターンデー
タBassPTが１度あるいは８度以外の音程を指定
していたとしても、インバータ３７８の出力
“０”によつてそのデータBassPTのデコード出
力が阻止される。 オア回路３６６から出力されるベースタイミン
グ信号BTは遅延フリツプフロツプ３７９で１キ
ー時間遅延されてナンド回路３８１に入力される
と共に、インバータ３８０で反転されてナンド回
路３８１に入力される。ベースタイミング信号
BTが“０”に立下つたとき、すなわち１つのベ
ース発音タイミングが終わつたとき、１キー時間
の間だけナンド回路３８１の条件が成立し、その
１キー時間の間だけ該ナンド回路３８１の出力が
“０”となる。このナンド回路３８１の出力
“０”によりアンド回路３７６が不動作となり、
遅延フリツプフロツプ３７５における根音変更記
憶信号（“１”）がクリアされる。こうして、根音
が変更された場合は、変更直後のベース音発音タ
イミングで強制的に根音を発音することにより、
根音が変更されたこと（和音が変わつたこと）を
印象づけるようにしている。 オートリズム装置４５（第１図）から供給され
るリズムストツプ信号RSTPあるいはイニシヤル
クリア信号ICがオア回路３８２を介してオア回
路３７４に入力され、上述の根音変更信号と同様
に遅延フリツプフロツプ３７５に記憶されるよう
になつている。リズムストツプ信号RSTPは、リ
ズム選択スイツチがすべてオフになつたときある
いはリズムラン信号RUNが“０”になつたと
き、すなわちオートリズム装置４５内のパターン
発生回路４６（第１図）からパターンデータ
（BassPT）を発生し得ない状態（リズムストツ
プ状態）となつたとき、“１”に立上る。従つ
て、リズムストツプ状態になると、信号RSTPの
“１”が遅延フリツプフロツプ３７５に記憶保持
され、オア回路３７４の出力が“１”となる。リ
ズムストツプ状態のときはベースパターンデータ
BassPTが発生されないので、ベースタイミング
信号BTも発生せず、アンド回路３７７の条件は
成立しない。しかし、リズムストツプ状態が解除
されて、最初のベースパターンデータBassPTが
発生されるとアンド回路３７７の条件が成立す
る。従つて、リズム演奏開始時は、前述の根音変
更の時と同様に、最初のベース音として１度のベ
ース音が強制的に発音される。 ベース音のオクターブコードＢ１′，Ｂ２′，Ｂ
３′はオクターブコード形成回路３８３で形成さ
れる。ベース音域を次のように設定したいという
要求に応え得るようにオクターブコード形成回路
３８３は構成される。 ベース音域設定要求 (1) 根音（１度）はC2，Ｃ＃２，D2…B2の音域
とする。 (2) ８度の従音（１オクターブ上の根音）は
C3，Ｃ＃３，D3…B3の音域とする。 (3) ８度以外の従音（３度、５度、６度、あるい
は７度）は、原則として根音と同じ音域（C2
〜B2）とするが、根音よりも低音になる場合
は１オクターブ上の音域（C3〜B3）とする。 上記(3)の要求を満たすことにより、従音はすべ
て根音よりも高音側で発生されることになり、
「ウオーキング・ベース」が可能となる。ところ
で、Ｃ（すなわちC2音）を根音とする場合は根
音よりも低音になる可能性のある従音はもともと
存在しないこと（C2が最低音であるため）、ある
いは前記第５表に示すようにこのシステムでは
C2（あるいはC3）のオクターブコードＢ１〜Ｂ
３の値は他のＣ＃２〜B2（あるいはＣ＃３〜
B3）のオクターブコードＢ１〜Ｂ３の値と異な
ること、などから、上記要求(1)〜(3)を満たすため
の処理をすべての根音名（Ｃ〜Ｂ）に共通に行う
ことはできない。そこで、根音がＣの場合とそれ
以外（Ｃ＃〜Ｂ）の場合とでは下記第７表のよう
に異なる態様でオクターブコードＢ１〜Ｂ３を決
定するようにしている。オクターブコードＢ１〜
Ｂ３の決定（形成）にあたつては第７表の事象ａ
〜ｇのいずれか１つが適用される。
はマイナ和音）を検出するためのもので、１度
（根音）に相当するシフトレジスタ３５のステー
ジＱ１２の出力と完全５度に相当するシフトレジ
スタ３５のステージＱ７の出力が入力され、更に
長２度に相当するステージＱ２の出力及び完全４
度に相当するステージＱ５の出力及び長６度に相
当するステージＱ９の出力を夫々反転した信号が
入力される。アンド回路２８１は、七の和音（セ
ブンス和音）を検出するためのもので、１度に相
当するステージＱ１２の出力と短７度に相当する
ステージＱ１０の出力が入力され、更に上述のス
テージＱ２，Ｑ５，Ｑ９の出力を夫々反転した信
号が入力される。また、和音が検出されなかつた
場合に仮根音を決定するためにアンド回路２８２
が設けられており、シフトレジスタ３５のステー
ジＱ１２の出力が入力される。 アンド回路２８０，２８１，２８２には、更に
アンド回路２８３の出力が加えられる。アンド回
路２８３にはフインガードコードモード信号FC
とキー走査回路１１のオア回路１４７（第７図）
から供給される信号BT10〜13（第８図）を遅延
フリツプフロツプ２８４で１キー時間遅延した信
号が加わる。従つてフインガードコードモード
（FCが“１”）のときにブロツクタイミングBT10
（第８図）の２キー時間目のタイミングからBT14
（第８図）の１キー時間目のタイミングまでの間
（信号BT10〜13を１キー時間遅延したときの信号
発生間隔）でのみアンド回路２８０〜２８２が動
作可能となり、和音検出が行なわれる。和音が成
立すると、成立した和音の根音のノートタイミン
グでアンド回路２８０または２８１の条件が成立
し、オア回路２８５を介して“１”（和音成立信
号CH）が出力される。 アンド回路２８０及び２８１による和音検出に
おいて、最初に仮根音となるのは音名Ｂである。
何故なら、遅延フリツプフロツプ２８４の出力に
よつてブロツクタイミングBT10の２キー時間目
から和音検出が可能となるからである。前記第６
表に示すようにブロツクタイミングBT10の２キ
ー時間目にはレジスタ３５のステージＱ１２に音
名Ｂのキーデータが来ている。第６表に示すよう
に、次のキー時間ではＡ＃が仮根音となり、以
後、高音順に（Ａ，Ｇ＃…）仮根音が変化し、信
号BT12（第８図参照）の最初のキー時間で音名
Ｃを仮根音としたときをもつて、12音名（Ｂ〜
Ｃ）の各々を仮根音とする和音成立検出が終了す
る。従つて、オア回路２８５の出力（CH）に
は、Ｂを仮根音とする和音成立検出結果（成立の
とき“１”、不成立のとき“０”）を先頭にして高
音順に和音成立検出結果が現われ、一番最後に
（信号BT12の最初のキー時間で）Ｃを仮根音とす
る和音成立検出結果が現われる。これは、後述す
る根音シフトレジスタ４１では複数の根音データ
RTLDが発生した場合後着優先（低音優先）によ
つて単一の根音データRTLDを選択するようにし
ているので、Ｃを最後にすることによりＣが最優
先されるようにするためである。 オア回路２８５の出力はアンド回路２８６に加
わる。アンド回路２８６の他の入力には、キー走
査回路１１のオア回路１４８（第７図）から発生
されたブロツクタイミング信号BT12.13（第８
図）を遅延フリツプフロツプ２９０で１キー時間
遅延した信号をインバータ２９１で反転した信号
が加えられる。インバータ２９１の出力はブロツ
クタイミングBT12の２キー時間目からブロツク
タイミングBT14の１キー時間目までの12キー時
間（ＢのノートタイミングからＣのノートタイミ
ングまで）の間“０”となる。従つて、ブロツク
タイミングBT10の２キー時間目からブロツクタ
イミングBT12の１キー時間目までに発生した12
音名（Ｂ，Ａ＃…Ｃ）を仮根音とする和音成立信
号CHがアンド回路２８６を通過すると、その次
のキー時間（信号BT12の２キー時間目）から和
音成立信号CHが阻止される。すなわち、第８図
のＺのFCにおいて示したように、ブロツクタイ
ミングBT10の２キー時間目からBT12の１キー時
間目までの12キー時間の間でのみ和音成立検出が
行われる。 ブロツクタイミングBT10の２キー時間目から
BT12の１キー時間目までの間でアンド回路２８
６を通過した和音成立信号CHはアンド回路２８
７に加わると共に、オア回路２８８を介して遅延
フリツプフロツプ２８９に記憶される。遅延フリ
ツプフロツプ２８９の出力はアンド回路２９２か
らオア回路２８８を経由して自己保持される。ア
ンド回路２９２の他の入力には、モード切換制御
回路１５（第４図）から供給されるSF／FCモー
ド切換信号△とナンド回路２９３の出力が加え
られる。信号△は第５図に示すようにモード切
換時に一時的に（4.5ms＋α、すなわち少くとも
１走査サイクル分の時間）“０”となる信号であ
り、通常は“１”である。ナンド回路２９３に
は、キー走査回路１１（第７図）から与えられる
最低鍵C2の走査タイミングを示す信号CLT（第
８図）と、オア回路２７０から出力される下鍵域
キーオン信号LKOをインバータ２９４で反転し
た信号とが入力される。下鍵域で何らかの鍵が押
圧されていれば、信号CLTが発生するタイミン
グではインバータ２９４の出力は必らず“０”
（LKOが“１”）であり、ナンド回路２９３の条
件は成立せず、該ナンド回路２９３の出力は常に
“１”である。従つて、一旦、和音が成立すると
通常は、遅延フリツプフロツプ２８９に“１”が
記憶され続ける。遅延フリツプフロツプ２８９に
おける和音成立記憶がクリアされるのは、下鍵域
のすべての鍵が離鍵されたとき（LKOが“０”
となり、CLT発生時にナンド回路２９３の出力
が“０”となる）、あるいはフインガードコード
モード（FC）からシングルフインガーモード
（SF）に切換えられたとき（△が“０”とな
る）、である。 アンド回路２８７の他の入力にはオア回路２９
５の出力が加えられる。メモリモードでない場合
はメモリモード信号Ｍが“０”であり、インバー
タ２９６からオア回路２９５に“１”が与えら
れ、アンド回路２８６で選択された和音成立信号
CHはアンド回路２８７を常に通過する。このア
ンド回路２８７の出力は、オア回路２９７を介し
て根音データRTLDとして出力されると共に、オ
ア回路２９８を介して遅延フリツプフロツプ２９
９に記憶され、更にマイナ和音メモリ３６のアン
ド回路３００及びセブンス和音メモリ３７のアン
ド回路３０１に入力される。従つて、根音データ
RTLDは、検出された和音の根音の音名のタイミ
ングに対応して（ブロツクタイミングBT10の２
キー時間目のＢのノートタイミングからブロツク
タイミングBT12の１キー時間目のＣのノートタ
イミングまでの12キー時間のいずれかのタイミン
グで）“１”となる。また、アンド回路３００及
び３０１は、根音名のタイミングで動作可能とな
る。 アンド回路３００の他の入力には短３度（３
b）に対応するシフトレジスタ３５のステージＱ
３の出力が加えられ、アンド回路３０１の他の入
力には短７度（７b）に対応するシフトレジスタ
３５のステージＱ１０の出力が加えられる。メジ
ヤ和音が成立している場合は、和音成立タイミン
グにおいてステージＱ３及びＱ１０の出力は共に
“０”（短３度と短７度は存在しない）であり、ア
ンド回路３００，３０１からオア回路３０２，３
０３を介して遅延フリツプフロツプ３０４，３０
５に“０”が取込まれる。マイナ和音が成立して
いる場合は、和音成立タイミングにおいてステー
ジＱ３の出力が“１”（短３度が存在する）であ
り、アンド回路３００からオア回路３０２を介し
て遅延フリツプフロツプ３０４に“１”が取込ま
れる。セブンス和音が成立している場合は和音成
立タイミングにおいてステージＱ１０の出力が
“１”（短７度が存在する）であり、アンド回路３
０１からオア回路３０３を介して遅延フリツプフ
ロツプ３０５に“１”が取込まれる。マイナセブ
ンス和音の場合は遅延フリツプフロツプ３０４，
３０５の両方に“１”が取込まれる。 遅延フリツプフロツプ３０４，３０５に取込ま
れた“０”あるいは“１”はアンド回路３０６，
３０７を介して自己保持される。アンド回路３０
６，３０７にはノア回路３０８の出力が加えられ
る。ノア回路３０８にはアンド回路２８７及び３
０９の出力及び最低鍵走査タイミング信号CLT
が加えられる。要するに、新たな和音種類データ
を取込むときあるいは信号CLTの発生タイミン
グ以外はノア回路３０８の出力は“１”であり、
アンド回路３０６，３０７を動作可能にして遅延
フリツプフロツプ３０４，３０５に取込んだデー
タを自己保持する。従つて、新たな和音種類デー
タを取込んでから次の走査サイクルの信号CLT
の発生時まで該データが一時記憶される。 遅延フリツプフロツプ３０４，３０５の出力は
アンド回路３１０，３１１、オア回路３１２，３
１３を介して遅延フリツプフロツプ３１４，３１
５に取込まれる。遅延フリツプフロツプ３１４，
３１５は遅延フリツプフロツプ３０４，３０５に
一時記憶した和音種類データを持続的に記憶する
ためのものであり、和音が変化したこと（和音が
成立したこと）を条件にデータの取込みを行な
う。和音成立検出時に発生されるアンド回路２８
７の出力“１”がオア回路２９８を介して遅延フ
リツプフロツプ２９９に記憶される。この遅延フ
リツプフロツプ２９９の記憶はアンド回路３１６
を介して保持されるが、走査サイクルパルス
4.5Mを反転した信号によつて走査サイクルの始
め（第８図に示すようにブロツクタイミングBT0
の１キー時間目）にクリアされる。遅延フリツプ
フロツプ２９９に“１”に記憶されると、アンド
回路３１７が動作可能となる。アンド回路３１７
には、遅延フリツプフロツプ２９９の出力と、キ
ー走査回路１１のオア回路１４９（第７図）から
供給される信号BT14.15と、アンド回路１５０
（第７図）から供給されるＣノートタイミング信
号CNTを遅延フリツプフロツプ３１８で１キー
時間遅延した信号が加わる。従つて、信号
BT14.15の発生期間（第８図）における信号CNT
の発生タイミング（第８図）から１キー時間遅れ
たとき、すなわちブロツクタイミングBT14の２
キー時間目に、アンド回路３１７から“１”が出
力される。このアンド回路３１７の出力“１”に
よりアンド回路３１０及び３１１が動作可能とな
り、遅延フリツプフロツプ３０４，３０５のデー
タが遅延フリツプフロツプ３１４，３１５に取込
まれる。 遅延フリツプフロツプ３１４及び３１５の出力
はアンド回路３２０，３２１を介して自己保持さ
れる。アンド回路３２０，３２１にはノア回路３
１９の出力が加わる。アンド回路３１７の出力
“１”によつて新たな和音種類データを取込むと
き（あるいはイニシヤルクリア時）にノア回路３
１９の出力が“０”となり、古い記憶がクリアさ
れる。従つて、遅延フリツプフロツプ３１４，３
１５に一旦記憶されたデータは、和音が変化する
まで持続的に記憶される。遅延フリツプフロツプ
３１４の出力はマイナ和音データminとして出力
され、遅延フリツプフロツプ３１５の出力はセブ
ンス和音データ7thとして出力される。データ
minと7thは、メジヤ和音のとき“０”，“０”、マ
イナ和音のとき“１”，“０”、セブンス和音のと
き“０”，“１”、マイナセブンス和音のとき
“１”，“１”である。 和音が成立しなかつた場合は、和音成立を記憶
する遅延フリツプフロツプ２８９に“１”は記憶
されず、また、アンド回路２８７からは成立した
和音の根音タイミングを示す信号（CH）も発生
されない。遅延フリツプフロツプ２８９の出力は
インバータ３２３で反転され、和音不成立信号
NCHDとしてアンド回路３０９及びオア回路２９
５に入力される。アンド回路３０９の他の入力に
はキー走査回路１１のオア回路１４８（第７図）
から供給される信号BT12.13（第８図）を遅延フ
リツプフロツプ３２４で１キー時間遅延した信号
とアンド回路２８２の出力が入力される。前述の
ように和音成立を検出するのはブロツクタイミン
グBT10の２キー時間目からブロツクタイミング
BT12の１キー時間目までの12キー時間の間（第
８図参照）であるので、その次の12キー時間すな
わち遅延フリツプフロツプ３２４の出力が“１”
となるブロツクタイミングBT12の２キー時間目
からブロツクタイミングBT14の１キー時間目ま
での間には、和音成立検出結果が確実に遅延フリ
ツプフロツプ２８９に記憶されている。 和音が成立した場合は和音不成立信号NCHDは
“０”であり、アンド回路３０９は動作しない。
しかし和音が成立しなかつた場合は和音不成立信
号NCHDは“１”であり、ブロツクタイミング
BT12の２キー時間目（Ｂのノートタイミング）
からBT14の１キー時間目（Ｃのノートタイミン
グ）の間にアンド回路２８２から出力されるＢ〜
Ｃのキーデータ（シフトレジスタ３５のステージ
Ｑ１２の出力）がすべてアンド回路３０９を通過
する。アンド回路３０９の出力はオア回路２９７
を経て根音データRTLDとして出力される。従つ
て和音不成立のときは下鍵域で押圧されているす
べての鍵のノートタイミングで根音データRTLD
が“１”となる。その場合、Ｂを最高音として高
音順に押圧鍵のデータ（“１”）が根音データ
RTLDに現われ、Ｃのデータが一番最後に現われ
る。後述の根音シフトレジスタ４１では根音デー
タRTLDを後着優先（低音優先）で選択するた
め、和音不成立時は下鍵域押圧鍵の最低音が根音
と見なされる。 また、アンド回路３０９の出力はオア回路２９
８を介して遅延フリツプフロツプ２９９に記憶さ
れると共にノア回路３０８に加わる。従つて、和
音不成立時は、ノア回路３０８の出力“０”によ
つて遅延フリツプフロツプ３０４，３０５が共に
クリアされ、メジヤ和音を示す内容“０”，“０”
となる。また、遅延フリツプフロツプ２９９に
“１”が記憶されることにより、前述と同様にし
て、遅延フリツプフロツプ３０４，３０５の出力
“０”，“０”が遅延フリツプフロツプ３１４，３
１５に取込まれ、記憶される。こうして和音不成
立の場合は、データmin、7thが共に“０”とな
り、メジヤ和音を示す。 メモリモードでないときは（Ｍが“０”）、オア
回路２９５の出力が常に“１”となり、和音が成
立する毎に、根音タイミングを示す信号がアンド
回路２８７から出力される。しかし、メモリモー
ドのときは信号Ｍが“１”となり、インバータ２
９６からオア回路２９５に与えられる信号は
“０”となる。オア回路２９５の他の入力には下
鍵域エニイニユーキーオン信号LANKOと和音不
成立信号NCHDが加えられる。従つて、メモリモ
ードの場合は、下鍵域エニイニユーキーオン信号
LANKOあるいは和音不成立信号NCHDが発生し
ているときに成立した和音の根音を示すデータが
アンド回路２８７から出力される。特に、通常
は、信号LANKOが発生したときすなわち下鍵域
で新たに鍵が押されたときに和音が検出される
（和音成立信号CHが通される）。 下鍵域エニイニユーキーオン信号LANKOは、
第１３図に詳細を示す下鍵域ニユーキーオン検出
回路３８から供給される。第１２図のアンド回路
２６８から出力される下鍵域キーデータLKKDが
第１３図に示す下鍵域ニユーキーオン検出回路３
８に供給される。第１３図において、下鍵域キー
データLKKDは、オア回路３２５を介してシフト
レジスタ３２６に加えられると共にアンド回路３
２７に加えられる。シフトレジスタ３２６は19ス
テージ／１ビツトであつて、キー走査クロツクパ
ルスφABによつて駆動される。シフトレジスタ３
２６の出力はアンド回路３２８からオア回路３２
５を介して自己保持されると共に、遅延フリツプ
フロツプ３２９に加わる。遅延フリツプフロツプ
３２９の出力はインバータ３３０で反転された後
アンド回路３２７に加わる。イニシヤルクリア信
号ICあるいは下鍵域走査タイミング信号LKをノ
ア回路３３１で反転した信号がアンド回路３２８
の他の入力に加わる。 シフトレジスタ３２６のステージ数19は下鍵域
（Ｆ＃３〜C2）の鍵の数に対応している。下鍵域
走査タイミングにおいて順次発生した19鍵（Ｆ
＃３〜C2）のキーデータLKKDはオア回路３２
５を介してシフトレジスタ３２６に順次取込まれ
る。このとき信号LKの“１”によつてノア回路
３３１の出力が“０”となりレジスタ３２６の古
い記憶データはクリアされる。下鍵域走査タイミ
ングが終了すると、信号LKが“０”となり、ノ
ア回路３３１の出力“１”によつてアンド回路３
２８が動作可能となり、今レジスタ３２６に取込
んだばかりの下鍵域キーデータが記憶保持され
る。この記憶は次の走査サイクルで信号LKが発
生するときまで保持される。従つて、次の走査サ
イクルで新たなキーデータLKKDが供給されたと
き、シフトレジスタ３２６の最終ステージからは
前回の下鍵域走査結果を示すキーデータが出力さ
れている。 １走査サイクルは16個のブロツクタイミング
（BT0〜BT15）から成り、１ブロツクタイミング
は６キー時間から成るので、１走査サイクルは96
キー時間から成る。従つて前回の走査サイクルで
得たキーデータを96キー時間遅延すれば今回の走
査サイクルにおけるキー走査タイミングと一致す
るのであるが、シフトレジスタ３２６は19ステー
ジであるため５循環させたときの遅延時間は95キ
ー時間であり、96キー時間に１キー時間足りな
い。そのためシフトレジスタ３２６の出力を遅延
フリツプフロツプ３２９に入力して更に１キー時
間遅延してキー走査タイミングに合わせているの
である。 遅延フリツプフロツプ３２９の出力はインバー
タ３３０で反転される。従つて、前回の走査サイ
クルではオフだつた鍵（インバータ３３０の出力
が“１”）が今回の走査ではオン（LKKDが
“１”）となると、すなわち下鍵域で新たに鍵が押
圧されると、アンド回路３２７の出力が“１”と
なる。アンド回路３２７の出力“１”はオア回路
３３２を介して遅延フリツプフロツプ３３３に加
わり、自己保持用アンド回路３３４に加わるキヤ
ンセル信号（第８図）によつて次の走査サ
イクルの下鍵域走査タイミングの直前でクリアさ
れるまで記憶保持される。遅延フリツプフロツプ
３３３に記憶した信号はアンド回路３３４からオ
ア回路３３２を介して下鍵域エニイニユーキーオ
ン信号LANKOとして出力される。この信号
LANKOは、下鍵域で何らかの鍵が新たに押圧さ
れたことが検出されたときその鍵の走査タイミン
グ（ブロツクタイミングBT7〜BT9及びBT10の
１キー時間目のいずれかの走査タイミング）から
次の走査サイクルのブロツクタイミングBT4まで
（が“０”になる直前まで）の間持続して
“１”となる。従つて、下鍵域で何らかの鍵が新
たに押圧されたときは、和音を検出するブロツク
タイミングを含むBT10〜BT15の間では確実に信
号LANKOが“１”となつている。 この下鍵域エニイニユーキーオン信号LANKO
は第１２図の和音検出制御回路３０に供給され、
オア回路２９５を介してアンド回路２８７に加わ
る。従つて、メモリモード（Ｍが“１”）のとき
は下鍵域で新たに鍵が押されたときに発生する和
音成立信号CHを有効な和音検出結果として出力
する。下鍵域で鍵が離されたときに和音が成立し
ても、そのときの和音成立信号CHはアンド回路
２８７で阻止され、無効となる。これはメモリモ
ードでは鍵が実際に離されても押鍵が持続してい
るものとして発音処理されるため、和音検出も難
鍵には応答しないようにしたためである。 ところで、メモリモードの場合に、誤つて余分
の鍵を押圧してしまい、和音が成立しなかつた後
に、直ちに余分の鍵のみを離鍵して和音成立させ
ても、下鍵域エニイニユーキーオン信号LANKO
は発生せず、この信号LANKOによつてアンド回
路２８７を動作可能にすることはできない。上記
のような場合に一部離鍵による和音成立信号CH
を通過させて和音検出可能とするために、和音不
成立信号NCHDがオア回路２９５を介してアンド
回路２８７に加えられるようになつている。すな
わち、まだ和音が成立していない場合は（NCHD
が“１”）、下鍵域エニイニユーキーオン信号
LANKOが発生していなくても、アンド回路２８
７が動作可能となり、和音成立信号CHがアンド
回路２８６，２８７を介して出力される。 第１２図に示す和音検出制御回路３０において
フインガードコードモード（FC）和音検出部３
１（第１図）に相当するのは、今まで説明した部
分すべてである。 次に、第１４図に示す下鍵域キーオンメモリ３
９の詳細について説明する。第１２図のオア回路
２７０から出力された下鍵域キーオン信号LKO
は、第１４図のオア回路３３５に供給され、遅延
フリツプフロツプ３３６に記憶される。遅延フリ
ツプフロツプ３３６の出力はアンド回路３３７あ
るいは３３８からオア回路３３５を介して自己保
持される。オア回路３３５の出力は下鍵域エニイ
キーオン信号LKAKOとして他の回路に供給され
る。 メモリモードのときはアンド回路３３７に加わ
るメモリモード信号Ｍが“１”となり、遅延フリ
ツプフロツプ３３６は常に自己保持状態となる。
従つて、下鍵域で一旦鍵が押圧されて信号LKO
が発生すると、以後は、下鍵域エニイキーオン信
号LKAKOは持続的に“１”となる。 メモリモードでない場合は、アンド回路３３８
の働きによつて信号LKAKOが保持される。アン
ド回路３３８にはノア回路３３９の出力が加わ
る。最低鍵C2の走査タイミングを示す信号CLT
（第８図参照）がノア回路３３９に加えられてお
り、１走査サイクルにおける最低鍵走査タイミン
グ（BT10の１キー時間目）毎にアンド回路３３
８が動作不能となり、自己保持クリア状態とな
る。一方、オア回路３３５に加わる下鍵域キーオ
ン信号LKOは、下鍵域で何らかの鍵が押圧され
ていればその走査タイミングから次の走査サイク
ルのブロツクタイミングBT5の直前まで“１”を
持続するので（第１２図のアンド回路２７２の働
きにより）、アンド回路３３８の自己保持が切れ
るときは信号LKOにより“１”がオア回路３３
５から遅延フリツプフロツプ３３６に加わる。し
かし、下鍵域で何も鍵が押されなくなると、アン
ド回路３３８が不動作となる最低鍵走査タイミン
グで信号LKOは“０”であり、遅延フリツプフ
ロツプ３３６の記憶がクリアされる。従つて、下
鍵域で何らかの鍵が押圧されている限り、下鍵域
エニイキーオン信号LKAKOは持続的に“１”で
あり、下鍵域で何も押鍵されなくなると“０”と
なる。 また、メモリモードでない場合は、オートリズ
ムが止まつたときにも遅延フリツプフロツプ３４
０からの信号“１”により、信号LKAKOの自己
保持がクリアされる。オートリズム装置４５（第
１図）からのリズムラン信号RUNが、インバー
タ３４１で反転されてアンド回路３４２に加わる
と共に、遅延フリツプフロツプ３４３で１キー時
間遅延されてアンド回路３４２に加わる。オート
リズムが止まつたとき、リズムラン信号RUNが
“０”に立下る。このとき、その直前の信号RUN
の状態を示す遅延フリツプフロツプ３４３の出力
が“１”で、“０”になつて信号RUNを反転した
インバータ３４１の出力が“１”であり、アンド
回路３４２から１キー時間のパルス“１”が出力
される。このアンド回路３４２の出力“１”は遅
延フリツプフロツプ３４０で１キー時間遅延され
た後ノア回路３３９に加わり、信号LKAKO号を
クリアする。 ベース音キーデータ形成及び発音割当て 次に、フインガードコードモードの場合におけ
るベース音キーデータの形成及び発音割当てにつ
いて説明する。ベース音キーデータ形成回路４２
を含む自動ベースコード処理回路４０（第１図）
の詳細例は第１５図に示されている。 和音検出制御回路３０のオア回路２９７（第１
２図）から出力された根音データRTLDは第１５
図のオア回路３４４を介して根音シフトレジスタ
４１に入力される。根音シフトレジスタ４１は12
ステージ／１ビツトであり、キー走査クロツクパ
ルスφABによつて駆動される。従つて、オア回路
３４４からシフトレジスタ４１に取込まれた根音
データRTLDは１キー時間毎に順次遅延され（シ
フトされ）、12キー時間遅延されたもの
（RTLD′）が第12ステージＱ１２から出力され
る。シフトレジスタ４１の第１ステージＱ１から
第11ステージＱ１１までの出力をすべて入力した
ノア回路３４５と、このノア回路３４５の出力と
第12ステージＱ１２の出力（RTLD′）とを入力
したアンド回路３４６によつて後着優先（低音優
先）回路が構成されている。 根音データRTLDは、前述のように、Ｂのノー
トタイミングを先頭とし、以下、高音順に最低ノ
ートＣまでの12の時分割化されたノートタイミン
グにおけるパルスの有無によつて根音ノートを示
す時分割多重化されたデータ（キーデータKDと
同様の）である。従つて、根音データRTLDにお
いて、より遅れたタイミングで到来する（後着
の）パルスがより低音の音名を示している。ノア
回路３４５とアンド回路３４６とから成る後着優
先（低音優先）回路によつて最も遅く到来した１
つの根音データRTLDのみを優先選択してシフト
レジスタ４１に記憶することにより、シフトレジ
スタ４１には低音優先選択された単一の根音ノー
トを示すデータが記憶される。 根音データRTLDは初めはすべてシフトレジス
タ４１に入力され、それらを12キー時間遅延した
データRTLD′が第12ステージＱ１２から出力さ
れる。この遅延されたデータRTLD′のノートタ
イミングはデータRTLDのノートタイミング（す
なわちキー走査におけるノートタイミング）と全
く同期している。アンド回路３４６及びノア回路
３４５は遅延された根音データRTLD′を、オア
回路３４４を介してシフトレジスタ４１に再び戻
すかあるいは阻止するかの制御を後着（低音）優
先によつて行う。シフトレジスタ４１の第12ステ
ージＱ１２から出力されるデータRTLD′よりも
遅く到来した（より低音の）根音データ（“１”）
が有れば、ステージＱ１〜Ｑ１１の出力
（RTLD′の音名を除く残りの11音名すべてに対応
している）のいずれかが“１”となつており、ノ
ア回路３４５の出力が“０”となり、データ
RTLD′をアンド回路３４６で阻止する。第12ス
テージＱ１２から出力されるデータRTLD′が最
も後着（低音）であれば、それ以前に現われた
（高音側の）データ“１”はアンド回路３４６で
阻止されているので、ステージＱ１〜Ｑ１１の出
力がすべて“０”となつており、ノア回路３４５
の出力が“１”で、この最低音の根音データ
RTLD′がアンド回路３４６を通過し、オア回路
３４４を介してシフトレジスタ４１に戻される。
シフトレジスタ４１に記憶される根音データが唯
一つになると、以後はその唯一の根音データが循
環して記憶保持される。 こうして、根音データRTLDとして、複数のノ
ートタイミングで“１”が発生すると、その中の
最低音のデータ“１”のみを選択し、シフトレジ
スタ４１に記憶する。勿論、多くの場合がそうで
あるように、根音データRTLDとして初めから単
一のノートタイミングだけで“１”が発生してい
る場合はそのデータ“１”がそのままレジスタ４
１に記憶される。 尚、ノア回路３４５とアンド回路３４６は単純
な低音優先回路ではなく、あくまで後着優先回路
として機能する。この後着優先機能によつて、和
音（根音）が変化した場合に古い根音データ
RTLD′をクリアする。すなわち、新たに根音デ
ータRTLDが到来したときは（たとえそれが優先
判断では最高音とみなされるＢのノートタイミン
グであつても）、この新たな根音データRTLDを
取込んだレジスタ４１の出力Ｑ１〜Ｑ１１によつ
てノア回路３４５の出力が“０”となり、それま
で記憶していた古い根音データRTLD′をクリア
する。 後着優先によつて単一の根音データを選択する
例を和音成立の場合と、和音不成立の場合とに分
けて説明する。 和音成立の場合は、前述の通り、アンド回路２
８６（第１２図）の働きにより、ブロツクタイミ
ングBT10の２キー時間目（Ｂのノートタイミン
グ）からブロツクタイミングBT12の１キー時間
目（Ｃのノートタイミング）までの12キー時間の
間でのみ根音データRTLDが発生する。第１６図
のCHの欄には和音成立（CHが“１”）のときの
根音データRTLDの一例とそれを遅延したデータ
RTLD′が示されている。尚、第１６図のノート
タイミングの欄にはブロツクタイミングBT10か
ら次の走査サイクルのブロツクタイミングBT1ま
での各キー時間に対応する音名が示されている。
第１６図のCHでは、２つの音名Ｃ＃，Ｃに対応
して根音データRTLDが発生する例が示されてい
る。これは、例えば、下鍵域でＣ，Ｃ＃，Ｇ，Ｇ
＃の４鍵が押圧されたときに起る。第１２図のシ
フトレジスタ３５においてステージＱ１２にＣ
＃のデータ“１”が到来したとき、完全５度のス
テージＱ７にＧ＃のデータ“１”が入つており、
ＣとＧのデータ“１”はステージＱ１１とＱ６に
入つている（前記第６表参照）ため、アンド回路
２８０においてＣ＃メジヤ和音が成立したことを
検出され、Ｃ＃のノートタイミングで根音データ
RTLDが発生される。次にシフトレジスタ３５の
ステージＱ１２にＣのデータ“１”が到来したと
き、ステージＱ７にＧ、ステージＱ１にＣ＃，Ｑ
８にＧ＃が入り（第６表参照）、アンド回路２８
０においてＣメジヤ和音が成立したことが検出さ
れる。 Ｃ＃の根音データRTLDを12キー時間遅延した
データRTLD′がブロツクタイミングBT13のノー
トタイミングＣ＃において第１５図のシフトレジ
スタ４１の第12ステージＱ１２から出力されると
き、ブロツクタイミングBT12のノートタイミン
グＣのときに取込んだＣの根音データRTLDを11
キー時間遅延したデータ“１”がステージＱ１１
から出力される。従つて、Ｃ＃の根音データ
RTLD′はそれよりも後着の（低音の）Ｃの根音
データRTLDの存在によつてアンド回路３４６で
阻止される。こうして、単一のＣの根音データの
みがシフトレジスタ４１に記憶され、ブロツクタ
イミングBT14以後は記憶根音データRTLD′はＣ
のノートタイミングでのみ“１”となる。 和音不成立の場合は、前述の通り、アンド回路
３０９（第１２図）の働きによつて、ブロツクタ
イミングBT12の２キー時間目（Ｂのノートタイ
ミング）からBT14の１キー時間目（Ｃのノート
タイミング）までの12キー時間の間でのみ根音デ
ータRTLDが発生される。第１６図のの欄に
は和音不成立（CHが“０”）のときの根音データ
RTLDとしてＢ，Ｄ＃，Ｄのノートタイミングで
“１”が発生する例が示されている。下鍵域で
Ｂ，Ｄ＃，Ｄの３鍵が押圧されている場合は、和
音は成立せず、第１６図のに示すように、押
圧鍵すべてのノートタイミングで根音データ
RTLDが発生する。Ｂの根音データRTLDを12キ
ー時間遅延したデータRTLD′がブロツクタイミ
ングBT14のＢのノートタイミングで発生される
が、シフトレジスタ４１のステージＱ３，Ｑ４か
らＤ及びＤ＃のデータ“１”が出力されるので、
このＢのデータRTLD′はアンド回路３４６で阻
止される。また、Ｄ＃の根音データRTLDを12キ
ー時間遅延したデータRTLD′がブロツクタイミ
ングBT15のＤ＃のノートタイミングで発生され
るが、シフトレジスタ４１のステージＱ１１から
Ｄのデータ“１”が出力されるので、このＤ＃の
データRTLD′もアンド回路３４６で阻止され
る。ブロツクタイミングBT15のノートタイミン
グＤにおいてＤの根音データRTLDを12キー時間
遅延したデータRTLD′が発生されるとき、それ
以前に発生したＢ，Ｄ＃のデータRTLD′はすべ
て阻止されているのでシフトレジスタ４１のステ
ージＱ１〜Ｑ１１の出力はすべて“０”であり、
このＤのノートタイミングのデータRTLD′が記
憶保持される。こうして、和音不成立のときは押
圧鍵の中の最低音が根音として選択される。 根音シフトレジスタ４１の重要な働きは、単一
の根音データ（RTLD′）を１キー時間毎に順次
シフト（遅延）することにより、従音（根音と共
に和音を構成する音、すなわち根音から所定度数
隔つた音）のノートタイミングデータを形成する
ことである。アンド回路３４６からオア回路３４
４を介して入力される根音データRTLD′を、シ
フトレジスタ４１の各ステージＱ１〜Ｑ１２で１
キー時間ずつ遅延することにより、根音のノート
タイミングから順次低音側に移行するノートタイ
ミングにおいて各ステージＱ１〜Ｑ１２から
“１”が出力される。従つて、１キー時間遅延し
たステージＱ１の出力“１”は根音の１半音下の
音すなわち長７度(7)の音のノートタイミングに対
応しており、２キー時間遅延したステージＱ２の
出力“１”は根音の２半音下の音すなわち短７度
（７b）の音のノートタイミングに対応する。以下
同様に、シフトレジスタ４１のステージＱ３，Ｑ
４，Ｑ５，Ｑ６，Ｑ７，Ｑ８，Ｑ９，Ｑ１０，Ｑ
１１の出力“１”は、長６度(6)、短６度（６b）、
完全５度(5)、減５度（５b）、完全４度(4)、長３度
(3)、短３度（３b）、長２度(2)、短２度（２b）の
ノートタイミングに夫々対応する。そして、ステ
ージＱ１２すなわちオア回路３４４の出力“１”
は根音と同じ音名すなわち１度(1)に対応する。 例えば、根音データRTLD′がＣのノートタイ
ミングで発生する場合は、シフトレジスタ４１の
各ステージＱ１〜Ｑ１１の出力が“１”となるタ
イミングは、第１６図に示すように、Ｂ，Ａ＃，
Ａ，Ｇ＃，…Ｃ＃のタイミングである。これらの
音名はＣを１度としたときの長７度(7)、短７度
（７b）…短２度（２b）に相当する。また、根音
データRTLD′がＤのノートタイミングで発生す
る場合は、シフトレジスタ４１の各ステージＱ１
〜Ｑ１１が“１”となるタイミングは第１６図に
示すように、Ｃ＃，Ｃ，Ｂ，Ａ＃…Ｄ＃のタイミ
ングである。これらの音名はＤを１度としたとき
の長７度(7)、短７度（７b）…短２度（２b）に
夫々相当する。 根音シフトレジスタ４１の所定ステージＱ２，
Ｑ３，Ｑ５，Ｑ８，Ｑ９，Ｑ１２（オア回路３４
４）の出力は、ベース音キーデータ形成回路４２
の論理回路３４７に入力される。論理回路３４７
は、オートリズム装置４５（第１図）から供給さ
れるベースパターンデータBassPTにもとづい
て、該ベースパターンデータBassPTによつて示
された音程度数に対応するレジスタ４１のステー
ジ出力を選択して１本の出力ライン３４８に多重
化して出力する。勿論、或るベースパターンデー
タBassPTが発生している間は１つのノートタイ
ミングに対応するデータだけしか出力ライン３４
８に出力されないが、別のベースパターンデータ
BassPTに変わると別のノートタイミングに対応
するデータ“１”が出力ライン３４８に出力され
る。その意味で、ライン３４８に得られるベース
音キーデータKPは、キー走査回路１１（第７
図）から得られるキーデータKDと同質の時分割
多重化データである。 オア回路３４４（シフトレジスタ４１のステー
ジＱ１２）から出力される１度(1)のノートタイミ
ングデータはアンド回路３４９に入力される。シ
フトレジスタ４１のステージＱ２から出力される
短７度（７b）のノートタイミングデータはアン
ド回路３５０に入力される。ステージＱ３から出
力される長６度(6)のノートタイミングデータはア
ンド回路３５１に、ステージＱ５から出力される
完全５度(5)のノートタイミングデータはアンド回
路３５２に、夫々入力される。また、ステージＱ
８，Ｑ９から出力される長３度(3)及び短３度（３
b）のノートタイミングデータはアンド回路３５
５，３５６を経由してアンド回路３５３，３５４
に夫々入力される。 アンド回路３５５，３５６は長３度と短３度の
切換えを行うためのものである。第１２図の遅延
フリツプフロツプ３１４から供給されるマイナ和
音データminが“１”のときアンド回路３５６を
介して短３度（３b）に相当するステージＱ９の
出力を選択してアンド回路３５４に加える。この
ときアンド回路３５５は動作不能となり、長３度
(3)の出力は阻止される。マイナ和音データminが
“０”のときは、アンド回路３５５を介して長３
度(3)に相当するステージＱ８の出力を選択されて
アンド回路３５３に加わり、短３度（３b）に相
当するステージＱ９の出力はアンド回路３５６で
阻止される。従つて、アンド回路３５３及び３５
４には、マイナ和音であるか否かに応じて長３度
(3)あるいは短３度（３b）のノートタイミングデ
ータのどちらか一方しか供給されない。 ベースパターンデータBassPTは、ベース音を
発音すべきタイミングで発生し、３ビツトから成
るコードの内容によつてそのとき発生すべきベー
ス音の音程（根音からの隔り）を示す。アンド回
路３５７〜３６２は、３ビツトにコード化された
データBassPTをデコードするためのものであ
る。８度（１オクターブ上の根音）のベース音を
示すアンド回路３５７の出力と１度のベース音を
示すアンド回路３５８の出力はオア回路３６３を
介してアンド回路３４９に加えられる。短７度の
ベース音を示すアンド回路３５９の出力はアンド
回路３５０に加えられる。長６度のベース音を示
すアンド回路３６０の出力はアンド回路３５１に
加えられる。完全５度のベース音を示すアンド回
路３６１の出力はアンド回路３５２に加わる。３
度のベース音を示すアンド回路３６２の出力はア
ンド回路３５３及び３５４に加わる。前述のよう
に、アンド回路３５３及び３５４には長３度また
は短３度のどちらか一方のノートタイミングデー
タのみが加えられるので、３度を示すアンド回路
３６２の出力によつて長３度または短３度のデー
タどちらか一方だけが選択される。 ベースパターンデータBassPTが発生している
ときに、アンド回路３５７〜３６２のいずれか１
つだけから出力“１”が生じる。従つて、アンド
回路３４９〜３５４においては、ベースパターン
データBassPTによつて示された度数に対応する
シフトレジスタ４１の唯一つのステージからのノ
ートタイミングデータを選択する。アンド回路３
４９〜３５４の出力はオア回路３６４で多重化さ
れた後アンド回路３６５に加えられる。アンド回
路３６５の他の入力には、第１４図に示す下鍵域
キーオンメモリ３９から供給される下鍵域エニイ
キーオン信号LKAKOと、キー走査回路１１のオ
ア回路１４６（第７図）から供給される信号
BT0.1（第８図）が加わる。アンド回路３６５の
出力はベース音キーデータKPとして多重化ライ
ン３４８を介して出力される。 信号BT0.1をアンド回路３６５に入力した理由
は、信号BT0.1が“１”となるブロツクタイミン
グBT0及びBT1の12キー時間の間でのみベース音
キーデータKPを発生させ、この間でベース音の
発音割当て処理を行うようにするためである。下
鍵域エニイキーオン信号LKAKOをアンド回路３
６５に入力した理由は、下鍵域で何らかの鍵が押
圧されているときのみベース音キーデータKPを
発生させて自動ベース音を発生させるためであ
る。尚、第１４図に示したように、メモリモード
（Ｍが“１”）のときは、離鍵後も下鍵域エニイキ
ーオン信号LKAKOが発生され続けるので、ベー
ス音キーデータKPが離鍵後においても発生され
るようになつている。従つて、メモリモードのと
きは下鍵域の音（和音）のみならずベース音も、
離鍵後においても発生し続ける。 尚、ベースパターンデータBassPTのすべての
ビツトがオア回路３６６に入力されており、この
オア回路３６６の出力がベースタイミング信号
BTとして出力される。このベースタイミング信
号BTは、何らかのベースパターンデータBassPT
が発生している間、すなわちベース音を発音すべ
きときに“１”となる。 例えば、根音シフトレジスタ４１に記憶されて
いる根音がＣであるとし、ベースパターンデータ
BassPTが５度を指定しているとすると、第１６
図のKPに示すようにブロツクタイミングBT0の
Ｇのノートタイミングでベース音キーデータKP
が“１”となる。この場合、アンド回路３５２が
動作可能となり、シフトレジスタ４１のステージ
Ｑ５の出力がベース音キーデータKPとして選択
出力されるようになつている。根音Ｃのノートタ
イミングでレジスタ４１に“１”が入力されたと
きから５キー時間後にステージＱ５から“１”が
出力されるので、Ｃのノートタイミングの５キー
時間後のＧ（すなわちＣの５度上の音）のノート
タイミングでキーデータKPが発生する。 和音検出制御回路３０（第１２図）から供給さ
れる根音データRTLDは根音変更検出回路３６７
にも入力される。根音変更検出回路３６７におい
て、アンド回路３７０は根音が変更されたことを
検出する回路である。遅延フリツプフロツプ３６
８はアンド回路３７０の出力“１”（すなわち根
音が変更されたこと）を記憶するためのもので、
アンド回路３６９及びオア回路３７１を介してそ
の記憶を保持する。アンド回路３７０には新しい
根音データRTLDと根音シフトレジスタ４１の第
12ステージＱ１２から出力される古い根音データ
RTLD′を反転した信号とが入力される。従つ
て、今回検出された根音名が前回検出し記憶して
いる根音名と異なる場合は、新しい根音データ
RTLDが“１”となるノートタイミングにおいて
古い根音データRTLD′は“０”（古い根音のノー
トタイミングでないので）であり、アンド回路３
７０の条件が成立し、アンド回路３７０の出力
“１”がオア回路３７１を介して遅延フリツプフ
ロツプ３６８に取込まれる。 ところで、前述のように、根音データRTLDは
複数のノートタイミングで発生することがあり、
その場合、先に到来した根音データRTLDは根音
シフトレジスタ４１には記憶されない偽の根音デ
ータである。しかし、偽の根音データRTLDに対
してもアンド回路３７０の条件は成立し、遅延フ
リツプフロツプ３６８に“１”が取込まれてしま
う。このため、根音データRTLDをノア回路３７
２で反転した信号を自己保持用のアンド回路３６
９に加えるようにしている。従つて、偽の根音デ
ータRTLDによつて遅延フリツプフロツプ３６８
に“１”が取込まれたとしても、その後に到来す
る真の根音データRTLDによつてノア回路３７２
の出力を“０”にしてアンド回路３６９を不動作
にし、偽の根音変更記憶をクリアする。 真の（すなわち最後着の）根音データRTLDの
後には根音データRTLDは生じないので、真の根
音データRTLDに関するアンド回路３７０の出力
が遅延フリツプフロツプ３６８で記憶保持され
る。ノア回路３７２の他の入力には走査サイクル
パルス4.5Mが加えられており、このパルス4.5M
が発生するブロツクタイミングBT0の最初のノー
トタイミングにおいて、遅延フリツプフロツプ３
６８の記憶がクリアされる。従つて、根音が変更
された場合は、根音データRTLDが発生するブロ
ツクタイミングBT10乃至BT13からパルス4.5M
の発生直前のブロツクタイミングBT15までの
間、オア回路３７１の出力は“１”となる。 オア回路３７１の出力はアンド回路３７３に加
わる。アンド回路３７３の他の入力にはＣノート
タイミング信号CNTと信号BT14.15（第８図）が
キー走査回路１１（第７図）から供給される。従
つて、ブロツクタイミングBT14におけるＣのノ
ートタイミングにおいてアンド回路３７３が動作
可能となり、オア回路３７１からの根音変更信号
（変更のとき“１”）を導通して、オア回路３７４
を介して遅延フリツプフロツプ３７５に記憶す
る。ブロツクタイミングBT14のＣノートタイミ
ングは、和音不成立時において発生する根音デー
タRTLDの最後の有効タイミングであり、このと
きになれば、根音変更の有無が確実に判明してい
る。 遅延フリツプフロツプ３７５の出力はアンド回
路３７６からオア回路３７４を介して自己保持さ
れる。オア回路３７４の出力は、根音変更が記憶
されると持続的に“１”となり、アンド回路３７
７に加えられる。アンド回路３７７の他の入力に
はオア回路３６６からのベースタイミング信号
BTが加わる。アンド回路３７７の出力はオア回
路３６３を経由し、１度（根音）のベース音を指
示する信号としてアンド回路３４９に加えられ
る。また、オア回路３７４の出力はインバータ３
７８で反転され、７度あるいは６度あるいは５度
あるいは３度のベースパターンデータをデコード
するためのアンド回路３５９，３６０，３６１，
３６２に夫々入力される。 従つて、根音が変更されたときは、その直後に
発生されるベースパターンデータBassPTのタイ
ミングにおいて、該データBassPTが発生してい
る間中（信号BTが“１”）、アンド回路３７７か
ら“１”が出力され、アンド回路３４９を介して
１度のノートタイミングでベース音キーデータ
KPを発生する。そのとき、ベースパターンデー
タBassPTが１度あるいは８度以外の音程を指定
していたとしても、インバータ３７８の出力
“０”によつてそのデータBassPTのデコード出
力が阻止される。 オア回路３６６から出力されるベースタイミン
グ信号BTは遅延フリツプフロツプ３７９で１キ
ー時間遅延されてナンド回路３８１に入力される
と共に、インバータ３８０で反転されてナンド回
路３８１に入力される。ベースタイミング信号
BTが“０”に立下つたとき、すなわち１つのベ
ース発音タイミングが終わつたとき、１キー時間
の間だけナンド回路３８１の条件が成立し、その
１キー時間の間だけ該ナンド回路３８１の出力が
“０”となる。このナンド回路３８１の出力
“０”によりアンド回路３７６が不動作となり、
遅延フリツプフロツプ３７５における根音変更記
憶信号（“１”）がクリアされる。こうして、根音
が変更された場合は、変更直後のベース音発音タ
イミングで強制的に根音を発音することにより、
根音が変更されたこと（和音が変わつたこと）を
印象づけるようにしている。 オートリズム装置４５（第１図）から供給され
るリズムストツプ信号RSTPあるいはイニシヤル
クリア信号ICがオア回路３８２を介してオア回
路３７４に入力され、上述の根音変更信号と同様
に遅延フリツプフロツプ３７５に記憶されるよう
になつている。リズムストツプ信号RSTPは、リ
ズム選択スイツチがすべてオフになつたときある
いはリズムラン信号RUNが“０”になつたと
き、すなわちオートリズム装置４５内のパターン
発生回路４６（第１図）からパターンデータ
（BassPT）を発生し得ない状態（リズムストツ
プ状態）となつたとき、“１”に立上る。従つ
て、リズムストツプ状態になると、信号RSTPの
“１”が遅延フリツプフロツプ３７５に記憶保持
され、オア回路３７４の出力が“１”となる。リ
ズムストツプ状態のときはベースパターンデータ
BassPTが発生されないので、ベースタイミング
信号BTも発生せず、アンド回路３７７の条件は
成立しない。しかし、リズムストツプ状態が解除
されて、最初のベースパターンデータBassPTが
発生されるとアンド回路３７７の条件が成立す
る。従つて、リズム演奏開始時は、前述の根音変
更の時と同様に、最初のベース音として１度のベ
ース音が強制的に発音される。 ベース音のオクターブコードＢ１′，Ｂ２′，Ｂ
３′はオクターブコード形成回路３８３で形成さ
れる。ベース音域を次のように設定したいという
要求に応え得るようにオクターブコード形成回路
３８３は構成される。 ベース音域設定要求 (1) 根音（１度）はC2，Ｃ＃２，D2…B2の音域
とする。 (2) ８度の従音（１オクターブ上の根音）は
C3，Ｃ＃３，D3…B3の音域とする。 (3) ８度以外の従音（３度、５度、６度、あるい
は７度）は、原則として根音と同じ音域（C2
〜B2）とするが、根音よりも低音になる場合
は１オクターブ上の音域（C3〜B3）とする。 上記(3)の要求を満たすことにより、従音はすべ
て根音よりも高音側で発生されることになり、
「ウオーキング・ベース」が可能となる。ところ
で、Ｃ（すなわちC2音）を根音とする場合は根
音よりも低音になる可能性のある従音はもともと
存在しないこと（C2が最低音であるため）、ある
いは前記第５表に示すようにこのシステムでは
C2（あるいはC3）のオクターブコードＢ１〜Ｂ
３の値は他のＣ＃２〜B2（あるいはＣ＃３〜
B3）のオクターブコードＢ１〜Ｂ３の値と異な
ること、などから、上記要求(1)〜(3)を満たすため
の処理をすべての根音名（Ｃ〜Ｂ）に共通に行う
ことはできない。そこで、根音がＣの場合とそれ
以外（Ｃ＃〜Ｂ）の場合とでは下記第７表のよう
に異なる態様でオクターブコードＢ１〜Ｂ３を決
定するようにしている。オクターブコードＢ１〜
Ｂ３の決定（形成）にあたつては第７表の事象ａ
〜ｇのいずれか１つが適用される。
【表】
第７表においてBQ１，BQ２の欄には、オクタ
ーブコード形成回路３８３内のオア回路３８４及
びアンド回路３８５から発生される信号BQ１及
びBQ２の状態を示してある。音域の欄に示した
音C2，C3あるいは音域Ｃ＃２〜B2等は、各々の
事象ａ〜ｇにおいて発生される可能性のあるベー
ス音の音域を示している。例えば、根音がＣの事
象ａにおいては根音としてC2の音が発生される
ことを意味する。また、根音がＣ以外の事象ｄに
おいては根音としてＣ＃２乃至B2の音が発生さ
れることを意味する。上記要求(1)〜(3)を満たすに
は自ずから第７表のように音域を定めなければな
らないのである。そして、その音域を得るには、
前記第５表のオクターブコード表から明らかなよ
うに、第７表のオクターブコードＢ１〜Ｂ３の欄
に示すようにオクターブコードＢ１〜Ｂ３の値を
定めればよいのである。オクターブコード形成回
路３８３においては、信号BQ１，BQ２の値に応
じて第７表に示すような関係でオクターブコード
Ｂ１〜Ｂ３を発生し得るように、排他オア回路３
８６、アンド回路３８７、インバータ３８８，３
８９により構成されている。尚、第７表の根音Ｃ
以外の場合における「根音よりも高い従音」ある
いは「根音よりも低い従音」においては音名Ｃを
最高音としＣ＃を最低音として判断するようにし
ている。 発生しようとするベース音（７度、６度、５
度、あるいは３度の従音）が根音よりも高いか低
いかは、根音シフトレジスタ４１から出力される
根音データRTLD′のノートタイミングとベース
音キーデータKP（発生しようとする従音のノー
トタイミングを示している）の発生タイミングと
の先後関係から判断するようにしている。ライン
３４８のベース音キーデータKPがアンド回路３
９０に加わり、更にこのアンド回路３９０の出力
がアンド回路３９１，３９２，３９３に加わるよ
うにし、形成されたオクターブコードＢ１，Ｂ
２，Ｂ３をこのベース音キーデータKPのノート
タイミングで該アンド回路３９１，３９２，３９
３を介して選択することによりベース音のオクタ
ーブコードＢ１′，Ｂ２′，Ｂ３′を発生するよう
にしている。このベース音キーデータKPの発生
タイミングでオクターブコードＢ１′，Ｂ２′，Ｂ
３′を取り出すことが、従音の動的な（タイミン
グによる）高低判断の一助となつている。尚、ア
ンド回路３９０にはタイミング信号発生回路２０
のアンド回路１１８（第２図）から供給されるベ
ースチヤンネルタイミング信号PchT（第６図参
照）も加えられているが、これはベース音の割当
て処理のため、すなわちベース音割当て用のチヤ
ンネルタイミングでオクターブコードＢ１′〜Ｂ
３′が出力されるようにするため、である。 遅延フリツプフロツプ３９４、アンド回路３９
５，３９６、オア回路３９７から成る回路は１オ
クターブ上げるべきことを記憶する回路であり、
１オクターブ上げるべき従音（または８度音）の
ノートタイミングで“１”を出力する。アンド回
路３９５及び３９６には走査サイクルパルス
4.5Mを反転した信号が入力される。アンド回路
３９６の他の入力には根音シフトレジスタ４１か
ら出力される根音データRTLD′が加えられる。
走査サイクルパルス4.5Mは最高鍵C7の走査タイ
ミングすなわちブロツクタイミングBT0における
Ｃのノートタイミングで“１”となる。従つて、
ブロツクタイミングBT0のときに発生するＣの根
音データRTLD′はアンド回路３９６で阻止さ
れ、遅延フリツプフロツプ３９４に記憶されな
い。尚、ブロツクタイミングBT2のＣのノートタ
イミングではパルス4.5Mは“０”であるので、
そのときにＣの根音データRTLD′は遅延フリツ
プフロツプ３９４に記憶されるが、オクターブコ
ードＢ１′〜Ｂ３′はベース音キーデータKPにも
とづいてブロツクタイミングBT0，BT1のときの
み出力されるので、ブロツクタイミングBT2以降
BT15までの遅延フリツプフロツプ３９４の状態
は全く無意味なものである。根音データ
RTLD′がＣ以外のノートタイミングで“１”と
なるときは、走査サイクルパルス4.5Mは“０”
となるので、アンド回路３９６を介してその根音
ノートタイミングで“１”が取り込まれる。取り
込まれた“１”は遅延フリツプフロツプ３９４及
びアンド回路３９５を介して、以後自己保持され
る。次の走査サイクルの始めに発生するパルス
4.5Mによつてアンド回路３９５が不動作となり
自己保持がクリアされる。従つて、オクターブコ
ードＢ１′〜Ｂ３′を発生するブロツクタイミング
BT0，BT1の間でみると、根音ノートタイミング
以前（高音順に走査するので、根音より高音のノ
ートタイミング）では遅延フリツプフロツプ３９
４の出力は“０”であり、１オクターブ上げなく
てもよいことを示す。しかし、根音ノートタイミ
ング以後（根音より低音のノートタイミング）で
は遅延フリツプフロツプ３９４の出力は“１”と
なり、１オクターブ上げるべきことを示す。 尚、ベースパターンデータBassPTが８度であ
ることを示すアンド回路３５７の出力B8がオア
回路３９７を介して遅延フリツプフロツプ３９４
に記憶されるようになつている。従つて、８度の
ベース音を発生すべきときは、遅延フリツプフロ
ツプ３９４の出力は常に“１”となり、１オクタ
ーブ上げるべきことを示す。 次に、前記第７表に示した各事象（ａ〜ｇ）別
にオクターブコード形成回路３８３の動作を説明
する。 根音がＣのときは、根音データRTLD′はＣの
ノートタイミングで“１”となる。従つて、前述
の通り、ブロツクタイミングBT0及びBT1のとき
遅延フリツプフロツプ３９４に“１”は記憶され
ない。事象ａの場合、ブロツクタイミングBT0に
おける根音すなわちＣのノートタイミング（第１
６図参照）では、根音データRTLD′とＣノート
タイミング信号CNT（第８図）を入力したアン
ド回路３８５の条件が成立し、その出力信号BQ
２が“１”となる。そのとき、パルス4.5Mによ
つてアンド回路３９５及び３９６が不動作となる
ので、オア回路３９７からアンド回路３９８に与
えられる信号は“０”である。また、Ｃノートタ
イミング信号CNTを反転した信号“０”を入力
したアンド回路３９９の出力も“０”であり、両
アンド回路３９８，３９９の出力を入力したオア
回路３８４の出力信号BQ１も“０”である。従
つて、根音Ｃのノートタイミングにおいて、信号
BQ１は“０”、BQ２は“１”となる。両信号BQ
１，BQ２を入力した排他オア回路３８６の出力
（オクターブコードのビツトＢ１）は“１”、信号
BQ１と信号BQ２をインバータ３８８で反転した
信号を入力したアンド回路３８７の出力（オクタ
ーブコードのビツトＢ２）は“０”、このアンド
回路３８７の出力“０”をインバータ３８９で反
転した信号（オクターブコードのビツトＢ３）は
“１”、となる。従つて、“１”，“０”，“１”とい
う値のオクターブコードＢ３，Ｂ２，Ｂ１がアン
ド回路３９１〜３９３に入力される。事象ａの場
合は、ベース音キーデータKPは根音Ｃのノート
タイミングで“１”となるので、Ｃのノートタイ
ミングで形成された上述の“１”，“０”，“１”と
いう値がアンド回路３９１〜３９３で選択され、
オクターブコードＢ３′，Ｂ２′，Ｂ１′として得
られる。これはC2のオクターブ音域を示してい
る。 事象ｂの場合、ブロツクタイミングBT0のＣの
ノートタイミングでは前述のようにアンド回路３
８５の条件が成立し、信号BQ２が“１”とな
る。一方、８度を示す信号B8が“１”となるの
で、オア回路３９７からアンド回路３９８に与え
られる信号はベース発音中は常に“１”であり、
信号CNTが発生するＣのノートタイミングにお
いてアンド回路３９８の出力BQ１が“１”とな
る。BQ１とBQ２が共に“１”の場合は、排他オ
ア回路３８６の出力（B1）は“０”、アンド回路
３８７の出力（B2）は“０”、インバータ３８９
の出力（B3）は“１”である。従つて、ベース
音キーデータKPが“１”となる８度すなわち根
音Ｃのノートタイミングでは、“100”という値の
オクターブコードＢ３′，Ｂ２′，Ｂ１′が得られ
る。これはC3のオクターブ音域を示している。 事象ｃの場合、発生すべき従音はＣ以外の音名
である。Ｃ以外のノートタイミングでは信号
CNTは“０”であり、アンド回路３８５及び３
９８の出力は“０”となる。アンド回路３９９は
動作可能となるが、根音Ｃの場合は遅延フリツプ
フロツプ３９４の出力は“０”であるためアンド
回路３９９の出力も“０”となる。従つて、信号
BQ１とBQ２が共に“０”となり、排他オア回路
３８６の出力（B1）は“０”、アンド回路３８７
の出力（B2）も“０”、インバータ３８９の出力
（B3）は“１”、となる。従つて、Ｃ以外のノー
トタイミングで“１”となる従音のベース音キー
データKPのタイミングで“100”という値のオク
ターブコードＢ３′，Ｂ２′，Ｂ１′が出力され
る。これは従音がＣ＃２〜B2の音域となること
を示している。 根音がＣ以外のときは、根音データRTLD′が
“１”になるときＣノートタイミング信号CNTは
“０”であるので、アンド回路３８５の出力BQ２
は常に“０”である。また、前述のように根音デ
ータRTLD′はアンド回路３９６、オア回路３９
７を介して遅延フリツプフロツプ３９４に記憶さ
れる。根音のノートタイミングで遅延フリツプフ
ロツプ３９４に“１”が入力されると、１キー時
間遅れて該遅延フリツプフロツプ３９４の出力が
“１”に立上る。一例として、根音がＧのときの
遅延フリツプフロツプ３９４の出力（Ｑ）を第１
６図の３９４−Ｑに示す。走査サイクルパルス
4.5Mのタイミングで古い記憶がクリアされる
と、その１キー時間後のＢのノートタイミングに
おいて遅延フリツプフロツプ３９４の出力が
“０”に立下る。Ｇのノートタイミングで発生し
た根音データRTLD′の“１”が取り込まれる
と、その１キー時間後のＦ＃のノートタイミング
で遅延フリツプフロツプ３９４の出力が“１”に
立上る。従つて、ブロツクタイミングBT0，BT1
において、根音（Ｇ）よりも高音（Ｂ〜Ｇ＃）の
ノートタイミングでは遅延フリツプフロツプ３９
４の出力は“０”であり、低音（Ｆ＃〜Ｃ＃）の
ノートタイミングでは遅延フリツプフロツプ３９
４の出力は“１”となる。 まず、事象ｄの場合、根音（Ｃ以外の音）のノ
ートタイミングでは信号CNTが常に“０”であ
り、アンド回路３９９からオア回路３８４を介し
て遅延フリツプフロツプ３９４の出力が信号BQ
１として与えられる。第１６図の３９４−Ｑにも
示したように根音のノートタイミングでは遅延フ
リツプフロツプ３９４の出力はまだ“０”であ
る。従つて信号BQ１とBQ２が共に“０”であ
り、前述の事象ｃのときと同様に、オクターブコ
ードB3，B2，B1の値は“100”となる。根音のノ
ートタイミングで“１”となるキーデータKPに
もとづいて上記値“100”がオクターブコードＢ
３′，Ｂ２′，Ｂ１′として出力される。これは、
根音の音域がＣ＃２〜B2となることを示してい
る。 事象ｅの場合、８度を示す信号B8がベース音
（８度音）発音中は常に“１”となるので、遅延
フリツプフロツプ３９４の出力が常に“１”とな
り、アンド回路３９９からオア回路３８４を介し
て得られる信号BQ１は常に“１”となる。信号
BQ１が“１”で、BQ２が“０”の場合は、排他
オア回路３８６の出力（B1）は“１”、アンド回
路３８７の出力（B2）も“１”、インバータ３８
９の出力（B3）は“０”、となる。従つて、８度
すなわち根音のノートタイミングでベース音キー
データKPが“１”となるとき、“011”という値
のオクターブコードＢ３′，Ｂ２′，Ｂ１′が出力
される。これは根音の１オクターブ上の音域Ｃ
＃３〜B3を示している。 事象ｆの場合、根音よりも高い従音のノートタ
イミングはブロツクタイミングBT0，BT1におい
て根音のノートタイミングよりも先に発生する。
従つて、根音よりも高い従音のベース音キーデー
タKPが発生されたとき、遅延フリツプフロツプ
３９４にはまだ“１”が記憶されていないので
（第１６図の３９４−Ｑ参照）、オア回路３８４の
出力BQ１は“０”である。ブロツクタイミング
BT0，BT1における音高順位はＣが最高（最先）
であり、以下Ｂ，Ａ＃…Ｃ＃の順である。根音よ
り高い従音がＣ以外の音すなわちＢ，Ａ＃，…Ｄ
（Ｃ＃は最低音すなわちBT1の最後のノートタイ
ミングであるので根音より高い従音になることは
あり得ない）の場合、信号CNTが“０”のとき
にアンド回路３９９が動作可動となり、遅延フリ
ツプフロツプ３９４の出力“０”が信号BQ１と
して使用される。このとき信号BQ１，BQ２が共
に“０”であることにより、前記事象ｃの場合と
同様に、オクターブコードＢ３，Ｂ２，Ｂ１とし
て“100”が得られる。従つて、根音（Ｃ＃２〜
B2）よりも高い従音のオクターブ音域は根音と
同じ（D2〜B2）である。根音よりも高い従音が
Ｃの場合、信号CNTが“１”のときにアンド回
路３９８が動作可能となりオア回路３９７の出力
が信号BQ１として使用される。ブロツクタイミ
ングBT0においてＣノートタイミング信号CNT
が発生するときはパルス4.5Mも発生するので、
アンド回路３９５，３９６からオア回路３９７に
与えられる信号は“０”であり、信号BQ１は
“０”である。従つてオクターブコードＢ３，Ｂ
２，Ｂ１として“100”が得られ、従音としての
Ｃは必らずC3の音高で発生される。 事象ｇの場合、根音よりも低い従音のノートタ
イミングはブロツクタイミングBT0，BT1におい
て根音のノートタイミングよりも後に発生する。
従つて、根音よりも低い従音のベース音キーデー
タKPが発生されたときは、遅延フリツプフロツ
プ３９４に既に“１”が記憶されており（第１６
図の３９４−Ｑ参照）、アンド回路３９９からオ
ア回路３８４を介して出力される信号BQ１は
“１”となる。信号BQ１が“１”でBQ２が
“０”のときは、前記事象ｅの場合と同様に、オ
クターブコードＢ３，Ｂ２，Ｂ１として“011”
が得られ、Ｃ＃３〜C4の音域が設定される。但
し、前述のようにＣは根音よりも高い従音として
処理され、かつＢはＣ以外の根音においてその根
音より低い従音とはなり得ないことから、このオ
クターブコードＢ３，Ｂ２，Ｂ１（“011”）によ
つて定められる根音よりも低い従音の音域はＣ
＃３〜Ａ＃３である。これは根音の音域（Ｃ＃２
〜B2）よりも１オクターブ上の音域である。 ベース音キーデータ形成回路４２から発生され
たベース音キーデータKPは第１０図に示す発音
割当て制御部１９のアンド回路１７２に供給され
る。アンド回路１７２の他の入力には１キー時間
の後半を示す後半期間信号H2と、タイミング信
号発生回路２０（第２図）から供給されるベース
チヤンネルタイミング信号PchT（第６図）が加
えられる。従つて、ブロツクタイミングBT0，
BT1内の所要のノートタイミングにおいてベース
音キーデータKPが発生すると（第１６図のKP参
照）、そのキーデータKPが発生している１キー時
間内の後半の11ビツトタイムにおける２番目のチ
ヤンネルタイミング（PchTの発生タイミング）
においてアンド回路１７２の条件が成立し、該ア
ンド回路１７２の出力“１”にもとづいてオア回
路１７４からロード信号LDが発生される。この
ロード信号LDにより、カレントキーオンメモリ
１７７及びキーオンメモリ１７８にベースチヤン
ネルタイミング（PchT）に対応して“１”が取
込まれる。 また、ロード信号LDは第９図に示すキーコー
ドメモリ２４に供給される。ベース音キーデータ
KPが発生する１キー時間内の前半及び後半の11
ビツトタイムにおけるベースチヤンネルタイミン
グにおいては、第１５図のオクターブコード形成
回路３８３内のアンド回路３９０の条件が成立
し、そのベースチヤンネルタイミング（PchT）
に同期してオクターブコードＢ１′〜Ｂ３′が出力
される。このオクターブコードＢ１′〜Ｂ３′は第
９図のオクターブコード変換回路２６に供給さ
れ、オア回路４００，４０１，４０２を夫々経由
してアンド回路４０３，４０４，４０５に夫々入
力される。オクターブコード変換回路２６内のア
ンド回路４０６には、ベースチヤンネルタイミン
グ信号PchTとベース音キーデータ形成回路４２
（第１５図）から供給されるベースタイミング信
号BTと下鍵域キーオンメモリ３９（第１４図）
から供給される下鍵域エニイキーオン信号
LKAKOが入力される。アンド回路４０６の出力
はオア回路１５６を介してアンド回路４０３〜４
０５に加わる。 従つて、何らかの鍵が下鍵域で押圧されており
（LKAKOが“１”）、かつ、ベース音を発音すべ
きとき（BTが“１”）、ベースチヤンネルタイミ
ングにおいて（PchTが“１”）、アンド回路４０
３〜４０５が動作可能となり、オア回路４００〜
４０２を介して与えられるベース音のオクターブ
コードＢ１′〜Ｂ３′を選択し、オア回路１５７〜
１５９を介して出力する。このとき、インバータ
１５５の出力“０”により走査キー表示ライン１
２から与えられるオクターブコードＢ１〜Ｂ３は
アンド回路１５２〜１５４で阻止される。 ベース音のオクターブコードＢ１′〜Ｂ３′がオ
クターブコード変換回路２６から選択出力される
タイミングは、ベースチヤンネルタイミングに対
応してベース音割当てのためのロード信号LDが
発生されるタイミングに一致している。 また、このとき走査キー表示ライン１２に供給
されているノートコードＮ１〜Ｎ４は、現在の
（すなわちベース音キーデータKPが発生している
今現在の）ノートタイミングがどの音名に相当す
るかを、すなわちベース音の音名を、表わしてい
る。これは、前述の第１２図の和音検出制御回路
３０あるいは第１５図の自動ベースコード処理回
路４０における処理がすべて、キー走査における
ノートタイミング（第８図あるいは第１６図参
照）に同期して行なわれていることからも明らか
である。従つて、ベース音割当てのためのロード
信号LDが発生したとき、キーコードメモリ２４
の入力側には、発生すべき（割当てるべき）ベー
ス音の音名を示すノートコードＮ１〜Ｎ４とその
ベース音のオクターブ音域を示すオクターブコー
ドＢ１〜Ｂ３（Ｂ１′〜Ｂ３′）が与えられてお
り、このベース音を示すキーコードＮ１〜Ｂ３が
ロード信号LDの発生タイミングであるベースチ
ヤンネルのタイミングに同期して該キーコードメ
モリ２４に取込まれ、記憶される。こうして、ベ
ース音は信号PchTによつて指示される専用の１
つのチヤンネルに割当てられる。 尚、カレントキーオンメモリ１７７（第１０
図）にはベースチヤンネルのタイミングで一旦
“１”が取込まれるが、これは無意味なデータで
ある。何故なら、ベース音割当て処理のためにカ
レントキーオンメモリ１７７の出力（KON′）を
使用することはないからである。キーオンメモリ
１７８にベースチヤンネルのタイミングで記憶さ
れた“１”は、ベース音を発音すべきことを示す
キーオン信号KO１として利用される。このベー
スチヤンネルのキーオン信号KO１はアンド回路
１８１を介して記憶保持される。アンド回路１８
１の他の入力にはアンド回路４０７の出力がオア
回路４０８を介して与えられる。アンド回路４０
７には前述のアンド回路４０６（第９図）と同様
に、下鍵域エニイキーオン信号LKAKO、ベース
タイミング信号BT、ベースチヤンネルタイミン
グ信号PchTが入力される。信号LKAKO及びBT
が“１”のときは、信号PchTの発生タイミング
毎にアンド回路４０７を介してアンド回路１８１
が動作可能となり、ベースチヤンネルのキーオン
信号KO１を記憶保持する。ベース発音タイミン
グが終了してベースタイミング信号BTが“０”
に立下つたとき、あるいは下鍵域ですべての鍵が
離鍵されたとき（LKAKOが“０”）に、ベース
チヤンネルのキーオン信号KO１がクリアされ
る。前述のように、信号LKAKOはメモリモード
のときは離鍵後も“１”を保持するので（第１４
図参照）、ベース音にもメモリ機能が適用され
る。 シングルフインガーモードにおける和音検出 シングルフインガーモード（SF）において
は、鍵盤の下鍵域は、発音すべき音そのものを指
定するのではなく、和音の根音と和音種類を指定
するために使用される。従来は、シングルフイン
ガーモードにおける根音指定と和音種類指定は
別々の鍵盤（例えば下鍵盤とペダル鍵盤）あるい
はスイツチ列を用いて行うようにしていたが、こ
の発明の電子楽器では一つの（一列の）鍵盤（下
鍵域）を用いて両方を指定し得るようにしてい
る。 すなわち、下鍵域（Ｆ＃３〜C2）において、
根音名に対応する１つの鍵を最端音（この実施例
では最高音としているが、最低音としてもよい）
として押圧し、それ以外の鍵で和音種類を指定す
るものとしている。詳しくは、根音名を最高音と
して押鍵する場合は、その根音鍵よりも低音側の
鍵で和音種類を押鍵するものとする。和音種類の
指定方法は、白鍵を押圧することによりセブンス
和音を指定し、黒鍵を押圧することによりマイナ
和音を指定し、根音鍵以外は何も押圧しないこと
によりメジヤ和音を指定するものとする。尚、和
音種類の指定方法は白鍵と黒鍵で区別する方法に
限らず他の適当な方法、例えば鍵域で区別する
等、を採用することもできなくはない。 第１２図の和音検出制御回路３０内のSF根音
検出優先回路３２では、１走査サイクルの下鍵域
キーデータLKKDにおいて最初に“１”となる
（先頭の）ノートタイミングすなわち下鍵域の最
高押圧鍵の走査タイミングを優先検出することに
より、シングルフインガーモード演奏において指
定されている根音名を検出する。キー走査は高音
順に行われているので、最初に“１”になつたノ
ートタイミングが最高押圧鍵のキー走査タイミン
グである。 SF根音検出優先回路３２の遅延フリツプフロ
ツプ２７１の記憶はキヤンセル信号（第８
図参照）によつて下鍵域走査タイミング（第８図
参照）の前にクリアされている。下鍵域で押圧さ
れている最高音のキー走査タイミング以前では、
下鍵域キーデータLKKDは“０”であり、遅延フ
リツプフロツプ２７１の状態は“０”である。下
鍵域最高押圧鍵のキー走査タイミングになると、
下鍵域キーデータLKKDは“１”となる。このと
き、遅延フリツプフロツプ２７１はその１キー時
間前のキー走査結果“０”を遅延出力しており、
インバータ２７３の出力は“１”となつている。
また、アンド回路２７４に加えられているシング
ルフインガーモード信号SFはシングルフインガ
ーモードのとき“１”である。従つて、インバー
タ２７３の出力及び下鍵域キーデータLKKDが入
力されたアンド回路２７４は、１走査サイクルで
下鍵域キーデータLKKDが最初に“１”となつた
ときに、すなわち下鍵域最高押圧鍵の走査タイミ
ング（ノートタイミング）で、“１”を出力す
る。 最高押圧鍵の次のキー走査タイミングでは、遅
延フリツプフロツプ２７１の出力が“１”に立上
り（最高音キーデータを１キー時間遅延したも
の）、以後、次の走査サイクルでキヤンセル信号
が“０”になるまで“１”を保持する。従
つて、下鍵域最高押圧鍵よりも低音側の（キー走
査順位が後の）鍵の走査タイミングでキーデータ
LKKDが“１”になつても、遅延フリツプフロツ
プ２７１の出力“１”を反転したインバータ２７
３の出力“０”により、それらの低音側のキーデ
ータLKKDはアンド回路２７４で阻止される。こ
うして、下鍵域最高押圧鍵のキーデータ
（LKKD）のみが優先選択され、アンド回路２７
４から出力される。アンド回路２７４の出力は、
シングルフインガーモード演奏における和音の根
音のノートタイミングを示すデータSFRTLDと
してアンド回路４０９に加わり、更にオア回路２
９７を経由して根音データRTLDとして出力され
る。 アンド回路４０９の他の入力にはオア回路４１
０を介して下鍵域エニイニユーキーオン信号
LANKOが加えられる。この信号LANKOは、前
述の通り、第１３図の下鍵域ニユーキーオン検出
回路３８から供給されるものである。 ここで、下鍵域でC3の鍵とＡ＃２の鍵（黒
鍵）が押圧されているものとして、下鍵域キーデ
ータLKKDの発生例及び遅延フリツプフロツプ２
７１の出力（２７１−Ｑ）及びアンド回路２７４
の出力SFRTLDの一例を第１７図に示す。時分
割多重化データである下鍵域キーデータLKKD
（ブロツクタイミングBT7からBT10の１キー時間
目までの間で発生する）の先頭に現われるC3の
タイミングでデータSFRTLDが発生し、その次
のタイミングで遅延フリツプフロツプ２７１の出
力（２７１−Ｑ）が“１”に立上ることによりＡ
＃２のキーデータはアンド回路２７４で阻止され
る。 第１３図を参照して既に説明したように、下鍵
域エニイニユーキーオン信号LANKOは、新たに
押圧された鍵（ニユーキー）の走査タイミングか
ら“１”に立上り、以後、次の走査サイクルの下
鍵域走査タイミングの前にキヤンセル信号
によつてクリアされるまで“１”を持続する信号
である。従つて、下鍵域最高押圧鍵が初めて押圧
されたものであれば、データSFRTLDの発生タ
イミング（最高押圧鍵のタイミング）で信号
LANKOが“１”となるが、そうでなければ最高
押圧鍵データSFRTLDの発生タイミングにおい
ては信号LANKOは“０”である。第１７図の例
で、下鍵域最高押圧鍵C3が初めて押圧されたの
であればC3の走査タイミングから信号LANKOが
“１”に立上り、そのとき発生したデータ
SFRTLDがアンド回路４０９（第１２図）で選
択され、オア回路２９７を介して根音データ
RTLDとして出力される。しかし、最高押圧鍵
C3よりも低いＡ＃２の鍵が初めて押圧されたの
であれば、Ａ＃２の走査タイミングで信号
LANKOが“１”に立上るので、C3の走査タイミ
ングでは信号LANKOはまだ“０”であり、デー
タSFRTLDはアンド回路４０９で阻止され、根
音データRTLDは発生されない。エニイニユーキ
ーオン信号LANKOが全く発生されなかつた場合
も同様に、データSFRTLDは阻止される。従つ
て、シングルフインガーモードにおいては、下鍵
域最高押圧鍵が新たに押圧されたときだけ、すな
わち根音が変更されたときだけ、根音データ
RTLDが出力される。このシングルフインガーモ
ードにおける根音データRTLDは、フインガード
コードモードの場合とは異なり、下鍵域走査タイ
ミング（ブロツクタイミングBT7〜BT9及び最低
鍵走査タイミングCNT）の間に発生される。 第１２図において、SF根音検出優先回路３２
と下鍵域キーデータレジスタ３５との間に設けら
れているインバータ２７５及びアンド回路２６９
は、下鍵域キーデータLKKDをレジスタ３５に記
憶する際に、優先回路３２で優先選択した最高音
（根音）のキーデータ（LKKD）をキヤンセル
し、和音種類を指定するキーデータのみを選択す
るための回路である。アンド回路２６９の一方入
力に加えられるキーデータLKKDとして最高押圧
鍵のデータ“１”（第１７図の例ではC3）が現わ
れるとき、アンド回路２７４の出力SFRTLDは
“１”であり、インバータ２７５の出力は“０”
となる。従つて、最高押圧鍵（すなわち根音）の
キーデータLKKDはアンド回路２６９で阻止さ
れ、レジスタ３５には加えられない。最高押圧鍵
の走査タイミング（SFRTLD）以外はインバー
タ２７５の出力は“１”であり、低音側の（すな
わち和音種類を指定する）キーデータLKKDがア
ンド回路２６９で選択されてオア回路２７６，２
７７を介してレジスタ３５に取込まれる。アンド
回路２６９の出力の一例を第１７図の２６９に示
す。最高押圧鍵C3のキーデータがキヤンセルさ
れて、鍵Ａ＃２のキーデータだけが選択されてい
る。 記憶保持用のアンド回路２７８は下鍵域走査タ
イミングの間動作可能となつているため（5.6
と14.15が“１”）、レジスタ３５に取込まれた
和音種類を指定するキーデータは、12ステージの
該レジスタ３５内を循環して記憶される。レジス
タ３５のステージＱ１，Ｑ３，Ｑ６，Ｑ８，Ｑ１
０の出力は黒鍵検出用オア回路４１２に入力さ
れ、ステージＱ２，Ｑ４，Ｑ５，Ｑ７，Ｑ９，Ｑ
１１の出力とオア回路２７７の出力が白鍵検出用
オア回路４１３に入力される。オア回路４１２及
び４１３の出力はマイナ和音メモリ３６のアンド
回路４１４及びセブンス和音メモリ３７のアンド
回路４１５に夫々加えられる。アンド回路４１４
及び４１５の他の入力には最低鍵C2の走査タイ
ミングを示す信号CLT（第８図）がキー走査回
路１１（第７図）から供給される。最低鍵C2の
キー走査タイミングにおいてアンド回路４１４及
び４１５が動作可能となり、オア回路４１２及び
４１３の出力が該アンド回路４１４，４１５を介
して遅延フリツプフロツプ３０４及び３０５に
夫々取込まれる。このとき、信号CLTを反転し
たノア回路３０８の出力“０”により、遅延フリ
ツプフロツプ３０４及び３０５の古い記憶状態は
クリアされる。次のタイミングで信号CLTが
“０”になると、ノア回路３０８の出力が“１”
となり、直前に取込んだオア回路４１２及び４１
３の出力信号状態がアンド回路３０６及び３０７
を介して遅延フリツプフロツプ３０４，３０５で
夫々自己保持される。 最低鍵走査タイミング信号CLTが発生したと
きは、キーデータLKKDとして最低鍵C2のデー
タが発生しており、レジスタ３５の第12ステージ
Ｑ１２から出力されるデータもＣのデータ（C3
のキーデータ）である。従つて、オア回路２７７
から白鍵検出用オア回路４１３にはＣの鍵（下鍵
域のC3あるいはC2）が押圧されているか否かを
示すキーデータ（ノートデータ）が与えられる。
このとき、レジスタ３５のステージＱ１乃至Ｑ１
１からは、Ｃの走査タイミングよりも１キー時間
乃至11キー時間前の走査タイミングに対応するＣ
＃乃至Ｂのキーデータ（ノートデータ）を夫々１
キー時間乃至11キー時間遅延したものが出力され
ている。従つて、ステージＱ２，Ｑ４，Ｑ５，Ｑ
７，Ｑ９，Ｑ１１からはＤ，Ｅ，Ｆ，Ｇ，Ａ，Ｂ
（すなわち白鍵）のキーデータが夫々出力されて
いる。また、ステージＱ１，Ｑ３，Ｑ６，Ｑ８，
Ｑ１０からはＣ＃，Ｄ＃，Ｆ＃，Ｇ＃，Ａ＃（す
なわち黒鍵）のキーデータが夫々出力されてい
る。 従つて、和音種類を指定する鍵として何らかの
白鍵が押圧されていれば、最低鍵走査タイミング
において（CLTが“１”）、オア回路２７７の出
力あるいはレジスタ３５のステージＱ２，Ｑ４，
Ｑ５，Ｑ７，Ｑ９，Ｑ１１のいずれかから“１”
が出力され、オア回路４１３からアンド回路４１
５を介してセブンス和音メモリ３７の遅延フリツ
プフロツプ３０５に“１”が記憶される。また、
和音種類を指定する鍵として何らかの黒鍵が押圧
されていれば、最低鍵走査タイミングにおいて、
レジスタ３５のステージＱ１，Ｑ３，Ｑ６，Ｑ
８，Ｑ１０のいずれかから“１”が出力され、オ
ア回路４１２からアンド回路４１４を介してマイ
ナ和音メモリ３６の遅延フリツプフロツプ３０４
に“１”が記憶される。また、和音種類を指定す
る鍵が何も押圧されていない場合は、最低鍵走査
タイミングにおいてオア回路４１２及び４１３の
出力は共に“０”であり、遅延フリツプフロツプ
３０４及び３０５には“０”が記憶される。 前述のように、遅延フリツプフロツプ３０４及
び３０５の出力は遅延フリツプフロツプ３１４及
び３１５に転送されるが、この転送は遅延フリツ
プフロツプ２９９に“１”が記憶されたときにだ
け行われる。シングルフインガーモードの場合
は、シングルフインガーモード信号SFによりア
ンド回路４１１が動作可能となり、オア回路４１
０の出力“１”が該アンド回路４１１及びオア回
路２９８を介して遅延フリツプフロツプ２９９に
記憶される。前述のように、オア回路４１０には
下鍵域エニイニユーキーオン信号LANKOが与え
られている。従つて、下鍵域で何らかの鍵が新た
に押圧されたとき、すなわち根音が変更されたと
き（第１７図の例ではC3がニユーキーのとき）
あるいは和音種類が変更されたとき（第１７図の
例ではＡ＃２がニユーキーのとき）に遅延フリツ
プフロツプ２９９に“１”が記憶され、これによ
り遅延フリツプフロツプ３１４及び３１５の古い
記憶をクリアして遅延フリツプフロツプ３０４及
び３０５の出力を該フリツプフロツプ３１４及び
３１５に取込む。 尚、オア回路４１０の他の入力にはモード切換
制御回路１５（第４図）から供給される信号△
を反転した信号△Ｆが加えられる。信号△はモ
ード切換時に（フインガードコードモードとシン
グルフインガーモードとの間の切換も含む）、
4.5ms＋αの間だけ“０”となる信号であるので
（第５図）、その逆に信号△Ｆはモード切換時の約
１走査サイクル（4.5ms＋α）の間だけ“１”に
なる。この信号△Ｆはモード切換時にマイナ和音
メモリ３６及びセブンス和音メモリ３７の記憶デ
ータmin，7thをクリアする働きをする。 例えば、フインガードコードモードからシング
ルフインガーモードに切換わつた場合、パルス
4.5Mのタイミングで信号△Ｆが“１”に立上る
と（第５図に示すように△が“０”に立下るた
め）、それより１キー時間遅れて信号SFが“１”
に立上る（第４図のラツチ回路１４−４参照）。
この信号SFと△Ｆにもどづいてアンド回路４１
１（第１２図）の出力は4.5msの間“１”とな
り、遅延フリツプフロツプ２９９に記憶される。
この遅延フリツプフロツプ２９９の出力“１”に
もとづいて、遅延フリツプフロツプ３１４及び３
１５に記憶されていたフインガードコードモード
における和音種類データmin，7thがクリアされ
る。このとき遅延フリツプフロツプ３０４及び３
０５から遅延フリツプフロツプ３１４及び３１５
に取込まれたデータは“０”である。何故なら、
第４図に示すように、フインガードコードモード
からシングルフインガーモードへのモード切換時
に信号△が“０”になるとき、インバータ８６
からオア回路８７を介して信号△（すなわち△
Ｆ）と同じ時間幅のモード切換パルス△ABCが
発生されるからである。このモード切換パルス△
ABCによつて、キー走査回路１１のアンド回路
１４２（第７図）において１走査サイクルの間だ
け下鍵域のキーデータ（LKが“１”のときの
KD）が阻止される。従つて、第１２図のオア回
路４１０に入力した信号△Ｆにもとづいてマイナ
和音メモリ３６及びセブンス和音メモリ３７をク
リアしたとき、下鍵域キーデータLKKDは発生し
ていず、黒鍵検出用オア回路４１２及び白鍵検出
用オア回路４１３から遅延フリツプフロツプ３０
４及び３０５に取込まれるデータは“０”であ
る。 尚、第１２図の和音検出制御回路３０におい
て、SF和音種類検出部３３（第１図）に相当す
る部分は今まで説明した部分すべてであり、参照
符号では、３５，３６，３７，２６９，２７５，
２９９，４０９〜４１５等で示された回路部分で
ある。 シングルフインガーモードの和音キーデータ形成 根音データRTLDはフインガードコードモード
の場合と同様に第１５図の根音シフトレジスタ４
１に記憶される。フインガードコードモードの場
合と異なる点は、シングルフインガーモードにお
ける根音データRTLDは、下鍵域走査タイミング
（BT7〜BT9及びCLTすなわちBT10の１キー時間
目）において発生するという点と、単一のキー走
査タイミングでしか発生しないという点である。
根音のノートタイミングで“１”となるデータが
シフトレジスタ４１で順次遅延され、各ステージ
Ｑ１〜Ｑ１１から各度数（７，７b，６，６b，
５，５b，４，３，３b，２，２b）に相当する従
音音名を示すノートタイミングで“１”が出力さ
れるのは前述の通りである。また、ノア回路３４
５とアンド回路３４６とによつて後着優先回路が
構成されているため、根音の変更によつて新しい
根音データRTLDが与えられると古い根音データ
RTLD′がクリアされるのも前述と同様である。 シフトレジスタ４１のステージＱ２及びＱ５か
ら出力される短７度（７b）及び完全５度(5)に対
応するデータはSF和音キーデータ形成回路４３
内のアンド回路４１６及び４１７に夫々入力され
る。また、シフトレジスタ４１のステージＱ８及
びＱ９の出力が加えられる長３度(3)と短３度（３
b）の切換用のアンド回路３５５及び３５６はSF
和音キーデータ形成回路４３の一部ともなつてい
る。第１２図のマイナ和音メモリ３６から供給さ
れるマイナ和音データminの“１”または“０”
に応じてアンド回路３５５または３５６において
長３度あるいは短３度のどちらか一方の従音ノー
トタイミングデータが選択されるのは前述と同様
である。第１２図のセブンス和音メモリ３７から
供給されるセブンス和音データ7thがアンド回路
４１６に加わり、該データ7thを反転した信号が
アンド回路４１７に加わる。従つて、セブンス和
音のときはデータ7thが“１”であるからアンド
回路４１６において短７度（７b）に相当する従
音ノートタイミングデータが選択され、完全５度
の従音ノートタイミングデータは選択されない。
セブンス和音でないときはデータ7thが“０”で
あるからアンド回路４１７において完全５度(5)に
相当する従音ノートタイミングデータが選択さ
れ、短７度の従音ノートタイミングデータは選択
されない。 アンド回路３５５，３５６，４１６，４１７の
出力及びオア回路３４４から出力される根音（１
度）のノートタイミングを示すデータはオア回路
４１８にてオア合成され、シングルフインガーモ
ードの和音構成音を示す時分割多重化データとし
て１本のライン４１９に与えられる。ライン４１
９のデータはアンド回路４２０を介してアンド回
路４２１に供給される。アンド回路４２０にはシ
ングルフインガーモード信号SFが入力されてお
り、シングルフインガーモードのときだけライン
４１９の多重化データを選択する。アンド回路４
２１の他の入力にはキー走査回路１１のオア回路
１４８（第７図）から供給される信号BT12.13
（第８図）と下鍵域キーオンメモリ３９（第１４
図）から供給される下鍵域エニイキーオン信号
LKAKOが加えられる。アンド回路４２１の出力
はシングルフインガー和音キーデータSFKLとし
て、第１０図のウインドウ回路２１内のオア回路
１６９に供給される。 従つて、シングルフインガー和音キーデータ
SFKLは、シングルフインガーモードのときに
（SFが“１”）、下鍵域で何らかの鍵が押圧されて
いること（LKAKOが“１”）を条件に、ブロツ
クタイミングBT12及びBT13（BT12.13が
“１”）において発生される。ブロツクタイミング
BT12，BT13における12キー時間の間に根音デー
タは根音シフトレジスタ４１内を１巡し、各ステ
ージＱ１〜Ｑ１２から根音及び各度数（７，７
b，…２b，２）に相当する音名のノートタイミン
グで順次“１”が出力される。各度数（７，７
b，…２b，２）に対応するステージＱ１〜Ｑ１１
から“１”が出力されるノートタイミング（すな
わち各度数に対応する音名）は、根音データ
RTLD′のノートタイミング（すなわち根音名）
に応じて定まることは、既にベース音キーデータ
形成に関連して説明した通りである。 第１７図のSFKLには、下鍵域でC3とＡ＃２
（黒鍵）が押圧された場合に発生される和音キー
データSFKLを示した。指定された和音はＣマイ
ナ和音であるので、ＣとＧとＤ＃のノートタイミ
ングにおいてキーデータSFKLは“１”となる。
すなわち、ブロツクタイミングBT12のＣのノー
トタイミングにおいて根音データRTLD′が
“１”となり、アンド回路３４６、オア回路３４
４を介してオア回路４１８に加えられ、キーデー
タSFKLとして出力される。セブンス和音データ
7thは“０”であるので、根音データRTLD′を２
キー時間遅延したステージＱ２の出力はアンド回
路４１６で選択されない。しかしアンド回路４１
７は動作可能であり、Ｃのノートタイミングデー
タ（RTLD′）を５キー時間遅延したステージＱ
５の出力はＧのノートタイミングで“１”とな
り、このステージＱ５の出力“１”が該アンド回
路４１７からオア回路４１８に加えられる。従つ
て、キーデータSFKLは５度の従音であるＧのノ
ートタイミングで“１”となる。マイナ和音デー
タminは“１”であるので、アンド回路３５５が
不動作、アンド回路３５６が動作可能となり、Ｃ
のノートタイミングデータ（RTLD′）を９キー
時間遅延したステージＱ９の出力はＤ＃のノート
タイミングで“１”となり、このステージＱ９の
出力“１”がアンド回路３５６からオア回路４１
８に加えられる。従つて、キーデータSFKLは短
３度の従音であるＤ＃のノートタイミングで
“１”となる。 尚、メジヤ和音の場合はデータmin，7thが共
に“０”であるので、１度及び５度（アンド回路
４１７により）及び長３度（アンド回路３５５に
より）の３音の対応してキーデータSFKLが発生
される。また、セブンス和音の場合はデータmin
が“０”、7thが“１”であるので、１度及び短７
度（アンド回路４１６により）及び長３度（アン
ド回路３５５により）の３音に対応してキーデー
タSFKLが発生される。また、マイナセブンス和
音の場合はデータmin，7thが共に“１”である
ので、１度及び短７度及び短３度の３音に対応し
てキーデータSFKLが発生される。 第１０図のオア回路１６９に供給されたキーデ
ータSFKLは下鍵域キーデータKLとして発音割
当て制御部１９に供給される。従つて、前述の下
鍵域キーデータKLの割当て処理と同様にして、
下鍵域チヤンネルタイミング信号LchTによつて
示される下鍵域用発音チヤンネルのいずれかに和
音構成音の３度（SFKLによつて示された３音）
が夫々割当てられる。但し、このシングルフイン
ガー和音キーデータSFKLが発生するブロツクタ
イミングBT12及びBT13において、キー走査回路
１１からライン１２を介して供給されるオクター
ブコードB3，B2，B1の値は“110”であり、実際
のオクターブ音域（第５表参照）には対応してい
ない。そのため、第９図のオクターブコード変換
回路２６においてこのオクターブコードB1〜Ｂ
の値を所定の音域に対応する値に変更するように
している。すなわち、シングルフインガーモード
信号SFと信号BT12.13がアンド回路１６０に入
力され、シングルフインガーモードのとき（SF
が“１”）キーデータSFKLが発生するブロツク
タイミングBT12及びBT13（BT12.13が“１”）
において該アンド回路１６０の出力が“１”とな
る。このアンド回路１６０の出力“１”はインバ
ータ１６１で反転され、アンド回路１５３を不動
作にする。このアンド回路１５３にはライン１２
から与えられるオクターブコードＢ１〜Ｂ３のビ
ツトB2が入力されており、このビツトB2の値が
強制的に“０”に変更される。従つてオクターブ
コード変換回路２６に入力されたライン１２のオ
クターブコードB3，B2，B1の値は“110”から
“100”に変更されて出力される。これは前記第５
表に示すようにC3〜Ｃ＃２の音域を示すもので
ある。尚、ライン１２のノートコードＮ１〜Ｎ４
は、キーデータSFKLの各ノートタイミングに対
応する音名を示すものであるので、そのまま利用
する。従つて、この実施例では、シングルフイン
ガーモードにおける和音はC3〜Ｃ＃２の音域で
発生される。 ところで、シングルフインガーモードの場合は
下鍵域のキーデータKDは実際に発音される和音
構成音を直接示しているわけではない。従つて、
キー走査回路１１から与えられる下鍵域のキーデ
ータKDをカレントキーオンメモリ１７７（第１
０図）で利用することはできない。そのため、カ
レントキーオンメモリ１７７のクリアのために利
用するキーデータKDを阻止するためにアンド回
路１９９とナンド回路２０２（第１０図）が設け
られている。シングルフインガーモードのとき
（SFが“１”）下鍵域走査タイミングにおいて
（LKが“１”）ナンド回路２０２の出力が“０”
となり、オア回路１９８を経由して供給される下
鍵域のキーデータKDがすべて阻止される。従つ
て、シングルフインガーモードの場合は、ロード
信号LDによつて下鍵域チヤンネルタイミングで
カレントキーオンメモリ１７７に“１”が一時的
に取込まれたとしても、その後に同じチヤンネル
タイミングで一致信号EQが比較回路２５から発
生されたときに直ちにクリアされる。 キーオンメモリ１７８における下鍵域チヤンネ
ルのキーオン信号KO１の記憶は、シングルフイ
ンガーモードにおいては下鍵域エニイキーオン信
号LKAKOにもとづいて保持される。第１４図に
示す下鍵域キーオンメモリ３９から供給された下
鍵域エニイキーオン信号LKAKOが第１０図のイ
ンバータ４２２で反転されてオア回路２１１に加
わる。メモリモードでない場合は、下鍵域エニイ
キーオン信号LKAKOは下鍵域で何も鍵が押圧さ
れなくなると“０”に立下る。信号LKAKOが
“０”になると、インバータ４２２の出力が
“１”となり、オア回路２１１からアンド回路２
１２に“１”が加わり、更に下鍵域チヤンネルタ
イミングにおいて（LchTが“１”）アンド回路２
１２からノア回路２０６に“１”が加わる。これ
により、ノア回路２０６の出力が下鍵域チヤンネ
ルタイミングで“０”となり、下鍵域チヤンネル
のキーオン信号KO１がすべて“０”にクリアさ
れる。 メモリモード（Ｍが“１”）のときは前述のよ
うに下鍵域エニイキーオン信号LKAKOは“１”
を持続するので、下鍵域で根音及び和音種類を指
定していた鍵が離されても、下鍵域チヤンネルの
キーオン信号KO１はクリアされず、“１”を保
持する。また、このとき第１５図のSF和音キー
データ形成回路４３内のアンド回路４２１も信号
LKAKOによつて動作可能となつているのでキー
データSFKLも出続ける。 メモリモードのときは、和音が変更されたとき
にキーオンメモリ１７８の下鍵域キーオン信号
KO１がクリアされる。和音が変更されると、今
まで下鍵域チヤンネルに割当てられていなかつた
音のキーデータSFKLが発生される。この新たな
キーデータSFKLが発生される１キー時間の間、
下鍵域チヤンネルタイミングにおいて比較回路２
５（第９図）から一致信号EQは発生されない。
従つて、新たなキーデータSFKLが発生した１キ
ー時間の後半の11ビツトタイムにおいて遅延フリ
ツプフロツプ１９３（第１０図）の出力
LKOEXTは“０”であり、インバータ２１４の
出力が“１”となる。また、下鍵域チヤンネルに
対応するカレントキーオンメモリ１７７の出力
KON′も既にクリアされて“０”となつている。
従つて、新たなキーデータSFKLが発生した１キ
ー時間の後半の11ビツトタイム（H2が“１”）に
おいて、アンド回路２１３の条件が成立し、アン
ド回路２１２の出力が下鍵域チヤンネルタイミン
グ（LchTが“１”）で“１”となり、下鍵域チヤ
ンネルのすべてのキーオン信号KO１がクリアさ
れる。 一方、和音が変更されない場合は、キーデータ
SFKLが発生する毎にいずれかの下鍵域チヤンネ
ルタイミングにおいて一致信号EQが発生され、
アンド回路１８３に与えられる。シングルフイン
ガーモードの場合はオア回路１８７に加わる信号
SFが“１”であり、アンド回路１８４が動作不
能となり、アンド回路２１５が動作可能となる。
アンド回路２１５の他の入力にはキーオンメモリ
１７８からのキーオン信号KO１が加えられてお
り、その出力はオア回路１８５を介してアンド回
路１８３の他の入力に加えられる。従つて、シン
グルフインガーモードの場合はキーオン信号KO
１が発生していることを条件に、上記一致信号
EQがアンド回路１８３で選択され、遅延フリツ
プフロツプ１９３に記憶される。この遅延フリツ
プフロツプ１９３の出力LKOEXT（“１”）によ
りアンド回路２１３の条件は成立せず、キーオン
信号KO１はクリアされない。尚、メモリモード
において離鍵後も記憶されている和音と同じ和音
を指定する鍵が新たに押鍵されたとしてもキーオ
ン信号KO１はクリアされない。これは、同じ和
音であるため、新たな押鍵にもとづくキーデータ
SFKLに対しても一致信号EQが発生し、離鍵後
も記憶保持されているキーオン信号KO１がアン
ド回路２１５からオア回路１８５を介してアンド
回路１８３に与えられることにより該アンド回路
１８３を介して一致信号EQが選択され、遅延フ
リツプフロツプ１９３の出力LKOEXTが“１”
となることによる。このように、シングルフイン
ガーモードのメモリモード時においては、単なる
新たな押鍵ではなく、和音が変更されたときに下
鍵域チヤンネルのキーオン信号KO１がクリアさ
れる。 尚、シングルフインガーモードにおけるベース
音キーデータKPの形成及びその発音割当て処理
は、前述のフインガードコードモードの場合と全
く同様である。シングルフインガーモードの和音
キーデータの形成にあたつては、根音シフトレジ
スタ４１（第１５図）の内容をブロツクタイミン
グBT12，BT13において利用したが、ベース音キ
ーデータの形成にあたつては根音シフトレジスタ
４１の同じ内容をブロツクタイミングBT0，BT1
で利用するようにしている。 アルペジヨ音キーデータ形成と発音割当て処理 この実施例では、自動アルペジヨ演奏は自動ベ
ースコード演奏（フインガードコードモードある
いはシングルフインガーモード）に連動して実行
される。下鍵域チヤンネルに割当てられている和
音構成音（根音及び従音）の中からアルペジヨパ
ターンデータArpPTによつて指定された音高順
位の１音（音名）を選択し、その音（音名）のノ
ートコードＮ１〜Ｎ４と所定のオクターブコード
Ｂ１″〜Ｂ３″を付加して専用のアルペジヨチヤン
ネル（信号AchTによつて示されるチヤンネル）
に割当てることによりアルペジヨ音が発生され
る。第１８図に詳細例が示されたアルペジヨ音キ
ーデータ形成回路４４では、和音構成音の中から
アルペジヨパターンデータArpPTによつて示さ
れた音高順位の１つの音名を選択し、その音名の
ノートタイミングでアルペジヨ音キーデータKA
を発生すると共にオクターブコードＢ１″〜Ｂ
３″を発生する。アルペジヨパターンデータ
ArpPTによつて示された音高順位の音名の選択
は、和音を構成する各音名のノートタイミングで
“１”となる時分割多重化された和音構成音キー
データAKDの中から所要のノートタイミングで
１つのキーデータを抽出することにより行なわれ
る。 下鍵域チヤンネルに既に割当てられている音の
キーコードＮ１〜Ｂ３（これは第９図のキーコー
ドメモリ２４から高速のチヤンネルタイミングに
従つて出力されている）と走査キー表示ライン１
２のキーコードＮ１〜Ｂ３（これはチヤンネルタ
イミングよりも低速のキー走査タイミングに従つ
て出力されている）とにもとづいて上記和音構成
音キーデータAKDを得るようにしており、その
ために、比較回路２５及びオクターブコード変換
回路２７（第９図）と、一致信号EQを記憶する
遅延フリツプフロツプ１９３（第１０図）と、そ
の出力LKOEXTにもとづいて和音構成音キーデ
ータAKDを発生するARPキーデータ記憶部３４
（第１図）とが使用される。ARPキーデータ記憶
部３４の詳細例としては、第１２図のアンド回路
４２３と下鍵域キーデータレジスタ３５の部分が
これに相当する。 第１８図において、アルペジヨ音キーデータ形
成回路４４は、キーデータ抽出回路４２４と同音
名除去回路４２５とオクターブコード形成回路４
２６とを具えている。キーデータ抽出回路４２４
において行う処理の概略は次の通りである。キー
オンメモリ１７８（第１０図）から同音名除去回
路４２５を経由して与えられるキーオン信号KO
１（高速のチヤンネルタイミングに従つて各チヤ
ンネルのものが時分割的に与えられている）にも
とづいて下鍵域チヤンネルに割当てられている音
すなわち和音構成音の数ｎをカウンタ４２７で加
算計数し、この計数値とオートリズム装置４５
（第１図）から与えられるアルペジヨパターンデ
ータArpPTの値とを比較器４２８で比較し、カ
ウンタ４２７の計数値とデータArpPTの値が同
じになるかあるいはカウンタ４２７の計数値の方
が大きくなるまで和音構成音の数ｎを該カウンタ
４２７にてＮ倍（但しＮは整数）する。アルペジ
ヨパターンデータArpPTの値は低音側から数え
て何番目の和音構成音をアルペジヨ音として発生
すべきかを示している（すなわち低音側から数え
た音高順位を示している）。また、このアルペジ
ヨパターンデータArpPTは、該データが示す音
高順位のアルペジヨ音を発音すべきタイミング
（期間）に対応して発生される。データArpPTの
値が和音構成音の数ｎよりも大きいときに、カウ
ンタ４２７の計数値Ｎ・ｎにおける乗数Ｎは２以
上の値となる。 カウンタ４２７において上記計数値Ｎ・ｎを得
るための加算計数が終了すると、今度は、和音構
成音キーデータAKDが発生する毎に（“１”とな
る毎に）カウンタ４２７の計数値から１を減算す
る。和音構成音キーデータAKDは第１２図の下
鍵域キーデータレジスタ３５の最終ステージＱ１
２から第１８図のキーデータ抽出回路４２４のア
ンド回路４２９に供給される。このキーデータ
AKDはキー走査によるキーデータKDと同様に高
音側の音名（ノートタイミング）から順に発生す
る時分割多重化されたデータである。減算に入る
前のカウンタ４２７の計数値Ｎ・ｎは和音構成音
の中の最高音（すなわち最初に現われるキーデー
タAKD）の音高順位に対応している。何故な
ら、和音構成音の数ｎは最高音の音高順位（低音
側から数えてｎ番目）に対応しているので、その
整数倍であるＮ・ｎも最高音の音高順位に対応す
ることになるためである。最高音に対応する計数
値Ｎ・ｎから順次１減算することにより、１減算
したときの計数値（Ｎ・ｎ−１）は最高音の１つ
下の和音構成音の音高順位（低音側から数えて
Ｎ・ｎ−１番目）、２減算したときの計数値
（Ｎ・ｎ−２）は最高音の２つ下の和音構成音の
音高順位（低音側から数えてＮ・ｎ−２番目）、
というように順次低音側の音高順位に対応してい
く。また、上記減算を行なわせるキーデータ
AKDも順次低音側に移つていく（高音側から発
生されるため）。従つて、カウンタ４２７の計数
値Ｎ・ｎ−Ｘ（但しＸは１減算した回数）はその
次に発生する（これから最初に到来する）キーデ
ータAKDの音高順位に対応しており、この計数
値Ｎ・ｎ−ＸとパターンデータArpPTが一致し
ている状態のときに発生された１つの和音構成音
キーデータAKDが該データArpPTによつて指定
された音高順位の音に相当し、そのときの（一致
状態のときの）キーデータAKDがアルペジヨ音
キーデータKAとして抽出される。 上述の事柄を、例えば和音構成音がＣ，Ｅ，Ｇ
の３音（ｎ＝３）で、パターンデータArpPTの
値が「７」であるとして下記第８表にまとめて例
示する。
ーブコード形成回路３８３内のオア回路３８４及
びアンド回路３８５から発生される信号BQ１及
びBQ２の状態を示してある。音域の欄に示した
音C2，C3あるいは音域Ｃ＃２〜B2等は、各々の
事象ａ〜ｇにおいて発生される可能性のあるベー
ス音の音域を示している。例えば、根音がＣの事
象ａにおいては根音としてC2の音が発生される
ことを意味する。また、根音がＣ以外の事象ｄに
おいては根音としてＣ＃２乃至B2の音が発生さ
れることを意味する。上記要求(1)〜(3)を満たすに
は自ずから第７表のように音域を定めなければな
らないのである。そして、その音域を得るには、
前記第５表のオクターブコード表から明らかなよ
うに、第７表のオクターブコードＢ１〜Ｂ３の欄
に示すようにオクターブコードＢ１〜Ｂ３の値を
定めればよいのである。オクターブコード形成回
路３８３においては、信号BQ１，BQ２の値に応
じて第７表に示すような関係でオクターブコード
Ｂ１〜Ｂ３を発生し得るように、排他オア回路３
８６、アンド回路３８７、インバータ３８８，３
８９により構成されている。尚、第７表の根音Ｃ
以外の場合における「根音よりも高い従音」ある
いは「根音よりも低い従音」においては音名Ｃを
最高音としＣ＃を最低音として判断するようにし
ている。 発生しようとするベース音（７度、６度、５
度、あるいは３度の従音）が根音よりも高いか低
いかは、根音シフトレジスタ４１から出力される
根音データRTLD′のノートタイミングとベース
音キーデータKP（発生しようとする従音のノー
トタイミングを示している）の発生タイミングと
の先後関係から判断するようにしている。ライン
３４８のベース音キーデータKPがアンド回路３
９０に加わり、更にこのアンド回路３９０の出力
がアンド回路３９１，３９２，３９３に加わるよ
うにし、形成されたオクターブコードＢ１，Ｂ
２，Ｂ３をこのベース音キーデータKPのノート
タイミングで該アンド回路３９１，３９２，３９
３を介して選択することによりベース音のオクタ
ーブコードＢ１′，Ｂ２′，Ｂ３′を発生するよう
にしている。このベース音キーデータKPの発生
タイミングでオクターブコードＢ１′，Ｂ２′，Ｂ
３′を取り出すことが、従音の動的な（タイミン
グによる）高低判断の一助となつている。尚、ア
ンド回路３９０にはタイミング信号発生回路２０
のアンド回路１１８（第２図）から供給されるベ
ースチヤンネルタイミング信号PchT（第６図参
照）も加えられているが、これはベース音の割当
て処理のため、すなわちベース音割当て用のチヤ
ンネルタイミングでオクターブコードＢ１′〜Ｂ
３′が出力されるようにするため、である。 遅延フリツプフロツプ３９４、アンド回路３９
５，３９６、オア回路３９７から成る回路は１オ
クターブ上げるべきことを記憶する回路であり、
１オクターブ上げるべき従音（または８度音）の
ノートタイミングで“１”を出力する。アンド回
路３９５及び３９６には走査サイクルパルス
4.5Mを反転した信号が入力される。アンド回路
３９６の他の入力には根音シフトレジスタ４１か
ら出力される根音データRTLD′が加えられる。
走査サイクルパルス4.5Mは最高鍵C7の走査タイ
ミングすなわちブロツクタイミングBT0における
Ｃのノートタイミングで“１”となる。従つて、
ブロツクタイミングBT0のときに発生するＣの根
音データRTLD′はアンド回路３９６で阻止さ
れ、遅延フリツプフロツプ３９４に記憶されな
い。尚、ブロツクタイミングBT2のＣのノートタ
イミングではパルス4.5Mは“０”であるので、
そのときにＣの根音データRTLD′は遅延フリツ
プフロツプ３９４に記憶されるが、オクターブコ
ードＢ１′〜Ｂ３′はベース音キーデータKPにも
とづいてブロツクタイミングBT0，BT1のときの
み出力されるので、ブロツクタイミングBT2以降
BT15までの遅延フリツプフロツプ３９４の状態
は全く無意味なものである。根音データ
RTLD′がＣ以外のノートタイミングで“１”と
なるときは、走査サイクルパルス4.5Mは“０”
となるので、アンド回路３９６を介してその根音
ノートタイミングで“１”が取り込まれる。取り
込まれた“１”は遅延フリツプフロツプ３９４及
びアンド回路３９５を介して、以後自己保持され
る。次の走査サイクルの始めに発生するパルス
4.5Mによつてアンド回路３９５が不動作となり
自己保持がクリアされる。従つて、オクターブコ
ードＢ１′〜Ｂ３′を発生するブロツクタイミング
BT0，BT1の間でみると、根音ノートタイミング
以前（高音順に走査するので、根音より高音のノ
ートタイミング）では遅延フリツプフロツプ３９
４の出力は“０”であり、１オクターブ上げなく
てもよいことを示す。しかし、根音ノートタイミ
ング以後（根音より低音のノートタイミング）で
は遅延フリツプフロツプ３９４の出力は“１”と
なり、１オクターブ上げるべきことを示す。 尚、ベースパターンデータBassPTが８度であ
ることを示すアンド回路３５７の出力B8がオア
回路３９７を介して遅延フリツプフロツプ３９４
に記憶されるようになつている。従つて、８度の
ベース音を発生すべきときは、遅延フリツプフロ
ツプ３９４の出力は常に“１”となり、１オクタ
ーブ上げるべきことを示す。 次に、前記第７表に示した各事象（ａ〜ｇ）別
にオクターブコード形成回路３８３の動作を説明
する。 根音がＣのときは、根音データRTLD′はＣの
ノートタイミングで“１”となる。従つて、前述
の通り、ブロツクタイミングBT0及びBT1のとき
遅延フリツプフロツプ３９４に“１”は記憶され
ない。事象ａの場合、ブロツクタイミングBT0に
おける根音すなわちＣのノートタイミング（第１
６図参照）では、根音データRTLD′とＣノート
タイミング信号CNT（第８図）を入力したアン
ド回路３８５の条件が成立し、その出力信号BQ
２が“１”となる。そのとき、パルス4.5Mによ
つてアンド回路３９５及び３９６が不動作となる
ので、オア回路３９７からアンド回路３９８に与
えられる信号は“０”である。また、Ｃノートタ
イミング信号CNTを反転した信号“０”を入力
したアンド回路３９９の出力も“０”であり、両
アンド回路３９８，３９９の出力を入力したオア
回路３８４の出力信号BQ１も“０”である。従
つて、根音Ｃのノートタイミングにおいて、信号
BQ１は“０”、BQ２は“１”となる。両信号BQ
１，BQ２を入力した排他オア回路３８６の出力
（オクターブコードのビツトＢ１）は“１”、信号
BQ１と信号BQ２をインバータ３８８で反転した
信号を入力したアンド回路３８７の出力（オクタ
ーブコードのビツトＢ２）は“０”、このアンド
回路３８７の出力“０”をインバータ３８９で反
転した信号（オクターブコードのビツトＢ３）は
“１”、となる。従つて、“１”，“０”，“１”とい
う値のオクターブコードＢ３，Ｂ２，Ｂ１がアン
ド回路３９１〜３９３に入力される。事象ａの場
合は、ベース音キーデータKPは根音Ｃのノート
タイミングで“１”となるので、Ｃのノートタイ
ミングで形成された上述の“１”，“０”，“１”と
いう値がアンド回路３９１〜３９３で選択され、
オクターブコードＢ３′，Ｂ２′，Ｂ１′として得
られる。これはC2のオクターブ音域を示してい
る。 事象ｂの場合、ブロツクタイミングBT0のＣの
ノートタイミングでは前述のようにアンド回路３
８５の条件が成立し、信号BQ２が“１”とな
る。一方、８度を示す信号B8が“１”となるの
で、オア回路３９７からアンド回路３９８に与え
られる信号はベース発音中は常に“１”であり、
信号CNTが発生するＣのノートタイミングにお
いてアンド回路３９８の出力BQ１が“１”とな
る。BQ１とBQ２が共に“１”の場合は、排他オ
ア回路３８６の出力（B1）は“０”、アンド回路
３８７の出力（B2）は“０”、インバータ３８９
の出力（B3）は“１”である。従つて、ベース
音キーデータKPが“１”となる８度すなわち根
音Ｃのノートタイミングでは、“100”という値の
オクターブコードＢ３′，Ｂ２′，Ｂ１′が得られ
る。これはC3のオクターブ音域を示している。 事象ｃの場合、発生すべき従音はＣ以外の音名
である。Ｃ以外のノートタイミングでは信号
CNTは“０”であり、アンド回路３８５及び３
９８の出力は“０”となる。アンド回路３９９は
動作可能となるが、根音Ｃの場合は遅延フリツプ
フロツプ３９４の出力は“０”であるためアンド
回路３９９の出力も“０”となる。従つて、信号
BQ１とBQ２が共に“０”となり、排他オア回路
３８６の出力（B1）は“０”、アンド回路３８７
の出力（B2）も“０”、インバータ３８９の出力
（B3）は“１”、となる。従つて、Ｃ以外のノー
トタイミングで“１”となる従音のベース音キー
データKPのタイミングで“100”という値のオク
ターブコードＢ３′，Ｂ２′，Ｂ１′が出力され
る。これは従音がＣ＃２〜B2の音域となること
を示している。 根音がＣ以外のときは、根音データRTLD′が
“１”になるときＣノートタイミング信号CNTは
“０”であるので、アンド回路３８５の出力BQ２
は常に“０”である。また、前述のように根音デ
ータRTLD′はアンド回路３９６、オア回路３９
７を介して遅延フリツプフロツプ３９４に記憶さ
れる。根音のノートタイミングで遅延フリツプフ
ロツプ３９４に“１”が入力されると、１キー時
間遅れて該遅延フリツプフロツプ３９４の出力が
“１”に立上る。一例として、根音がＧのときの
遅延フリツプフロツプ３９４の出力（Ｑ）を第１
６図の３９４−Ｑに示す。走査サイクルパルス
4.5Mのタイミングで古い記憶がクリアされる
と、その１キー時間後のＢのノートタイミングに
おいて遅延フリツプフロツプ３９４の出力が
“０”に立下る。Ｇのノートタイミングで発生し
た根音データRTLD′の“１”が取り込まれる
と、その１キー時間後のＦ＃のノートタイミング
で遅延フリツプフロツプ３９４の出力が“１”に
立上る。従つて、ブロツクタイミングBT0，BT1
において、根音（Ｇ）よりも高音（Ｂ〜Ｇ＃）の
ノートタイミングでは遅延フリツプフロツプ３９
４の出力は“０”であり、低音（Ｆ＃〜Ｃ＃）の
ノートタイミングでは遅延フリツプフロツプ３９
４の出力は“１”となる。 まず、事象ｄの場合、根音（Ｃ以外の音）のノ
ートタイミングでは信号CNTが常に“０”であ
り、アンド回路３９９からオア回路３８４を介し
て遅延フリツプフロツプ３９４の出力が信号BQ
１として与えられる。第１６図の３９４−Ｑにも
示したように根音のノートタイミングでは遅延フ
リツプフロツプ３９４の出力はまだ“０”であ
る。従つて信号BQ１とBQ２が共に“０”であ
り、前述の事象ｃのときと同様に、オクターブコ
ードB3，B2，B1の値は“100”となる。根音のノ
ートタイミングで“１”となるキーデータKPに
もとづいて上記値“100”がオクターブコードＢ
３′，Ｂ２′，Ｂ１′として出力される。これは、
根音の音域がＣ＃２〜B2となることを示してい
る。 事象ｅの場合、８度を示す信号B8がベース音
（８度音）発音中は常に“１”となるので、遅延
フリツプフロツプ３９４の出力が常に“１”とな
り、アンド回路３９９からオア回路３８４を介し
て得られる信号BQ１は常に“１”となる。信号
BQ１が“１”で、BQ２が“０”の場合は、排他
オア回路３８６の出力（B1）は“１”、アンド回
路３８７の出力（B2）も“１”、インバータ３８
９の出力（B3）は“０”、となる。従つて、８度
すなわち根音のノートタイミングでベース音キー
データKPが“１”となるとき、“011”という値
のオクターブコードＢ３′，Ｂ２′，Ｂ１′が出力
される。これは根音の１オクターブ上の音域Ｃ
＃３〜B3を示している。 事象ｆの場合、根音よりも高い従音のノートタ
イミングはブロツクタイミングBT0，BT1におい
て根音のノートタイミングよりも先に発生する。
従つて、根音よりも高い従音のベース音キーデー
タKPが発生されたとき、遅延フリツプフロツプ
３９４にはまだ“１”が記憶されていないので
（第１６図の３９４−Ｑ参照）、オア回路３８４の
出力BQ１は“０”である。ブロツクタイミング
BT0，BT1における音高順位はＣが最高（最先）
であり、以下Ｂ，Ａ＃…Ｃ＃の順である。根音よ
り高い従音がＣ以外の音すなわちＢ，Ａ＃，…Ｄ
（Ｃ＃は最低音すなわちBT1の最後のノートタイ
ミングであるので根音より高い従音になることは
あり得ない）の場合、信号CNTが“０”のとき
にアンド回路３９９が動作可動となり、遅延フリ
ツプフロツプ３９４の出力“０”が信号BQ１と
して使用される。このとき信号BQ１，BQ２が共
に“０”であることにより、前記事象ｃの場合と
同様に、オクターブコードＢ３，Ｂ２，Ｂ１とし
て“100”が得られる。従つて、根音（Ｃ＃２〜
B2）よりも高い従音のオクターブ音域は根音と
同じ（D2〜B2）である。根音よりも高い従音が
Ｃの場合、信号CNTが“１”のときにアンド回
路３９８が動作可能となりオア回路３９７の出力
が信号BQ１として使用される。ブロツクタイミ
ングBT0においてＣノートタイミング信号CNT
が発生するときはパルス4.5Mも発生するので、
アンド回路３９５，３９６からオア回路３９７に
与えられる信号は“０”であり、信号BQ１は
“０”である。従つてオクターブコードＢ３，Ｂ
２，Ｂ１として“100”が得られ、従音としての
Ｃは必らずC3の音高で発生される。 事象ｇの場合、根音よりも低い従音のノートタ
イミングはブロツクタイミングBT0，BT1におい
て根音のノートタイミングよりも後に発生する。
従つて、根音よりも低い従音のベース音キーデー
タKPが発生されたときは、遅延フリツプフロツ
プ３９４に既に“１”が記憶されており（第１６
図の３９４−Ｑ参照）、アンド回路３９９からオ
ア回路３８４を介して出力される信号BQ１は
“１”となる。信号BQ１が“１”でBQ２が
“０”のときは、前記事象ｅの場合と同様に、オ
クターブコードＢ３，Ｂ２，Ｂ１として“011”
が得られ、Ｃ＃３〜C4の音域が設定される。但
し、前述のようにＣは根音よりも高い従音として
処理され、かつＢはＣ以外の根音においてその根
音より低い従音とはなり得ないことから、このオ
クターブコードＢ３，Ｂ２，Ｂ１（“011”）によ
つて定められる根音よりも低い従音の音域はＣ
＃３〜Ａ＃３である。これは根音の音域（Ｃ＃２
〜B2）よりも１オクターブ上の音域である。 ベース音キーデータ形成回路４２から発生され
たベース音キーデータKPは第１０図に示す発音
割当て制御部１９のアンド回路１７２に供給され
る。アンド回路１７２の他の入力には１キー時間
の後半を示す後半期間信号H2と、タイミング信
号発生回路２０（第２図）から供給されるベース
チヤンネルタイミング信号PchT（第６図）が加
えられる。従つて、ブロツクタイミングBT0，
BT1内の所要のノートタイミングにおいてベース
音キーデータKPが発生すると（第１６図のKP参
照）、そのキーデータKPが発生している１キー時
間内の後半の11ビツトタイムにおける２番目のチ
ヤンネルタイミング（PchTの発生タイミング）
においてアンド回路１７２の条件が成立し、該ア
ンド回路１７２の出力“１”にもとづいてオア回
路１７４からロード信号LDが発生される。この
ロード信号LDにより、カレントキーオンメモリ
１７７及びキーオンメモリ１７８にベースチヤン
ネルタイミング（PchT）に対応して“１”が取
込まれる。 また、ロード信号LDは第９図に示すキーコー
ドメモリ２４に供給される。ベース音キーデータ
KPが発生する１キー時間内の前半及び後半の11
ビツトタイムにおけるベースチヤンネルタイミン
グにおいては、第１５図のオクターブコード形成
回路３８３内のアンド回路３９０の条件が成立
し、そのベースチヤンネルタイミング（PchT）
に同期してオクターブコードＢ１′〜Ｂ３′が出力
される。このオクターブコードＢ１′〜Ｂ３′は第
９図のオクターブコード変換回路２６に供給さ
れ、オア回路４００，４０１，４０２を夫々経由
してアンド回路４０３，４０４，４０５に夫々入
力される。オクターブコード変換回路２６内のア
ンド回路４０６には、ベースチヤンネルタイミン
グ信号PchTとベース音キーデータ形成回路４２
（第１５図）から供給されるベースタイミング信
号BTと下鍵域キーオンメモリ３９（第１４図）
から供給される下鍵域エニイキーオン信号
LKAKOが入力される。アンド回路４０６の出力
はオア回路１５６を介してアンド回路４０３〜４
０５に加わる。 従つて、何らかの鍵が下鍵域で押圧されており
（LKAKOが“１”）、かつ、ベース音を発音すべ
きとき（BTが“１”）、ベースチヤンネルタイミ
ングにおいて（PchTが“１”）、アンド回路４０
３〜４０５が動作可能となり、オア回路４００〜
４０２を介して与えられるベース音のオクターブ
コードＢ１′〜Ｂ３′を選択し、オア回路１５７〜
１５９を介して出力する。このとき、インバータ
１５５の出力“０”により走査キー表示ライン１
２から与えられるオクターブコードＢ１〜Ｂ３は
アンド回路１５２〜１５４で阻止される。 ベース音のオクターブコードＢ１′〜Ｂ３′がオ
クターブコード変換回路２６から選択出力される
タイミングは、ベースチヤンネルタイミングに対
応してベース音割当てのためのロード信号LDが
発生されるタイミングに一致している。 また、このとき走査キー表示ライン１２に供給
されているノートコードＮ１〜Ｎ４は、現在の
（すなわちベース音キーデータKPが発生している
今現在の）ノートタイミングがどの音名に相当す
るかを、すなわちベース音の音名を、表わしてい
る。これは、前述の第１２図の和音検出制御回路
３０あるいは第１５図の自動ベースコード処理回
路４０における処理がすべて、キー走査における
ノートタイミング（第８図あるいは第１６図参
照）に同期して行なわれていることからも明らか
である。従つて、ベース音割当てのためのロード
信号LDが発生したとき、キーコードメモリ２４
の入力側には、発生すべき（割当てるべき）ベー
ス音の音名を示すノートコードＮ１〜Ｎ４とその
ベース音のオクターブ音域を示すオクターブコー
ドＢ１〜Ｂ３（Ｂ１′〜Ｂ３′）が与えられてお
り、このベース音を示すキーコードＮ１〜Ｂ３が
ロード信号LDの発生タイミングであるベースチ
ヤンネルのタイミングに同期して該キーコードメ
モリ２４に取込まれ、記憶される。こうして、ベ
ース音は信号PchTによつて指示される専用の１
つのチヤンネルに割当てられる。 尚、カレントキーオンメモリ１７７（第１０
図）にはベースチヤンネルのタイミングで一旦
“１”が取込まれるが、これは無意味なデータで
ある。何故なら、ベース音割当て処理のためにカ
レントキーオンメモリ１７７の出力（KON′）を
使用することはないからである。キーオンメモリ
１７８にベースチヤンネルのタイミングで記憶さ
れた“１”は、ベース音を発音すべきことを示す
キーオン信号KO１として利用される。このベー
スチヤンネルのキーオン信号KO１はアンド回路
１８１を介して記憶保持される。アンド回路１８
１の他の入力にはアンド回路４０７の出力がオア
回路４０８を介して与えられる。アンド回路４０
７には前述のアンド回路４０６（第９図）と同様
に、下鍵域エニイキーオン信号LKAKO、ベース
タイミング信号BT、ベースチヤンネルタイミン
グ信号PchTが入力される。信号LKAKO及びBT
が“１”のときは、信号PchTの発生タイミング
毎にアンド回路４０７を介してアンド回路１８１
が動作可能となり、ベースチヤンネルのキーオン
信号KO１を記憶保持する。ベース発音タイミン
グが終了してベースタイミング信号BTが“０”
に立下つたとき、あるいは下鍵域ですべての鍵が
離鍵されたとき（LKAKOが“０”）に、ベース
チヤンネルのキーオン信号KO１がクリアされ
る。前述のように、信号LKAKOはメモリモード
のときは離鍵後も“１”を保持するので（第１４
図参照）、ベース音にもメモリ機能が適用され
る。 シングルフインガーモードにおける和音検出 シングルフインガーモード（SF）において
は、鍵盤の下鍵域は、発音すべき音そのものを指
定するのではなく、和音の根音と和音種類を指定
するために使用される。従来は、シングルフイン
ガーモードにおける根音指定と和音種類指定は
別々の鍵盤（例えば下鍵盤とペダル鍵盤）あるい
はスイツチ列を用いて行うようにしていたが、こ
の発明の電子楽器では一つの（一列の）鍵盤（下
鍵域）を用いて両方を指定し得るようにしてい
る。 すなわち、下鍵域（Ｆ＃３〜C2）において、
根音名に対応する１つの鍵を最端音（この実施例
では最高音としているが、最低音としてもよい）
として押圧し、それ以外の鍵で和音種類を指定す
るものとしている。詳しくは、根音名を最高音と
して押鍵する場合は、その根音鍵よりも低音側の
鍵で和音種類を押鍵するものとする。和音種類の
指定方法は、白鍵を押圧することによりセブンス
和音を指定し、黒鍵を押圧することによりマイナ
和音を指定し、根音鍵以外は何も押圧しないこと
によりメジヤ和音を指定するものとする。尚、和
音種類の指定方法は白鍵と黒鍵で区別する方法に
限らず他の適当な方法、例えば鍵域で区別する
等、を採用することもできなくはない。 第１２図の和音検出制御回路３０内のSF根音
検出優先回路３２では、１走査サイクルの下鍵域
キーデータLKKDにおいて最初に“１”となる
（先頭の）ノートタイミングすなわち下鍵域の最
高押圧鍵の走査タイミングを優先検出することに
より、シングルフインガーモード演奏において指
定されている根音名を検出する。キー走査は高音
順に行われているので、最初に“１”になつたノ
ートタイミングが最高押圧鍵のキー走査タイミン
グである。 SF根音検出優先回路３２の遅延フリツプフロ
ツプ２７１の記憶はキヤンセル信号（第８
図参照）によつて下鍵域走査タイミング（第８図
参照）の前にクリアされている。下鍵域で押圧さ
れている最高音のキー走査タイミング以前では、
下鍵域キーデータLKKDは“０”であり、遅延フ
リツプフロツプ２７１の状態は“０”である。下
鍵域最高押圧鍵のキー走査タイミングになると、
下鍵域キーデータLKKDは“１”となる。このと
き、遅延フリツプフロツプ２７１はその１キー時
間前のキー走査結果“０”を遅延出力しており、
インバータ２７３の出力は“１”となつている。
また、アンド回路２７４に加えられているシング
ルフインガーモード信号SFはシングルフインガ
ーモードのとき“１”である。従つて、インバー
タ２７３の出力及び下鍵域キーデータLKKDが入
力されたアンド回路２７４は、１走査サイクルで
下鍵域キーデータLKKDが最初に“１”となつた
ときに、すなわち下鍵域最高押圧鍵の走査タイミ
ング（ノートタイミング）で、“１”を出力す
る。 最高押圧鍵の次のキー走査タイミングでは、遅
延フリツプフロツプ２７１の出力が“１”に立上
り（最高音キーデータを１キー時間遅延したも
の）、以後、次の走査サイクルでキヤンセル信号
が“０”になるまで“１”を保持する。従
つて、下鍵域最高押圧鍵よりも低音側の（キー走
査順位が後の）鍵の走査タイミングでキーデータ
LKKDが“１”になつても、遅延フリツプフロツ
プ２７１の出力“１”を反転したインバータ２７
３の出力“０”により、それらの低音側のキーデ
ータLKKDはアンド回路２７４で阻止される。こ
うして、下鍵域最高押圧鍵のキーデータ
（LKKD）のみが優先選択され、アンド回路２７
４から出力される。アンド回路２７４の出力は、
シングルフインガーモード演奏における和音の根
音のノートタイミングを示すデータSFRTLDと
してアンド回路４０９に加わり、更にオア回路２
９７を経由して根音データRTLDとして出力され
る。 アンド回路４０９の他の入力にはオア回路４１
０を介して下鍵域エニイニユーキーオン信号
LANKOが加えられる。この信号LANKOは、前
述の通り、第１３図の下鍵域ニユーキーオン検出
回路３８から供給されるものである。 ここで、下鍵域でC3の鍵とＡ＃２の鍵（黒
鍵）が押圧されているものとして、下鍵域キーデ
ータLKKDの発生例及び遅延フリツプフロツプ２
７１の出力（２７１−Ｑ）及びアンド回路２７４
の出力SFRTLDの一例を第１７図に示す。時分
割多重化データである下鍵域キーデータLKKD
（ブロツクタイミングBT7からBT10の１キー時間
目までの間で発生する）の先頭に現われるC3の
タイミングでデータSFRTLDが発生し、その次
のタイミングで遅延フリツプフロツプ２７１の出
力（２７１−Ｑ）が“１”に立上ることによりＡ
＃２のキーデータはアンド回路２７４で阻止され
る。 第１３図を参照して既に説明したように、下鍵
域エニイニユーキーオン信号LANKOは、新たに
押圧された鍵（ニユーキー）の走査タイミングか
ら“１”に立上り、以後、次の走査サイクルの下
鍵域走査タイミングの前にキヤンセル信号
によつてクリアされるまで“１”を持続する信号
である。従つて、下鍵域最高押圧鍵が初めて押圧
されたものであれば、データSFRTLDの発生タ
イミング（最高押圧鍵のタイミング）で信号
LANKOが“１”となるが、そうでなければ最高
押圧鍵データSFRTLDの発生タイミングにおい
ては信号LANKOは“０”である。第１７図の例
で、下鍵域最高押圧鍵C3が初めて押圧されたの
であればC3の走査タイミングから信号LANKOが
“１”に立上り、そのとき発生したデータ
SFRTLDがアンド回路４０９（第１２図）で選
択され、オア回路２９７を介して根音データ
RTLDとして出力される。しかし、最高押圧鍵
C3よりも低いＡ＃２の鍵が初めて押圧されたの
であれば、Ａ＃２の走査タイミングで信号
LANKOが“１”に立上るので、C3の走査タイミ
ングでは信号LANKOはまだ“０”であり、デー
タSFRTLDはアンド回路４０９で阻止され、根
音データRTLDは発生されない。エニイニユーキ
ーオン信号LANKOが全く発生されなかつた場合
も同様に、データSFRTLDは阻止される。従つ
て、シングルフインガーモードにおいては、下鍵
域最高押圧鍵が新たに押圧されたときだけ、すな
わち根音が変更されたときだけ、根音データ
RTLDが出力される。このシングルフインガーモ
ードにおける根音データRTLDは、フインガード
コードモードの場合とは異なり、下鍵域走査タイ
ミング（ブロツクタイミングBT7〜BT9及び最低
鍵走査タイミングCNT）の間に発生される。 第１２図において、SF根音検出優先回路３２
と下鍵域キーデータレジスタ３５との間に設けら
れているインバータ２７５及びアンド回路２６９
は、下鍵域キーデータLKKDをレジスタ３５に記
憶する際に、優先回路３２で優先選択した最高音
（根音）のキーデータ（LKKD）をキヤンセル
し、和音種類を指定するキーデータのみを選択す
るための回路である。アンド回路２６９の一方入
力に加えられるキーデータLKKDとして最高押圧
鍵のデータ“１”（第１７図の例ではC3）が現わ
れるとき、アンド回路２７４の出力SFRTLDは
“１”であり、インバータ２７５の出力は“０”
となる。従つて、最高押圧鍵（すなわち根音）の
キーデータLKKDはアンド回路２６９で阻止さ
れ、レジスタ３５には加えられない。最高押圧鍵
の走査タイミング（SFRTLD）以外はインバー
タ２７５の出力は“１”であり、低音側の（すな
わち和音種類を指定する）キーデータLKKDがア
ンド回路２６９で選択されてオア回路２７６，２
７７を介してレジスタ３５に取込まれる。アンド
回路２６９の出力の一例を第１７図の２６９に示
す。最高押圧鍵C3のキーデータがキヤンセルさ
れて、鍵Ａ＃２のキーデータだけが選択されてい
る。 記憶保持用のアンド回路２７８は下鍵域走査タ
イミングの間動作可能となつているため（5.6
と14.15が“１”）、レジスタ３５に取込まれた
和音種類を指定するキーデータは、12ステージの
該レジスタ３５内を循環して記憶される。レジス
タ３５のステージＱ１，Ｑ３，Ｑ６，Ｑ８，Ｑ１
０の出力は黒鍵検出用オア回路４１２に入力さ
れ、ステージＱ２，Ｑ４，Ｑ５，Ｑ７，Ｑ９，Ｑ
１１の出力とオア回路２７７の出力が白鍵検出用
オア回路４１３に入力される。オア回路４１２及
び４１３の出力はマイナ和音メモリ３６のアンド
回路４１４及びセブンス和音メモリ３７のアンド
回路４１５に夫々加えられる。アンド回路４１４
及び４１５の他の入力には最低鍵C2の走査タイ
ミングを示す信号CLT（第８図）がキー走査回
路１１（第７図）から供給される。最低鍵C2の
キー走査タイミングにおいてアンド回路４１４及
び４１５が動作可能となり、オア回路４１２及び
４１３の出力が該アンド回路４１４，４１５を介
して遅延フリツプフロツプ３０４及び３０５に
夫々取込まれる。このとき、信号CLTを反転し
たノア回路３０８の出力“０”により、遅延フリ
ツプフロツプ３０４及び３０５の古い記憶状態は
クリアされる。次のタイミングで信号CLTが
“０”になると、ノア回路３０８の出力が“１”
となり、直前に取込んだオア回路４１２及び４１
３の出力信号状態がアンド回路３０６及び３０７
を介して遅延フリツプフロツプ３０４，３０５で
夫々自己保持される。 最低鍵走査タイミング信号CLTが発生したと
きは、キーデータLKKDとして最低鍵C2のデー
タが発生しており、レジスタ３５の第12ステージ
Ｑ１２から出力されるデータもＣのデータ（C3
のキーデータ）である。従つて、オア回路２７７
から白鍵検出用オア回路４１３にはＣの鍵（下鍵
域のC3あるいはC2）が押圧されているか否かを
示すキーデータ（ノートデータ）が与えられる。
このとき、レジスタ３５のステージＱ１乃至Ｑ１
１からは、Ｃの走査タイミングよりも１キー時間
乃至11キー時間前の走査タイミングに対応するＣ
＃乃至Ｂのキーデータ（ノートデータ）を夫々１
キー時間乃至11キー時間遅延したものが出力され
ている。従つて、ステージＱ２，Ｑ４，Ｑ５，Ｑ
７，Ｑ９，Ｑ１１からはＤ，Ｅ，Ｆ，Ｇ，Ａ，Ｂ
（すなわち白鍵）のキーデータが夫々出力されて
いる。また、ステージＱ１，Ｑ３，Ｑ６，Ｑ８，
Ｑ１０からはＣ＃，Ｄ＃，Ｆ＃，Ｇ＃，Ａ＃（す
なわち黒鍵）のキーデータが夫々出力されてい
る。 従つて、和音種類を指定する鍵として何らかの
白鍵が押圧されていれば、最低鍵走査タイミング
において（CLTが“１”）、オア回路２７７の出
力あるいはレジスタ３５のステージＱ２，Ｑ４，
Ｑ５，Ｑ７，Ｑ９，Ｑ１１のいずれかから“１”
が出力され、オア回路４１３からアンド回路４１
５を介してセブンス和音メモリ３７の遅延フリツ
プフロツプ３０５に“１”が記憶される。また、
和音種類を指定する鍵として何らかの黒鍵が押圧
されていれば、最低鍵走査タイミングにおいて、
レジスタ３５のステージＱ１，Ｑ３，Ｑ６，Ｑ
８，Ｑ１０のいずれかから“１”が出力され、オ
ア回路４１２からアンド回路４１４を介してマイ
ナ和音メモリ３６の遅延フリツプフロツプ３０４
に“１”が記憶される。また、和音種類を指定す
る鍵が何も押圧されていない場合は、最低鍵走査
タイミングにおいてオア回路４１２及び４１３の
出力は共に“０”であり、遅延フリツプフロツプ
３０４及び３０５には“０”が記憶される。 前述のように、遅延フリツプフロツプ３０４及
び３０５の出力は遅延フリツプフロツプ３１４及
び３１５に転送されるが、この転送は遅延フリツ
プフロツプ２９９に“１”が記憶されたときにだ
け行われる。シングルフインガーモードの場合
は、シングルフインガーモード信号SFによりア
ンド回路４１１が動作可能となり、オア回路４１
０の出力“１”が該アンド回路４１１及びオア回
路２９８を介して遅延フリツプフロツプ２９９に
記憶される。前述のように、オア回路４１０には
下鍵域エニイニユーキーオン信号LANKOが与え
られている。従つて、下鍵域で何らかの鍵が新た
に押圧されたとき、すなわち根音が変更されたと
き（第１７図の例ではC3がニユーキーのとき）
あるいは和音種類が変更されたとき（第１７図の
例ではＡ＃２がニユーキーのとき）に遅延フリツ
プフロツプ２９９に“１”が記憶され、これによ
り遅延フリツプフロツプ３１４及び３１５の古い
記憶をクリアして遅延フリツプフロツプ３０４及
び３０５の出力を該フリツプフロツプ３１４及び
３１５に取込む。 尚、オア回路４１０の他の入力にはモード切換
制御回路１５（第４図）から供給される信号△
を反転した信号△Ｆが加えられる。信号△はモ
ード切換時に（フインガードコードモードとシン
グルフインガーモードとの間の切換も含む）、
4.5ms＋αの間だけ“０”となる信号であるので
（第５図）、その逆に信号△Ｆはモード切換時の約
１走査サイクル（4.5ms＋α）の間だけ“１”に
なる。この信号△Ｆはモード切換時にマイナ和音
メモリ３６及びセブンス和音メモリ３７の記憶デ
ータmin，7thをクリアする働きをする。 例えば、フインガードコードモードからシング
ルフインガーモードに切換わつた場合、パルス
4.5Mのタイミングで信号△Ｆが“１”に立上る
と（第５図に示すように△が“０”に立下るた
め）、それより１キー時間遅れて信号SFが“１”
に立上る（第４図のラツチ回路１４−４参照）。
この信号SFと△Ｆにもどづいてアンド回路４１
１（第１２図）の出力は4.5msの間“１”とな
り、遅延フリツプフロツプ２９９に記憶される。
この遅延フリツプフロツプ２９９の出力“１”に
もとづいて、遅延フリツプフロツプ３１４及び３
１５に記憶されていたフインガードコードモード
における和音種類データmin，7thがクリアされ
る。このとき遅延フリツプフロツプ３０４及び３
０５から遅延フリツプフロツプ３１４及び３１５
に取込まれたデータは“０”である。何故なら、
第４図に示すように、フインガードコードモード
からシングルフインガーモードへのモード切換時
に信号△が“０”になるとき、インバータ８６
からオア回路８７を介して信号△（すなわち△
Ｆ）と同じ時間幅のモード切換パルス△ABCが
発生されるからである。このモード切換パルス△
ABCによつて、キー走査回路１１のアンド回路
１４２（第７図）において１走査サイクルの間だ
け下鍵域のキーデータ（LKが“１”のときの
KD）が阻止される。従つて、第１２図のオア回
路４１０に入力した信号△Ｆにもとづいてマイナ
和音メモリ３６及びセブンス和音メモリ３７をク
リアしたとき、下鍵域キーデータLKKDは発生し
ていず、黒鍵検出用オア回路４１２及び白鍵検出
用オア回路４１３から遅延フリツプフロツプ３０
４及び３０５に取込まれるデータは“０”であ
る。 尚、第１２図の和音検出制御回路３０におい
て、SF和音種類検出部３３（第１図）に相当す
る部分は今まで説明した部分すべてであり、参照
符号では、３５，３６，３７，２６９，２７５，
２９９，４０９〜４１５等で示された回路部分で
ある。 シングルフインガーモードの和音キーデータ形成 根音データRTLDはフインガードコードモード
の場合と同様に第１５図の根音シフトレジスタ４
１に記憶される。フインガードコードモードの場
合と異なる点は、シングルフインガーモードにお
ける根音データRTLDは、下鍵域走査タイミング
（BT7〜BT9及びCLTすなわちBT10の１キー時間
目）において発生するという点と、単一のキー走
査タイミングでしか発生しないという点である。
根音のノートタイミングで“１”となるデータが
シフトレジスタ４１で順次遅延され、各ステージ
Ｑ１〜Ｑ１１から各度数（７，７b，６，６b，
５，５b，４，３，３b，２，２b）に相当する従
音音名を示すノートタイミングで“１”が出力さ
れるのは前述の通りである。また、ノア回路３４
５とアンド回路３４６とによつて後着優先回路が
構成されているため、根音の変更によつて新しい
根音データRTLDが与えられると古い根音データ
RTLD′がクリアされるのも前述と同様である。 シフトレジスタ４１のステージＱ２及びＱ５か
ら出力される短７度（７b）及び完全５度(5)に対
応するデータはSF和音キーデータ形成回路４３
内のアンド回路４１６及び４１７に夫々入力され
る。また、シフトレジスタ４１のステージＱ８及
びＱ９の出力が加えられる長３度(3)と短３度（３
b）の切換用のアンド回路３５５及び３５６はSF
和音キーデータ形成回路４３の一部ともなつてい
る。第１２図のマイナ和音メモリ３６から供給さ
れるマイナ和音データminの“１”または“０”
に応じてアンド回路３５５または３５６において
長３度あるいは短３度のどちらか一方の従音ノー
トタイミングデータが選択されるのは前述と同様
である。第１２図のセブンス和音メモリ３７から
供給されるセブンス和音データ7thがアンド回路
４１６に加わり、該データ7thを反転した信号が
アンド回路４１７に加わる。従つて、セブンス和
音のときはデータ7thが“１”であるからアンド
回路４１６において短７度（７b）に相当する従
音ノートタイミングデータが選択され、完全５度
の従音ノートタイミングデータは選択されない。
セブンス和音でないときはデータ7thが“０”で
あるからアンド回路４１７において完全５度(5)に
相当する従音ノートタイミングデータが選択さ
れ、短７度の従音ノートタイミングデータは選択
されない。 アンド回路３５５，３５６，４１６，４１７の
出力及びオア回路３４４から出力される根音（１
度）のノートタイミングを示すデータはオア回路
４１８にてオア合成され、シングルフインガーモ
ードの和音構成音を示す時分割多重化データとし
て１本のライン４１９に与えられる。ライン４１
９のデータはアンド回路４２０を介してアンド回
路４２１に供給される。アンド回路４２０にはシ
ングルフインガーモード信号SFが入力されてお
り、シングルフインガーモードのときだけライン
４１９の多重化データを選択する。アンド回路４
２１の他の入力にはキー走査回路１１のオア回路
１４８（第７図）から供給される信号BT12.13
（第８図）と下鍵域キーオンメモリ３９（第１４
図）から供給される下鍵域エニイキーオン信号
LKAKOが加えられる。アンド回路４２１の出力
はシングルフインガー和音キーデータSFKLとし
て、第１０図のウインドウ回路２１内のオア回路
１６９に供給される。 従つて、シングルフインガー和音キーデータ
SFKLは、シングルフインガーモードのときに
（SFが“１”）、下鍵域で何らかの鍵が押圧されて
いること（LKAKOが“１”）を条件に、ブロツ
クタイミングBT12及びBT13（BT12.13が
“１”）において発生される。ブロツクタイミング
BT12，BT13における12キー時間の間に根音デー
タは根音シフトレジスタ４１内を１巡し、各ステ
ージＱ１〜Ｑ１２から根音及び各度数（７，７
b，…２b，２）に相当する音名のノートタイミン
グで順次“１”が出力される。各度数（７，７
b，…２b，２）に対応するステージＱ１〜Ｑ１１
から“１”が出力されるノートタイミング（すな
わち各度数に対応する音名）は、根音データ
RTLD′のノートタイミング（すなわち根音名）
に応じて定まることは、既にベース音キーデータ
形成に関連して説明した通りである。 第１７図のSFKLには、下鍵域でC3とＡ＃２
（黒鍵）が押圧された場合に発生される和音キー
データSFKLを示した。指定された和音はＣマイ
ナ和音であるので、ＣとＧとＤ＃のノートタイミ
ングにおいてキーデータSFKLは“１”となる。
すなわち、ブロツクタイミングBT12のＣのノー
トタイミングにおいて根音データRTLD′が
“１”となり、アンド回路３４６、オア回路３４
４を介してオア回路４１８に加えられ、キーデー
タSFKLとして出力される。セブンス和音データ
7thは“０”であるので、根音データRTLD′を２
キー時間遅延したステージＱ２の出力はアンド回
路４１６で選択されない。しかしアンド回路４１
７は動作可能であり、Ｃのノートタイミングデー
タ（RTLD′）を５キー時間遅延したステージＱ
５の出力はＧのノートタイミングで“１”とな
り、このステージＱ５の出力“１”が該アンド回
路４１７からオア回路４１８に加えられる。従つ
て、キーデータSFKLは５度の従音であるＧのノ
ートタイミングで“１”となる。マイナ和音デー
タminは“１”であるので、アンド回路３５５が
不動作、アンド回路３５６が動作可能となり、Ｃ
のノートタイミングデータ（RTLD′）を９キー
時間遅延したステージＱ９の出力はＤ＃のノート
タイミングで“１”となり、このステージＱ９の
出力“１”がアンド回路３５６からオア回路４１
８に加えられる。従つて、キーデータSFKLは短
３度の従音であるＤ＃のノートタイミングで
“１”となる。 尚、メジヤ和音の場合はデータmin，7thが共
に“０”であるので、１度及び５度（アンド回路
４１７により）及び長３度（アンド回路３５５に
より）の３音の対応してキーデータSFKLが発生
される。また、セブンス和音の場合はデータmin
が“０”、7thが“１”であるので、１度及び短７
度（アンド回路４１６により）及び長３度（アン
ド回路３５５により）の３音に対応してキーデー
タSFKLが発生される。また、マイナセブンス和
音の場合はデータmin，7thが共に“１”である
ので、１度及び短７度及び短３度の３音に対応し
てキーデータSFKLが発生される。 第１０図のオア回路１６９に供給されたキーデ
ータSFKLは下鍵域キーデータKLとして発音割
当て制御部１９に供給される。従つて、前述の下
鍵域キーデータKLの割当て処理と同様にして、
下鍵域チヤンネルタイミング信号LchTによつて
示される下鍵域用発音チヤンネルのいずれかに和
音構成音の３度（SFKLによつて示された３音）
が夫々割当てられる。但し、このシングルフイン
ガー和音キーデータSFKLが発生するブロツクタ
イミングBT12及びBT13において、キー走査回路
１１からライン１２を介して供給されるオクター
ブコードB3，B2，B1の値は“110”であり、実際
のオクターブ音域（第５表参照）には対応してい
ない。そのため、第９図のオクターブコード変換
回路２６においてこのオクターブコードB1〜Ｂ
の値を所定の音域に対応する値に変更するように
している。すなわち、シングルフインガーモード
信号SFと信号BT12.13がアンド回路１６０に入
力され、シングルフインガーモードのとき（SF
が“１”）キーデータSFKLが発生するブロツク
タイミングBT12及びBT13（BT12.13が“１”）
において該アンド回路１６０の出力が“１”とな
る。このアンド回路１６０の出力“１”はインバ
ータ１６１で反転され、アンド回路１５３を不動
作にする。このアンド回路１５３にはライン１２
から与えられるオクターブコードＢ１〜Ｂ３のビ
ツトB2が入力されており、このビツトB2の値が
強制的に“０”に変更される。従つてオクターブ
コード変換回路２６に入力されたライン１２のオ
クターブコードB3，B2，B1の値は“110”から
“100”に変更されて出力される。これは前記第５
表に示すようにC3〜Ｃ＃２の音域を示すもので
ある。尚、ライン１２のノートコードＮ１〜Ｎ４
は、キーデータSFKLの各ノートタイミングに対
応する音名を示すものであるので、そのまま利用
する。従つて、この実施例では、シングルフイン
ガーモードにおける和音はC3〜Ｃ＃２の音域で
発生される。 ところで、シングルフインガーモードの場合は
下鍵域のキーデータKDは実際に発音される和音
構成音を直接示しているわけではない。従つて、
キー走査回路１１から与えられる下鍵域のキーデ
ータKDをカレントキーオンメモリ１７７（第１
０図）で利用することはできない。そのため、カ
レントキーオンメモリ１７７のクリアのために利
用するキーデータKDを阻止するためにアンド回
路１９９とナンド回路２０２（第１０図）が設け
られている。シングルフインガーモードのとき
（SFが“１”）下鍵域走査タイミングにおいて
（LKが“１”）ナンド回路２０２の出力が“０”
となり、オア回路１９８を経由して供給される下
鍵域のキーデータKDがすべて阻止される。従つ
て、シングルフインガーモードの場合は、ロード
信号LDによつて下鍵域チヤンネルタイミングで
カレントキーオンメモリ１７７に“１”が一時的
に取込まれたとしても、その後に同じチヤンネル
タイミングで一致信号EQが比較回路２５から発
生されたときに直ちにクリアされる。 キーオンメモリ１７８における下鍵域チヤンネ
ルのキーオン信号KO１の記憶は、シングルフイ
ンガーモードにおいては下鍵域エニイキーオン信
号LKAKOにもとづいて保持される。第１４図に
示す下鍵域キーオンメモリ３９から供給された下
鍵域エニイキーオン信号LKAKOが第１０図のイ
ンバータ４２２で反転されてオア回路２１１に加
わる。メモリモードでない場合は、下鍵域エニイ
キーオン信号LKAKOは下鍵域で何も鍵が押圧さ
れなくなると“０”に立下る。信号LKAKOが
“０”になると、インバータ４２２の出力が
“１”となり、オア回路２１１からアンド回路２
１２に“１”が加わり、更に下鍵域チヤンネルタ
イミングにおいて（LchTが“１”）アンド回路２
１２からノア回路２０６に“１”が加わる。これ
により、ノア回路２０６の出力が下鍵域チヤンネ
ルタイミングで“０”となり、下鍵域チヤンネル
のキーオン信号KO１がすべて“０”にクリアさ
れる。 メモリモード（Ｍが“１”）のときは前述のよ
うに下鍵域エニイキーオン信号LKAKOは“１”
を持続するので、下鍵域で根音及び和音種類を指
定していた鍵が離されても、下鍵域チヤンネルの
キーオン信号KO１はクリアされず、“１”を保
持する。また、このとき第１５図のSF和音キー
データ形成回路４３内のアンド回路４２１も信号
LKAKOによつて動作可能となつているのでキー
データSFKLも出続ける。 メモリモードのときは、和音が変更されたとき
にキーオンメモリ１７８の下鍵域キーオン信号
KO１がクリアされる。和音が変更されると、今
まで下鍵域チヤンネルに割当てられていなかつた
音のキーデータSFKLが発生される。この新たな
キーデータSFKLが発生される１キー時間の間、
下鍵域チヤンネルタイミングにおいて比較回路２
５（第９図）から一致信号EQは発生されない。
従つて、新たなキーデータSFKLが発生した１キ
ー時間の後半の11ビツトタイムにおいて遅延フリ
ツプフロツプ１９３（第１０図）の出力
LKOEXTは“０”であり、インバータ２１４の
出力が“１”となる。また、下鍵域チヤンネルに
対応するカレントキーオンメモリ１７７の出力
KON′も既にクリアされて“０”となつている。
従つて、新たなキーデータSFKLが発生した１キ
ー時間の後半の11ビツトタイム（H2が“１”）に
おいて、アンド回路２１３の条件が成立し、アン
ド回路２１２の出力が下鍵域チヤンネルタイミン
グ（LchTが“１”）で“１”となり、下鍵域チヤ
ンネルのすべてのキーオン信号KO１がクリアさ
れる。 一方、和音が変更されない場合は、キーデータ
SFKLが発生する毎にいずれかの下鍵域チヤンネ
ルタイミングにおいて一致信号EQが発生され、
アンド回路１８３に与えられる。シングルフイン
ガーモードの場合はオア回路１８７に加わる信号
SFが“１”であり、アンド回路１８４が動作不
能となり、アンド回路２１５が動作可能となる。
アンド回路２１５の他の入力にはキーオンメモリ
１７８からのキーオン信号KO１が加えられてお
り、その出力はオア回路１８５を介してアンド回
路１８３の他の入力に加えられる。従つて、シン
グルフインガーモードの場合はキーオン信号KO
１が発生していることを条件に、上記一致信号
EQがアンド回路１８３で選択され、遅延フリツ
プフロツプ１９３に記憶される。この遅延フリツ
プフロツプ１９３の出力LKOEXT（“１”）によ
りアンド回路２１３の条件は成立せず、キーオン
信号KO１はクリアされない。尚、メモリモード
において離鍵後も記憶されている和音と同じ和音
を指定する鍵が新たに押鍵されたとしてもキーオ
ン信号KO１はクリアされない。これは、同じ和
音であるため、新たな押鍵にもとづくキーデータ
SFKLに対しても一致信号EQが発生し、離鍵後
も記憶保持されているキーオン信号KO１がアン
ド回路２１５からオア回路１８５を介してアンド
回路１８３に与えられることにより該アンド回路
１８３を介して一致信号EQが選択され、遅延フ
リツプフロツプ１９３の出力LKOEXTが“１”
となることによる。このように、シングルフイン
ガーモードのメモリモード時においては、単なる
新たな押鍵ではなく、和音が変更されたときに下
鍵域チヤンネルのキーオン信号KO１がクリアさ
れる。 尚、シングルフインガーモードにおけるベース
音キーデータKPの形成及びその発音割当て処理
は、前述のフインガードコードモードの場合と全
く同様である。シングルフインガーモードの和音
キーデータの形成にあたつては、根音シフトレジ
スタ４１（第１５図）の内容をブロツクタイミン
グBT12，BT13において利用したが、ベース音キ
ーデータの形成にあたつては根音シフトレジスタ
４１の同じ内容をブロツクタイミングBT0，BT1
で利用するようにしている。 アルペジヨ音キーデータ形成と発音割当て処理 この実施例では、自動アルペジヨ演奏は自動ベ
ースコード演奏（フインガードコードモードある
いはシングルフインガーモード）に連動して実行
される。下鍵域チヤンネルに割当てられている和
音構成音（根音及び従音）の中からアルペジヨパ
ターンデータArpPTによつて指定された音高順
位の１音（音名）を選択し、その音（音名）のノ
ートコードＮ１〜Ｎ４と所定のオクターブコード
Ｂ１″〜Ｂ３″を付加して専用のアルペジヨチヤン
ネル（信号AchTによつて示されるチヤンネル）
に割当てることによりアルペジヨ音が発生され
る。第１８図に詳細例が示されたアルペジヨ音キ
ーデータ形成回路４４では、和音構成音の中から
アルペジヨパターンデータArpPTによつて示さ
れた音高順位の１つの音名を選択し、その音名の
ノートタイミングでアルペジヨ音キーデータKA
を発生すると共にオクターブコードＢ１″〜Ｂ
３″を発生する。アルペジヨパターンデータ
ArpPTによつて示された音高順位の音名の選択
は、和音を構成する各音名のノートタイミングで
“１”となる時分割多重化された和音構成音キー
データAKDの中から所要のノートタイミングで
１つのキーデータを抽出することにより行なわれ
る。 下鍵域チヤンネルに既に割当てられている音の
キーコードＮ１〜Ｂ３（これは第９図のキーコー
ドメモリ２４から高速のチヤンネルタイミングに
従つて出力されている）と走査キー表示ライン１
２のキーコードＮ１〜Ｂ３（これはチヤンネルタ
イミングよりも低速のキー走査タイミングに従つ
て出力されている）とにもとづいて上記和音構成
音キーデータAKDを得るようにしており、その
ために、比較回路２５及びオクターブコード変換
回路２７（第９図）と、一致信号EQを記憶する
遅延フリツプフロツプ１９３（第１０図）と、そ
の出力LKOEXTにもとづいて和音構成音キーデ
ータAKDを発生するARPキーデータ記憶部３４
（第１図）とが使用される。ARPキーデータ記憶
部３４の詳細例としては、第１２図のアンド回路
４２３と下鍵域キーデータレジスタ３５の部分が
これに相当する。 第１８図において、アルペジヨ音キーデータ形
成回路４４は、キーデータ抽出回路４２４と同音
名除去回路４２５とオクターブコード形成回路４
２６とを具えている。キーデータ抽出回路４２４
において行う処理の概略は次の通りである。キー
オンメモリ１７８（第１０図）から同音名除去回
路４２５を経由して与えられるキーオン信号KO
１（高速のチヤンネルタイミングに従つて各チヤ
ンネルのものが時分割的に与えられている）にも
とづいて下鍵域チヤンネルに割当てられている音
すなわち和音構成音の数ｎをカウンタ４２７で加
算計数し、この計数値とオートリズム装置４５
（第１図）から与えられるアルペジヨパターンデ
ータArpPTの値とを比較器４２８で比較し、カ
ウンタ４２７の計数値とデータArpPTの値が同
じになるかあるいはカウンタ４２７の計数値の方
が大きくなるまで和音構成音の数ｎを該カウンタ
４２７にてＮ倍（但しＮは整数）する。アルペジ
ヨパターンデータArpPTの値は低音側から数え
て何番目の和音構成音をアルペジヨ音として発生
すべきかを示している（すなわち低音側から数え
た音高順位を示している）。また、このアルペジ
ヨパターンデータArpPTは、該データが示す音
高順位のアルペジヨ音を発音すべきタイミング
（期間）に対応して発生される。データArpPTの
値が和音構成音の数ｎよりも大きいときに、カウ
ンタ４２７の計数値Ｎ・ｎにおける乗数Ｎは２以
上の値となる。 カウンタ４２７において上記計数値Ｎ・ｎを得
るための加算計数が終了すると、今度は、和音構
成音キーデータAKDが発生する毎に（“１”とな
る毎に）カウンタ４２７の計数値から１を減算す
る。和音構成音キーデータAKDは第１２図の下
鍵域キーデータレジスタ３５の最終ステージＱ１
２から第１８図のキーデータ抽出回路４２４のア
ンド回路４２９に供給される。このキーデータ
AKDはキー走査によるキーデータKDと同様に高
音側の音名（ノートタイミング）から順に発生す
る時分割多重化されたデータである。減算に入る
前のカウンタ４２７の計数値Ｎ・ｎは和音構成音
の中の最高音（すなわち最初に現われるキーデー
タAKD）の音高順位に対応している。何故な
ら、和音構成音の数ｎは最高音の音高順位（低音
側から数えてｎ番目）に対応しているので、その
整数倍であるＮ・ｎも最高音の音高順位に対応す
ることになるためである。最高音に対応する計数
値Ｎ・ｎから順次１減算することにより、１減算
したときの計数値（Ｎ・ｎ−１）は最高音の１つ
下の和音構成音の音高順位（低音側から数えて
Ｎ・ｎ−１番目）、２減算したときの計数値
（Ｎ・ｎ−２）は最高音の２つ下の和音構成音の
音高順位（低音側から数えてＮ・ｎ−２番目）、
というように順次低音側の音高順位に対応してい
く。また、上記減算を行なわせるキーデータ
AKDも順次低音側に移つていく（高音側から発
生されるため）。従つて、カウンタ４２７の計数
値Ｎ・ｎ−Ｘ（但しＸは１減算した回数）はその
次に発生する（これから最初に到来する）キーデ
ータAKDの音高順位に対応しており、この計数
値Ｎ・ｎ−ＸとパターンデータArpPTが一致し
ている状態のときに発生された１つの和音構成音
キーデータAKDが該データArpPTによつて指定
された音高順位の音に相当し、そのときの（一致
状態のときの）キーデータAKDがアルペジヨ音
キーデータKAとして抽出される。 上述の事柄を、例えば和音構成音がＣ，Ｅ，Ｇ
の３音（ｎ＝３）で、パターンデータArpPTの
値が「７」であるとして下記第８表にまとめて例
示する。
【表】
すなわち、「加算」においては、和音構成音の
数ｎ＝３がパターンデータArpPTの値「７」と
同じかそれより大きくなるまで整数倍されること
により、カウンタ４２７の計数値はＮ・ｎ＝３×
３＝９となる。「減算」においては、高音側から
発生される和音構成音キーデータAKDの最高音
Ｃとその次の音Ｇの発生タイミングで夫々１減算
すると、減算結果はＮ・ｎ−Ｘ＝９−２＝７とな
り、データArpPTに一致する。従つて、その次
にＥのタイミングで発生したキーデータAKDが
アルペジヨ音キーデータKAとして抽出される。 同音名除去回路４２５では、下鍵域チヤンネル
において異オクターブ同音名の音が夫々別チヤン
ネルに割当てられているか否かをブロツクタイミ
ングBT12及びBT13において検出し（第８図のＺ
に示すARP同音処理）、異オクターブ同音名の和
音構成音がある場合はその数だけ（同音名のチヤ
ンネル両方ではなく一方だけ）キーオン信号KO
１を除去し、残りの下鍵域チヤンネルのキーオン
信号KO１をキーデータ抽出回路４２４に供給す
る。アルペジヨで利用する和音構成音キーデータ
AKDは音名だけに対応しており、下鍵域チヤン
ネルに割当てられた和音構成音のオクターブには
対応していないため、異オクターブ同音名の下鍵
域キーオン信号KO１を１個（１チヤンネル分）
だけにするためにこの同音名除去回路４２５が設
けられている。尚、シングルフインガーモードに
おいては、異オクターブ同音名の和音構成音は有
り得ないので、この同音名除去回路４２５はフイ
ンガードコードモードのときだけ使用される。キ
ーデータ抽出回路４２４のカウンタ４２７におけ
る前述の加算計数処理（これは第８図のＺに示し
たARP処理に相当する）は、同音名検出処理後
のブロツクタイミングBT14及びBT15において行
われる。 オクターブコード形成回路４２６は、アルペジ
ヨ音キーデータKAによつて示された音名のオク
ターブ音域すなわちアルペジヨ音のオクターブ音
域を示すオクターブコードＢ１″〜Ｂ３″を形成す
る回路である。キーデータ抽出回路４２４のカウ
ンタ４２７における前述の加算計数処理の結果得
た計数値Ｎ・ｎの乗数Ｎの値に応じてオクターブ
コードＢ１″〜Ｂ３″の値が定まるようになつてい
る。すなわち、カウンタ４２７において和音構成
音の数ｎが繰返し加算される毎に、１オクターブ
ずつ上げられるようになつており、所定最高オク
ターブに達した後なおも数ｎの繰返し加算が続く
場合は今度は１オクターブずつ下げられるように
なつている。 次に、フインガードコードモードにおける同音
名除去回路４２５の動作について説明する。 下鍵域チヤンネルにおいて別々のチヤンネルに
同音名の音が割当てられていることを検出するた
めに、ブロツクタイミングBT12及びBT13におい
て比較回路２５（第９図）が利用される。既に説
明したように、このブロツクタイミングBT12及
びBT13の12キー時間においてはＣかＣ＃までの
12音名のノートコードＮ１〜Ｎ４がキー走査回路
１１からライン１２を介して比較回路２５の一方
入力Ａに１キー時間毎に順次与えられる（第１６
図のノートタイミング参照）。また、このブロツ
クタイミングBT12及びBT13においては、キー走
査回路１１からライン１２を介して与えられるオ
クターブコードＢ３，Ｂ２，Ｂ１の値は“110”
となつている。 キーコードメモリ２４から高速のチヤンネルタ
イミングに従つて時分割的に出力される各チヤン
ネルの割当て音を示すキーコードＮ１〜Ｂ３のノ
ートコードＮ１〜Ｎ４の値と、ライン１２に与え
られるノートコードＮ１〜Ｎ４の値とを、比較回
路２５を利用して比較するために、キーコードメ
モリ２４から出力されるオクターブコードＢ１〜
Ｂ３の値をライン１２のオクターブコードＢ１〜
Ｂ３と同じ値に変換するようにしている。すなわ
ち、第９図のオクターブコード変換回路２７にお
いて、アンド回路４３０にフインガードコードモ
ード信号FCと信号BT12.13（第８図）が入力さ
れており、フインガードコードモード時（FCが
“１”）のブロツクタイミングBT12及びBT13のと
きに該アンド回路４３０の出力が“１”となる。
このアンド回路４３０の出力“１”がオア回路４
３１を介してオア回路１６３〜１６５に加わり、
キーコードメモリ２４から出力されたオクターブ
コードＢ１，Ｂ２，Ｂ３を強制的にすべて“１”
に変換する。しかし、オア回路１６３の出力
“１”が加えられるアンド回路４３２は前記アン
ド回路４３０の出力“１”を反転したインバータ
４３３の出力“０”により動作不能となるので、
オクターブコードのビツトＢ１は強制的に“０”
とされる。こうして、キーコードメモリ２４から
出力されるオクターブコードＢ３，Ｂ２，Ｂ１の
値はライン１２のオクターブコードＢ３，Ｂ２，
Ｂ１と同じ値“110”に変換されて比較回路２５
に入力される。 従つて、１キー時間の間変化せずにライン１２
に供給されているノートコードＮ１〜Ｎ４と同音
名のノートコードＮ１〜Ｎ４が割当てられている
チヤンネルタイミングで比較回路２５から一致信
号EQが発生される。このとき、同音名の音が
別々のチヤンネルに割当てられていれば、１キー
時間の前半11ビツトタイム及び後半11ビツトタイ
ムにおいて複数のチヤンネルタイミングで一致信
号EQが発生する。 前述のように、この一致信号EQは第１０図の
アンド回路１８３に加わる。ブロツクタイミング
BT12及びBT13においてはオア回路１８７に加わ
る信号BT12.13が“１”であり、アンド回路２１
５からオア回路１８５を介してキーオンメモリ１
７８からのキーオン信号KO１がアンド回路１８
３の他の入力に加わる。この一致信号EQが押鍵
中の（KO１が“１”）下鍵域チヤンネルタイミ
ングに対応して発生したものであれば（LchTが
“１”）、遅延フリツプフロツプ１９３に“１”が
記憶される。この遅延フリツプフロツプ１９３の
出力LKOEXTは第１８図の同音名除去回路４２
５のアンド回路４３４に加えられる。アンド回路
４３４の他の入力には比較回路２５（第９図）か
らの一致信号EQとフインガードコードモード信
号FC及び信号BT12.13が加えられる。遅延フリ
ツプフロツプ１９３の出力信号LKOEXTは一致
信号EQが発生したときから１ビツトタイム遅れ
て“１”に立上る。従つて、最初の一致信号EQ
に対してはアンド回路４３４の条件は成立せず、
それ以後に一致信号EQが発生したときアンド回
路４３４の条件が成立する。アンド回路４３４の
出力はアンド回路４３５に加わる。アンド回路４
３５の他の入力には、後半期間信号Ｈ２（第３
図）を反転した信号２（すなわち１キー時間の
前半の11ビツトタイムで“１”となる信号）と、
アンド回路４３６の出力が加えられる。アンド回
路４３６には第１０図のキーオンメモリ１７８か
ら出力されたキーオン信号KO１と下鍵域チヤン
ネルタイミング信号LchTが加えられており、下
鍵域チヤンネルのキーオン信号KO１のみが選択
される。 例えば第１９図ｂのＮ１〜Ｎ４に示すように、
下鍵域チヤンネル「３」及び「５」に異オクター
ブ同音名のＣ（すなわちC2とC3）が夫々割当て
られているとし、下鍵域チヤンネル「７」及び
「９」に夫々ＧとＥの音が割当てられているとす
る。尚、第６図に示すように、チヤンネルタイミ
ング「３」，「５」，「７」，「９」のとき下鍵域チヤ
ンネルタイミング信号LchTが発生する。第１９
図ｂは、第１９図ａに示すブロツクタイミング
BT12の最初の１キー時間すなわちノートコード
Ｎ１〜Ｎ４としてライン１２にＣのノートコード
が与えられている時間を拡大して示すものであ
る。ライン１２のノートコードＮ１〜Ｎ４がＣで
あるので、ＣのノートコードＮ１〜Ｎ４がキーコ
ードメモリ２４（第９図）から出力されるチヤン
ネルタイミング「３」及び「５」において比較回
路２５から一致信号EQが発生される。１キー時
間の前半のチヤンネルタイミング「３」で最初の
一致信号EQが発生されると、その１ビツトタイ
ム後に遅延フリツプフロツプ１９３（第１０図）
の出力LKOEXTが“１”に立上る。従つて第１
８図のアンド回路４３４はチヤンネルタイミング
「３」のときは条件が成立しない。この信号
LKOEXTは次のキー時間の始めに信号Ｓ１によ
つてクリアされるまで（第１０図のアンド回路１
９５参照）、“１”を保持する。従つて、その後の
チヤンネルタイミング「５」のときに２番目の一
致信号EQが発生したときアンド回路４３４の条
件が成立する。アンド回路４３５に加わる信号
２及びアンド回路４３６の出力（KO１・
LchT）は第１９図ｂに示すように発生する。ア
ンド回路４３５では、アンド回路４３４の条件を
成立させた２番目の一致信号EQが押鍵中（メモ
リモード時に押鍵と見なされる場合も含む）の下
鍵域チヤンネルに対応しているものであることを
条件に（KO１及びLchTが“１”）、前半期間に
限り（２が“１”）、“１”を出力する。このア
ンド回路４３５の出力“１”（第１９図ｂの４３
５に示す）はカウンタ４３７にカウントパルスと
して供給される。後半期間のチヤンネル「３」及
び「５」のタイミングにおいても一致信号EQが
発生し、アンド回路４３４の条件が成立するが、
信号２が“０”であるため、カウントパルスは
与えられない。 第１９図ｂに示したような異オクターブ同音名
検出処理が、ブロツクタイミングBT12及びBT13
における各ノートタイミング（第１９図ａ）毎に
繰返し行なわれる。そして、異オクターブ同音名
を検出する毎にカウンタ４３７が１カウントアツ
プされる。しかし、第１９図の例では、下鍵域チ
ヤンネルにおける異オクターブ同音名はＣだけで
あるため、結局、ブロツクタイミングBT13が終
了したときのカウンタ４３７のカウント値は１
（２進の“01”）である。尚、カウンタ４３７はキ
ヤンセル信号（第８図）を反転した信号に
より、ブロツクタイミングBT5及びBT6のときリ
セツトされる。 以上のようにして、フインガードコードモード
時のブロツクタイミングBT12及びBT13におい
て、カウンタ４３７にて異オクターブ同音名の数
（組数）がカウントされる。 アンド回路４３６から出力される下鍵域チヤン
ネルのキーオン信号KO１はアンド回路４３８を
介してアンド回路４３９に加わり、更にオア回路
４４０を介してカウンタ４２７のカウント入力Ｔ
に加わる。アンド回路４３８は、押鍵中の下鍵域
チヤンネルタイミングに対応して“１”となる時
分割多重化されたキーオン信号KO１のパルス列
（アンド回路４３６の出力）において、カウンタ
４３７でカウントされている異オクターブ同音名
の数だけパルス（すなわちキーオン信号KO１）
を除去するためのものである。 カウンタ４３７のカウント出力はコンパレータ
４４１の一方入力に加えられ、コンパレータ４４
１の他方入力にはカウンタ４４２の出力が加えら
れる。カウンタ４４２は信号Ｓ１（第３図）によ
つて１キー時間の始めにクリアされる。カウンタ
４３７の値が０以外の値のとき、１キー時間の始
めにおいてはコンパレータ４４１の両入力は一致
せず（カウンタ４４２が０にクリアされているた
め）、一致出力EQLは“０”である。アンド回路
４４３には、一致出力EQLを反転した信号が与
えられており、一致出力EQLが“０”のとき、
すなわちカウンタ４３７と４４２のカウント値が
一致していないときアンド回路４３６から与えら
れるキーオン信号KO１を選択してカウンタ４４
２のカウント入力Ｔに加える。一致出力EQLは
アンド回路４３８にも加えられており、カウンタ
４３７と４４２のカウント値が一致していないと
き、該アンド回路４３８を動作不能にして、キー
オン信号KO１を阻止する。カウンタ４３７と４
４２のカウント値が一致したときは、異オクター
ブ同音名の数と同数のキーオン信号KO１を除去
した（阻止した）ことを意味する。従つて、一致
後は、アンド回路４３８を動作可能にし（EQL
が“１”）、残りの下鍵域キーオン信号KO１を通
過させる。尚、アンド回路４３８の他の入力には
後半期間Ｈ２を反転した信号２が加わり、１キ
ー時間の前半期間でのみ下鍵域キーオン信号KO
１の通過させる。これは、カウンタ４４２が１キ
ー時間の始めにクリアされるようになつているの
で、１キー時間の前半11ビツトタイムにおいて有
効な同音名数キーオン信号除去処理を行うことが
できるからである。 第１９図ｂと同様に、下鍵域チヤンネル
「３」，「５」，「７」，「９」にＣ，Ｃ，Ｇ，Ｅの４
音が割当てられており、これらすべてが押鍵中で
あつてキーオン信号KO１が発生されているもの
として上記除去処理の一例を第２０図に示す。第
２０図においてKO１・LchTはアンド回路４３
６から出力される下鍵域チヤンネルのキーオン信
号KO１を示す。４４２−Ｑはカウンタ４４２の
出力を示す。異オクターブ同音名数をカウントし
たカウンタ４３７のカウント値は１（２進の
“01”）である。１キー時間の始めはコンパレータ
４４１の出力EQLは“０”であり、１キー時間
内で最初に発生したキーオン信号（KO１・
LchT）はアンド回路４３８で阻止される。しか
し、この最初のキーオン信号によつてカウンタ４
４２が１カウントアツプされる。すると、カウン
タ４３７のカウント値１とカウンタ４４２のカウ
ント値が一致し、一致出力EQLが“１”に立上
る。従つて、前半期間（２が“１”）におい
て、以後発生する３つのキーオン信号（KO１・
LchT）がアンド回路４３８を通過する。アンド
回路４３８から出力されるキーオン信号KO１
（ｎ）の１キー時間内におけるパルス発生数は、
同音名を除去した後の和音構成音の数ｎに対応し
ている。この和音構成音の数ｎに対応する数のパ
ルス列から成るキーオン信号KO１（ｎ）は、第
２０図に示すように、１キー時間毎に繰返し発生
する。しかし、カウンタ４３７における異オクタ
ーブ同音名数カウント処理が確実に終わるのは、
前述のようにブロツクタイミングBT13の終わり
であるので、その次のブロツクタイミングBT14
以後にアンド回路４３８から出力されるキーオン
信号KO１（ｎ）が有効に和音構成音数ｎを示し
ている。そのため、アンド回路４３９においては
信号BT14.15を入力し、ブロツクタイミング
BT14及びBT15においてアンド回路４３８（すな
わち同音名除去回路４２５）から出力されるキー
オン信号KO１（ｎ）を選択してカウンタ４２７
に加えるようにしている。 尚、シングルフインガーモードの場合は、異オ
クターブ同音名数をカウントするカウンタ４３７
の出力は常に“０”であり、コンパレータ４４１
の出力EQLは常に“１”となる。従つて、下鍵
域チヤンネルのすべてのキーオン信号KO１が信
号KO１（ｎ）としてアンド回路４３８から出力
される。 カウンタ４２７はアツプダウンカウンタであ
り、信号BT14.15がアツプダウン切換入力
（UP）に加わり、ブロツクタイミングBT14及び
BT15においてアツプカウントモードに設定され
る。従つて、ブロツクタイミングBT14及びBT15
においてアンド回路４３９からオア回路４４０を
介してカウンタ４２７に入力されるキーオン信号
KO１（ｎ）は、該カウンタ４２７で加算計数さ
れる。 カウンタ４２７のリセツト入力（Ｒ）にはナン
ド回路４４４の出力が与えられており、通常は常
にリセツトされており、アルペジヨパターンデー
タArpPTが発生した直後のブロツクタイミング
BT14，BT15，BT0、及びBT1においてのみリセ
ツトが解除されるようになつている。アルペジヨ
パターンデータArpPTの全ビツトがオア回路４
４５に与えられ、何らかのアルペジヨパターンデ
ータArpPTが供給されたときオア回路４４５の
出力は“１”に立上る。オア回路４４５の出力
“１”は下鍵域で何らかの鍵が押圧されているこ
と（メモリモード時に離鍵後も押鍵と見なされる
場合も含む）を条件にアンド回路４４６を通過
し、フリツプフロツプ４４８に入力される。アン
ド回路４４６の他の入力には、下鍵域キーオンメ
モリ３９（第１４図）から供給された下鍵域エニ
イキーオン信号LKAKOがシフトレジスタ４４７
を経由して与えられる。シフトレジスタ４４７は
走査サイクルパルス4.5Mによつて制御される３
ステージ／１ビツトのもので、下鍵域における押
圧鍵の全てが完全に発音割当てされるまでの待ち
時間を設定するためのものである。 フリツプフロツプ４４８は、アンド回路４４６
から与えられる信号を信号BT12.13のタイミング
（すなわちブロツクタイミングBT12及びBT13）
で取込み、該アンド回路４４６の出力が“１”の
ときはセツト状態となり、“０”のときはリセツ
ト状態に反転する。従つて、パターンデータ
ArpPTの発生に対応して“１”となりその消滅
に対応して“０”となるオア回路４４５の出力信
号の立上りタイミング及び立下りタイミングを、
ブロツクタイミングBT12及びBT13に同期させた
信号が該フリツプフロツプ４４８から出力され
る。該フリツプフロツプ４４８の出力Ｑは、立上
り検出用の遅延フリツプフロツプ４４９とアンド
回路４５０に加えられると共にアンド回路４２９
に加えられ、更にアルペジヨタイミング信号AT
として出力される。 アルペジヨパターンデータArpPTの実際の発
生タイミングの一例を第２１図に示す。この発生
時間幅は、一般的な押鍵時間と同程度であり、例
えば数100ms前後の比較的長い時間である。この
データArpPTの発生タイミングに対応してフリ
ツプフロツプ４４８から出力されるアルペジヨタ
イミング信号ATを同じく第２１図に示す。信号
ATの発生時間幅はデータArpPTの発生時間幅と
ほぼ対応している。但し、信号ATの立上り及び
立下りタイミングがブロツクタイミングBT12に
同期している。第２１図のBT0〜15はブロツクタ
イミングBT0〜BT15を示す。 フリツプフロツプ４４８の出力（AT）を遅延
フリツプフロツプ４４９で１キー時間遅延し、そ
の遅延出力の反転信号がアンド回路４５０に入
力される。従つて、アンド回路４５０の出力は、
第２１図の４５０に示すように、アルペジヨタイ
ミング信号ATの立上り時の１キー時間の間だけ
“１”となる。アンド回路４５０の出力はフリツ
プフロツプ４５１のセツト入力Ｓに与えられる。
フリツプフロツプ４５１のリセツト入力（Ｒ）は
キヤンセル信号（第８図）を反転した信号
が与えられる。従つて、フリツプフロツプ４５１
の出力Ｑは、第２１図の４５１−Ｑに示すよう
に、アルペジヨタイミング信号ATが立上るブロ
ツクタイミングBT12からその次の走査サイクル
のブロツクタイミングBT4までの間だけ（実際は
クロツクパルスφABによつて出力タイミングは１
キー時間遅延されているが）“１”となる。フリ
ツプフロツプ４５１の出力はナンド回路４４４に
加えられる。ナンド回路４４４の他の入力には信
号BT0.1及びBT14.15（第８図）がオア回路４５
３を介して与えられる。従つてナンド回路４４４
の出力は、第２１図の４４４に示すように、アル
ペジヨパターンデータArpPTが発生した直後の
ブロツクタイミングBT14，BT15，BT0及びBT1
においてのみ“０”となり、それ以外のときは常
に“１”である。 上記ナンド回路４４４の出力が“０”のときの
みカウンタ４２７のリセツトが解除され、カウン
ト可能となる。従つて、カウンタ４２７は、アル
ペジヨパターンデータArpPTが発生した直後の
ブロツクタイミングBT14及びBT15においてのみ
加算計数を行ない、その直後のブロツクタイミン
グBT0及びBT1においてのみ減算計数を行なう
（信号BT14.15が“０”となることによりダウン
カウントモードとなる）。 カウンタ４２７のカウント値を一方入力Ａに入
力し、アルペジヨパターンデータArpPTを他方
入力Ｂに入力した比較器４２８は、カウンタ４２
７のカウント値を反転するインバータ４５４〜４
５７と、このインバータ４５４〜４５７の出力４
ビツトと４ビツトのデータArpPTとを加算する
４ビツトの加算器４５８と、この加算器４５８の
４ビツト出力すべてを入力したアンド回路４５９
とから成る。加算器４５８の内容がオーバーフロ
ーしたとき発生されるキヤリイ信号CROが、カ
ウンタ４２７のカウント値（Ａ入力）よりもパタ
ーンデータArpPTの値（Ｂ入力）のほうが大き
い（Ｂ＞Ａ）ことを示す信号として利用される。
例えばカウンタ４２７のカウント値（Ａ入力）が
“0011”で、データArpPTが“0100”のとき（Ｂ
＞Ａ）、計算式は であり、キヤリイ信号CROが“１”となる。カ
ウンタ４２７のカウント値ＡとデータArpPTの
値Ｂとが同じかデータArpPTの方が小さいとき
（Ｂ≦Ａ）は、キヤリイ信号CROは発生しない。
カウンタ４２７のカウント値ＡとデータArpPT
の値Ｂとが一致する場合は、加算器４５８の出力
がすべて“１”となり、アンド回路４５９の出力
が“１”となる。例えば、カウンタ４２７のカウ
ント値Ａが“0011”で、データArpPTの値Ｂも
“0011”のとき、計算式は、 であり、出力がすべて“１”となる。 アンド回路４５９の出力“１”は遅延フリツプ
フロツプ４６０で１キー時間遅延され、アルペジ
ヨパターンデータ一致信号ArpPEQとしてアンド
回路４５２に加えられる。 加算器４５８のキヤリイ信号CROはアンド回
路４６１に加えられると共に遅延フリツプフロツ
プ４６２で１キー時間遅延された後アンド回路４
３９に加わる。従つて、加算計数が行なわれるブ
ロツクタイミングBT14（パターンデータArpPT
の発生直後のBT14）の最初の１キー時間（Ｃの
ノートタイミング）においては、その直前のブロ
ツクタイミングBT13の最後の１キー時間（Ｃ
＃のノートタイミング）のときに加算器４５８か
ら出力されたキヤリイ信号CROの状態が遅延フ
リツプフロツプ４６２から出力されている。ブロ
ツクタイミングBT13においてはカウンタ４２７
は前述のようにリセツトされているので、アルペ
ジヨパターンデータArpPTの値の方が大きく、
キヤリイ信号CROは“１”となつている。従つ
て、加算計数が行なわれるブロツクタイミング
BT14の最初の１キー時間の間は遅延フリツプフ
ロツプ４６２の出力は必らず“１”であり、この
１キー時間の前半において発生される和音構成音
の数ｎに対応するキーオン信号KO１（ｎ）（第
２０図参照）がすべてアンド回路４３９を通過
し、オア回路４４０を介してカウンタ４２７に与
えられる。 上述のように、ブロツクタイミングBT１４の
最初の１キー時間においてカウンタ４２７では必
らず和音構成音の数ｎを加算計数する。アルペジ
ヨパターンデータArpPTの値が、和音構成音の
数ｎと同じかそれよりも小さい場合は、この最初
のｎの計数の過程で（すなわちブロツクタイミン
グBT１４の最初の１キー時間の前半11ビツトタ
イムのいずれかのタイミングで）、比較器４２８
においてＢ＞Ａが成立しなくなり、キヤリイ信号
CROが“０”に立下る（第２２図参照）。このキ
ヤリイ信号CROの“０”は、同じキー時間（BT
１４の最初の１キー時間）の後半において、クロ
ツクパルスφA（第３図参照）のタイミングで遅
延フリツプフロツプ４６２に取込まれ、次のキー
時間（BT１４の２番目のキー時間すなわちＢの
ノートタイミング）においてクロツクパルスφB
（第３図）の立上りと共に該フリツプフロツプ４
６２から出力される。従つて、比較器４２８にお
いてＢ＞Ａが成立しなくなつた場合は、次のキー
時間において遅延フリツプフロツプ４６２からア
ンド回路４３９に与えられる信号が“０”とな
り、キーオン信号KO１（ｎ）が阻止され、カウ
ントが停止される（第２２図の４６２−Ｑ参
照）。 一方、アルペジヨパターンデータArpPTの値
が和音構成音の数ｎよりも大きい場合は、ブロツ
クタイミングBT１４の最初の１キー時間におけ
るｎの計数が終了してもなお、比較器４２８でＢ
＞Ａが成立している（第２３図参照）。従つて、
依然としてキヤリイ信号CROは“１”であり、
その次のキー時間においても遅延フリツプフロツ
プ４６２から“１”が出力される。従つて、次の
キー時間（BT１４の２番目のキー時間すなわち
Ｂのノートタイミング）においても、ｎ個のキー
オン信号KO１（ｎ）がアンド回路４３９を通過
してカウンタ４２７に与えられ、カウンタ４２７
は更にｎカウントアツプされる。この２回目のｎ
の計数で過程で、比較器４２８でＢ＞Ａが成立し
なくなつた場合は前述と同様に次のキー時間で遅
延フリツプフロツプ４６２の出力が“０”とな
り、以後の計数が停止される。他方、なおも比較
器４２８でＢ＞Ａが成立している場合は、次のキ
ー時間においてカウンタ４２７では更にｎカウン
トアツプされる。 こうして、カウンタ４２７の計数値(A)がパター
ンデータArpPTの値(B)と同じかそれよりも大き
くなるまで（Ｂ＞Ａが成立しなくなるまで）、１
キー時間単位でキーオン信号KO１（ｎ）の数が
計数される。すなわち和音構成音の数ｎが整数倍
（Ｎ倍）される。比較器４２８でＢ＞Ａが成立し
なくなつたとき、カウンタ４２７の計数値N.nと
パターンデータArpPTの値との関係は次のよう
になつている。 Ｎ・ｎ≧ArpPT＞（Ｎ−１）・ｎ 一方、オクターブコード形成回路４２６におい
ては上記カウンタ４２７の加算計数動作と並行し
てオクターブカウンタ４６３の計数動作が行なわ
れる。オクターブカウンタ４６３はアツプダウン
カウンタであり、そのアツプダウン制御入力
（UP）にはＴ型フリツプフロツプ（２進カウン
タ）４６４の反転出力（）が与えられる。オク
ターブカウンタ４６３及びＴ型フリツプフロツプ
４６４のリセツト入力（Ｒ）には前記カウンタ４
２７と同様にナンド回路４４４の出力（第２１
図）が与えられる。尚、Ｔ型フリツプフロツプ４
６４には２相クロツクパルスφABが加えられてお
り、カウント入力（Ｔ）あるいはリセツト入力
（Ｒ）をパルスφAで取込んでパルスφBで状態設
定して出力する。従つて、Ｔ型フリツプフロツプ
４６４の入力タイミングと出力タイミングには一
般に１キー時間の遅れがある。オクターブカウン
タ４６３はオア回路４６５からカウント入力
（Ｔ）に与えられる“１”とクロツクパルスφBの
タイミングでカウントする。 カウンタ４６３のカウント入力（Ｔ）にはアン
ド回路４６６あるいは４６７の出力がオア回路４
６５を介して与えられる。Ｔ型フリツプフロツプ
４６４のカウント入力（Ｔ）にはアンド回路４６
８あるいは４６９の出力がオア回路４７０を介し
て与えられる。アンド回路４６６乃至４６９には
アンド回路４６１の出力が与えられる。アンド回
路４６１には、前記キヤリイ信号CROと信号BT
１４，１５を遅延フリツプフロツプ４７１で１キ
ー時間遅延した信号が与えられる。 カウンタ４６３及びフリツプフロツプ４６４の
リセツトが解除されるブロツクタイミングBT１
４及びBT１５の最初の１キー時間（BT１４の最
初の１キー時間すなわちＣのノートタイミング）
においては遅延フリツプフロツプ４７１の出力は
“０”であり（第２２図、第２３図参照）、アンド
回路４６１の出力“０”、アンド回路４６６乃至
４６９の出力“０”により、カウンタ４６３及び
フリツプフロツプ４６４の状態は変化しない。す
なわち、フリツプフロツプ４６４の反転出力は
リセツトによつて“１”となつており、カウンタ
４６３はアツプカウントモードとなつている。ま
たカウンタ４６３の出力Ｑ２，Ｑ１はリセツトに
よつて“00”となつている。カウンタ４６３の出
力Ｑ２，Ｑ１はアンド回路４７２及びノア回路４
７３，４７４から成るコード変換回路４７５によ
つてオクターブコードＢ３，Ｂ２，Ｂ１に変換さ
れる。このコード変換テーブルは第９表に示す通
りである。
数ｎ＝３がパターンデータArpPTの値「７」と
同じかそれより大きくなるまで整数倍されること
により、カウンタ４２７の計数値はＮ・ｎ＝３×
３＝９となる。「減算」においては、高音側から
発生される和音構成音キーデータAKDの最高音
Ｃとその次の音Ｇの発生タイミングで夫々１減算
すると、減算結果はＮ・ｎ−Ｘ＝９−２＝７とな
り、データArpPTに一致する。従つて、その次
にＥのタイミングで発生したキーデータAKDが
アルペジヨ音キーデータKAとして抽出される。 同音名除去回路４２５では、下鍵域チヤンネル
において異オクターブ同音名の音が夫々別チヤン
ネルに割当てられているか否かをブロツクタイミ
ングBT12及びBT13において検出し（第８図のＺ
に示すARP同音処理）、異オクターブ同音名の和
音構成音がある場合はその数だけ（同音名のチヤ
ンネル両方ではなく一方だけ）キーオン信号KO
１を除去し、残りの下鍵域チヤンネルのキーオン
信号KO１をキーデータ抽出回路４２４に供給す
る。アルペジヨで利用する和音構成音キーデータ
AKDは音名だけに対応しており、下鍵域チヤン
ネルに割当てられた和音構成音のオクターブには
対応していないため、異オクターブ同音名の下鍵
域キーオン信号KO１を１個（１チヤンネル分）
だけにするためにこの同音名除去回路４２５が設
けられている。尚、シングルフインガーモードに
おいては、異オクターブ同音名の和音構成音は有
り得ないので、この同音名除去回路４２５はフイ
ンガードコードモードのときだけ使用される。キ
ーデータ抽出回路４２４のカウンタ４２７におけ
る前述の加算計数処理（これは第８図のＺに示し
たARP処理に相当する）は、同音名検出処理後
のブロツクタイミングBT14及びBT15において行
われる。 オクターブコード形成回路４２６は、アルペジ
ヨ音キーデータKAによつて示された音名のオク
ターブ音域すなわちアルペジヨ音のオクターブ音
域を示すオクターブコードＢ１″〜Ｂ３″を形成す
る回路である。キーデータ抽出回路４２４のカウ
ンタ４２７における前述の加算計数処理の結果得
た計数値Ｎ・ｎの乗数Ｎの値に応じてオクターブ
コードＢ１″〜Ｂ３″の値が定まるようになつてい
る。すなわち、カウンタ４２７において和音構成
音の数ｎが繰返し加算される毎に、１オクターブ
ずつ上げられるようになつており、所定最高オク
ターブに達した後なおも数ｎの繰返し加算が続く
場合は今度は１オクターブずつ下げられるように
なつている。 次に、フインガードコードモードにおける同音
名除去回路４２５の動作について説明する。 下鍵域チヤンネルにおいて別々のチヤンネルに
同音名の音が割当てられていることを検出するた
めに、ブロツクタイミングBT12及びBT13におい
て比較回路２５（第９図）が利用される。既に説
明したように、このブロツクタイミングBT12及
びBT13の12キー時間においてはＣかＣ＃までの
12音名のノートコードＮ１〜Ｎ４がキー走査回路
１１からライン１２を介して比較回路２５の一方
入力Ａに１キー時間毎に順次与えられる（第１６
図のノートタイミング参照）。また、このブロツ
クタイミングBT12及びBT13においては、キー走
査回路１１からライン１２を介して与えられるオ
クターブコードＢ３，Ｂ２，Ｂ１の値は“110”
となつている。 キーコードメモリ２４から高速のチヤンネルタ
イミングに従つて時分割的に出力される各チヤン
ネルの割当て音を示すキーコードＮ１〜Ｂ３のノ
ートコードＮ１〜Ｎ４の値と、ライン１２に与え
られるノートコードＮ１〜Ｎ４の値とを、比較回
路２５を利用して比較するために、キーコードメ
モリ２４から出力されるオクターブコードＢ１〜
Ｂ３の値をライン１２のオクターブコードＢ１〜
Ｂ３と同じ値に変換するようにしている。すなわ
ち、第９図のオクターブコード変換回路２７にお
いて、アンド回路４３０にフインガードコードモ
ード信号FCと信号BT12.13（第８図）が入力さ
れており、フインガードコードモード時（FCが
“１”）のブロツクタイミングBT12及びBT13のと
きに該アンド回路４３０の出力が“１”となる。
このアンド回路４３０の出力“１”がオア回路４
３１を介してオア回路１６３〜１６５に加わり、
キーコードメモリ２４から出力されたオクターブ
コードＢ１，Ｂ２，Ｂ３を強制的にすべて“１”
に変換する。しかし、オア回路１６３の出力
“１”が加えられるアンド回路４３２は前記アン
ド回路４３０の出力“１”を反転したインバータ
４３３の出力“０”により動作不能となるので、
オクターブコードのビツトＢ１は強制的に“０”
とされる。こうして、キーコードメモリ２４から
出力されるオクターブコードＢ３，Ｂ２，Ｂ１の
値はライン１２のオクターブコードＢ３，Ｂ２，
Ｂ１と同じ値“110”に変換されて比較回路２５
に入力される。 従つて、１キー時間の間変化せずにライン１２
に供給されているノートコードＮ１〜Ｎ４と同音
名のノートコードＮ１〜Ｎ４が割当てられている
チヤンネルタイミングで比較回路２５から一致信
号EQが発生される。このとき、同音名の音が
別々のチヤンネルに割当てられていれば、１キー
時間の前半11ビツトタイム及び後半11ビツトタイ
ムにおいて複数のチヤンネルタイミングで一致信
号EQが発生する。 前述のように、この一致信号EQは第１０図の
アンド回路１８３に加わる。ブロツクタイミング
BT12及びBT13においてはオア回路１８７に加わ
る信号BT12.13が“１”であり、アンド回路２１
５からオア回路１８５を介してキーオンメモリ１
７８からのキーオン信号KO１がアンド回路１８
３の他の入力に加わる。この一致信号EQが押鍵
中の（KO１が“１”）下鍵域チヤンネルタイミ
ングに対応して発生したものであれば（LchTが
“１”）、遅延フリツプフロツプ１９３に“１”が
記憶される。この遅延フリツプフロツプ１９３の
出力LKOEXTは第１８図の同音名除去回路４２
５のアンド回路４３４に加えられる。アンド回路
４３４の他の入力には比較回路２５（第９図）か
らの一致信号EQとフインガードコードモード信
号FC及び信号BT12.13が加えられる。遅延フリ
ツプフロツプ１９３の出力信号LKOEXTは一致
信号EQが発生したときから１ビツトタイム遅れ
て“１”に立上る。従つて、最初の一致信号EQ
に対してはアンド回路４３４の条件は成立せず、
それ以後に一致信号EQが発生したときアンド回
路４３４の条件が成立する。アンド回路４３４の
出力はアンド回路４３５に加わる。アンド回路４
３５の他の入力には、後半期間信号Ｈ２（第３
図）を反転した信号２（すなわち１キー時間の
前半の11ビツトタイムで“１”となる信号）と、
アンド回路４３６の出力が加えられる。アンド回
路４３６には第１０図のキーオンメモリ１７８か
ら出力されたキーオン信号KO１と下鍵域チヤン
ネルタイミング信号LchTが加えられており、下
鍵域チヤンネルのキーオン信号KO１のみが選択
される。 例えば第１９図ｂのＮ１〜Ｎ４に示すように、
下鍵域チヤンネル「３」及び「５」に異オクター
ブ同音名のＣ（すなわちC2とC3）が夫々割当て
られているとし、下鍵域チヤンネル「７」及び
「９」に夫々ＧとＥの音が割当てられているとす
る。尚、第６図に示すように、チヤンネルタイミ
ング「３」，「５」，「７」，「９」のとき下鍵域チヤ
ンネルタイミング信号LchTが発生する。第１９
図ｂは、第１９図ａに示すブロツクタイミング
BT12の最初の１キー時間すなわちノートコード
Ｎ１〜Ｎ４としてライン１２にＣのノートコード
が与えられている時間を拡大して示すものであ
る。ライン１２のノートコードＮ１〜Ｎ４がＣで
あるので、ＣのノートコードＮ１〜Ｎ４がキーコ
ードメモリ２４（第９図）から出力されるチヤン
ネルタイミング「３」及び「５」において比較回
路２５から一致信号EQが発生される。１キー時
間の前半のチヤンネルタイミング「３」で最初の
一致信号EQが発生されると、その１ビツトタイ
ム後に遅延フリツプフロツプ１９３（第１０図）
の出力LKOEXTが“１”に立上る。従つて第１
８図のアンド回路４３４はチヤンネルタイミング
「３」のときは条件が成立しない。この信号
LKOEXTは次のキー時間の始めに信号Ｓ１によ
つてクリアされるまで（第１０図のアンド回路１
９５参照）、“１”を保持する。従つて、その後の
チヤンネルタイミング「５」のときに２番目の一
致信号EQが発生したときアンド回路４３４の条
件が成立する。アンド回路４３５に加わる信号
２及びアンド回路４３６の出力（KO１・
LchT）は第１９図ｂに示すように発生する。ア
ンド回路４３５では、アンド回路４３４の条件を
成立させた２番目の一致信号EQが押鍵中（メモ
リモード時に押鍵と見なされる場合も含む）の下
鍵域チヤンネルに対応しているものであることを
条件に（KO１及びLchTが“１”）、前半期間に
限り（２が“１”）、“１”を出力する。このア
ンド回路４３５の出力“１”（第１９図ｂの４３
５に示す）はカウンタ４３７にカウントパルスと
して供給される。後半期間のチヤンネル「３」及
び「５」のタイミングにおいても一致信号EQが
発生し、アンド回路４３４の条件が成立するが、
信号２が“０”であるため、カウントパルスは
与えられない。 第１９図ｂに示したような異オクターブ同音名
検出処理が、ブロツクタイミングBT12及びBT13
における各ノートタイミング（第１９図ａ）毎に
繰返し行なわれる。そして、異オクターブ同音名
を検出する毎にカウンタ４３７が１カウントアツ
プされる。しかし、第１９図の例では、下鍵域チ
ヤンネルにおける異オクターブ同音名はＣだけで
あるため、結局、ブロツクタイミングBT13が終
了したときのカウンタ４３７のカウント値は１
（２進の“01”）である。尚、カウンタ４３７はキ
ヤンセル信号（第８図）を反転した信号に
より、ブロツクタイミングBT5及びBT6のときリ
セツトされる。 以上のようにして、フインガードコードモード
時のブロツクタイミングBT12及びBT13におい
て、カウンタ４３７にて異オクターブ同音名の数
（組数）がカウントされる。 アンド回路４３６から出力される下鍵域チヤン
ネルのキーオン信号KO１はアンド回路４３８を
介してアンド回路４３９に加わり、更にオア回路
４４０を介してカウンタ４２７のカウント入力Ｔ
に加わる。アンド回路４３８は、押鍵中の下鍵域
チヤンネルタイミングに対応して“１”となる時
分割多重化されたキーオン信号KO１のパルス列
（アンド回路４３６の出力）において、カウンタ
４３７でカウントされている異オクターブ同音名
の数だけパルス（すなわちキーオン信号KO１）
を除去するためのものである。 カウンタ４３７のカウント出力はコンパレータ
４４１の一方入力に加えられ、コンパレータ４４
１の他方入力にはカウンタ４４２の出力が加えら
れる。カウンタ４４２は信号Ｓ１（第３図）によ
つて１キー時間の始めにクリアされる。カウンタ
４３７の値が０以外の値のとき、１キー時間の始
めにおいてはコンパレータ４４１の両入力は一致
せず（カウンタ４４２が０にクリアされているた
め）、一致出力EQLは“０”である。アンド回路
４４３には、一致出力EQLを反転した信号が与
えられており、一致出力EQLが“０”のとき、
すなわちカウンタ４３７と４４２のカウント値が
一致していないときアンド回路４３６から与えら
れるキーオン信号KO１を選択してカウンタ４４
２のカウント入力Ｔに加える。一致出力EQLは
アンド回路４３８にも加えられており、カウンタ
４３７と４４２のカウント値が一致していないと
き、該アンド回路４３８を動作不能にして、キー
オン信号KO１を阻止する。カウンタ４３７と４
４２のカウント値が一致したときは、異オクター
ブ同音名の数と同数のキーオン信号KO１を除去
した（阻止した）ことを意味する。従つて、一致
後は、アンド回路４３８を動作可能にし（EQL
が“１”）、残りの下鍵域キーオン信号KO１を通
過させる。尚、アンド回路４３８の他の入力には
後半期間Ｈ２を反転した信号２が加わり、１キ
ー時間の前半期間でのみ下鍵域キーオン信号KO
１の通過させる。これは、カウンタ４４２が１キ
ー時間の始めにクリアされるようになつているの
で、１キー時間の前半11ビツトタイムにおいて有
効な同音名数キーオン信号除去処理を行うことが
できるからである。 第１９図ｂと同様に、下鍵域チヤンネル
「３」，「５」，「７」，「９」にＣ，Ｃ，Ｇ，Ｅの４
音が割当てられており、これらすべてが押鍵中で
あつてキーオン信号KO１が発生されているもの
として上記除去処理の一例を第２０図に示す。第
２０図においてKO１・LchTはアンド回路４３
６から出力される下鍵域チヤンネルのキーオン信
号KO１を示す。４４２−Ｑはカウンタ４４２の
出力を示す。異オクターブ同音名数をカウントし
たカウンタ４３７のカウント値は１（２進の
“01”）である。１キー時間の始めはコンパレータ
４４１の出力EQLは“０”であり、１キー時間
内で最初に発生したキーオン信号（KO１・
LchT）はアンド回路４３８で阻止される。しか
し、この最初のキーオン信号によつてカウンタ４
４２が１カウントアツプされる。すると、カウン
タ４３７のカウント値１とカウンタ４４２のカウ
ント値が一致し、一致出力EQLが“１”に立上
る。従つて、前半期間（２が“１”）におい
て、以後発生する３つのキーオン信号（KO１・
LchT）がアンド回路４３８を通過する。アンド
回路４３８から出力されるキーオン信号KO１
（ｎ）の１キー時間内におけるパルス発生数は、
同音名を除去した後の和音構成音の数ｎに対応し
ている。この和音構成音の数ｎに対応する数のパ
ルス列から成るキーオン信号KO１（ｎ）は、第
２０図に示すように、１キー時間毎に繰返し発生
する。しかし、カウンタ４３７における異オクタ
ーブ同音名数カウント処理が確実に終わるのは、
前述のようにブロツクタイミングBT13の終わり
であるので、その次のブロツクタイミングBT14
以後にアンド回路４３８から出力されるキーオン
信号KO１（ｎ）が有効に和音構成音数ｎを示し
ている。そのため、アンド回路４３９においては
信号BT14.15を入力し、ブロツクタイミング
BT14及びBT15においてアンド回路４３８（すな
わち同音名除去回路４２５）から出力されるキー
オン信号KO１（ｎ）を選択してカウンタ４２７
に加えるようにしている。 尚、シングルフインガーモードの場合は、異オ
クターブ同音名数をカウントするカウンタ４３７
の出力は常に“０”であり、コンパレータ４４１
の出力EQLは常に“１”となる。従つて、下鍵
域チヤンネルのすべてのキーオン信号KO１が信
号KO１（ｎ）としてアンド回路４３８から出力
される。 カウンタ４２７はアツプダウンカウンタであ
り、信号BT14.15がアツプダウン切換入力
（UP）に加わり、ブロツクタイミングBT14及び
BT15においてアツプカウントモードに設定され
る。従つて、ブロツクタイミングBT14及びBT15
においてアンド回路４３９からオア回路４４０を
介してカウンタ４２７に入力されるキーオン信号
KO１（ｎ）は、該カウンタ４２７で加算計数さ
れる。 カウンタ４２７のリセツト入力（Ｒ）にはナン
ド回路４４４の出力が与えられており、通常は常
にリセツトされており、アルペジヨパターンデー
タArpPTが発生した直後のブロツクタイミング
BT14，BT15，BT0、及びBT1においてのみリセ
ツトが解除されるようになつている。アルペジヨ
パターンデータArpPTの全ビツトがオア回路４
４５に与えられ、何らかのアルペジヨパターンデ
ータArpPTが供給されたときオア回路４４５の
出力は“１”に立上る。オア回路４４５の出力
“１”は下鍵域で何らかの鍵が押圧されているこ
と（メモリモード時に離鍵後も押鍵と見なされる
場合も含む）を条件にアンド回路４４６を通過
し、フリツプフロツプ４４８に入力される。アン
ド回路４４６の他の入力には、下鍵域キーオンメ
モリ３９（第１４図）から供給された下鍵域エニ
イキーオン信号LKAKOがシフトレジスタ４４７
を経由して与えられる。シフトレジスタ４４７は
走査サイクルパルス4.5Mによつて制御される３
ステージ／１ビツトのもので、下鍵域における押
圧鍵の全てが完全に発音割当てされるまでの待ち
時間を設定するためのものである。 フリツプフロツプ４４８は、アンド回路４４６
から与えられる信号を信号BT12.13のタイミング
（すなわちブロツクタイミングBT12及びBT13）
で取込み、該アンド回路４４６の出力が“１”の
ときはセツト状態となり、“０”のときはリセツ
ト状態に反転する。従つて、パターンデータ
ArpPTの発生に対応して“１”となりその消滅
に対応して“０”となるオア回路４４５の出力信
号の立上りタイミング及び立下りタイミングを、
ブロツクタイミングBT12及びBT13に同期させた
信号が該フリツプフロツプ４４８から出力され
る。該フリツプフロツプ４４８の出力Ｑは、立上
り検出用の遅延フリツプフロツプ４４９とアンド
回路４５０に加えられると共にアンド回路４２９
に加えられ、更にアルペジヨタイミング信号AT
として出力される。 アルペジヨパターンデータArpPTの実際の発
生タイミングの一例を第２１図に示す。この発生
時間幅は、一般的な押鍵時間と同程度であり、例
えば数100ms前後の比較的長い時間である。この
データArpPTの発生タイミングに対応してフリ
ツプフロツプ４４８から出力されるアルペジヨタ
イミング信号ATを同じく第２１図に示す。信号
ATの発生時間幅はデータArpPTの発生時間幅と
ほぼ対応している。但し、信号ATの立上り及び
立下りタイミングがブロツクタイミングBT12に
同期している。第２１図のBT0〜15はブロツクタ
イミングBT0〜BT15を示す。 フリツプフロツプ４４８の出力（AT）を遅延
フリツプフロツプ４４９で１キー時間遅延し、そ
の遅延出力の反転信号がアンド回路４５０に入
力される。従つて、アンド回路４５０の出力は、
第２１図の４５０に示すように、アルペジヨタイ
ミング信号ATの立上り時の１キー時間の間だけ
“１”となる。アンド回路４５０の出力はフリツ
プフロツプ４５１のセツト入力Ｓに与えられる。
フリツプフロツプ４５１のリセツト入力（Ｒ）は
キヤンセル信号（第８図）を反転した信号
が与えられる。従つて、フリツプフロツプ４５１
の出力Ｑは、第２１図の４５１−Ｑに示すよう
に、アルペジヨタイミング信号ATが立上るブロ
ツクタイミングBT12からその次の走査サイクル
のブロツクタイミングBT4までの間だけ（実際は
クロツクパルスφABによつて出力タイミングは１
キー時間遅延されているが）“１”となる。フリ
ツプフロツプ４５１の出力はナンド回路４４４に
加えられる。ナンド回路４４４の他の入力には信
号BT0.1及びBT14.15（第８図）がオア回路４５
３を介して与えられる。従つてナンド回路４４４
の出力は、第２１図の４４４に示すように、アル
ペジヨパターンデータArpPTが発生した直後の
ブロツクタイミングBT14，BT15，BT0及びBT1
においてのみ“０”となり、それ以外のときは常
に“１”である。 上記ナンド回路４４４の出力が“０”のときの
みカウンタ４２７のリセツトが解除され、カウン
ト可能となる。従つて、カウンタ４２７は、アル
ペジヨパターンデータArpPTが発生した直後の
ブロツクタイミングBT14及びBT15においてのみ
加算計数を行ない、その直後のブロツクタイミン
グBT0及びBT1においてのみ減算計数を行なう
（信号BT14.15が“０”となることによりダウン
カウントモードとなる）。 カウンタ４２７のカウント値を一方入力Ａに入
力し、アルペジヨパターンデータArpPTを他方
入力Ｂに入力した比較器４２８は、カウンタ４２
７のカウント値を反転するインバータ４５４〜４
５７と、このインバータ４５４〜４５７の出力４
ビツトと４ビツトのデータArpPTとを加算する
４ビツトの加算器４５８と、この加算器４５８の
４ビツト出力すべてを入力したアンド回路４５９
とから成る。加算器４５８の内容がオーバーフロ
ーしたとき発生されるキヤリイ信号CROが、カ
ウンタ４２７のカウント値（Ａ入力）よりもパタ
ーンデータArpPTの値（Ｂ入力）のほうが大き
い（Ｂ＞Ａ）ことを示す信号として利用される。
例えばカウンタ４２７のカウント値（Ａ入力）が
“0011”で、データArpPTが“0100”のとき（Ｂ
＞Ａ）、計算式は であり、キヤリイ信号CROが“１”となる。カ
ウンタ４２７のカウント値ＡとデータArpPTの
値Ｂとが同じかデータArpPTの方が小さいとき
（Ｂ≦Ａ）は、キヤリイ信号CROは発生しない。
カウンタ４２７のカウント値ＡとデータArpPT
の値Ｂとが一致する場合は、加算器４５８の出力
がすべて“１”となり、アンド回路４５９の出力
が“１”となる。例えば、カウンタ４２７のカウ
ント値Ａが“0011”で、データArpPTの値Ｂも
“0011”のとき、計算式は、 であり、出力がすべて“１”となる。 アンド回路４５９の出力“１”は遅延フリツプ
フロツプ４６０で１キー時間遅延され、アルペジ
ヨパターンデータ一致信号ArpPEQとしてアンド
回路４５２に加えられる。 加算器４５８のキヤリイ信号CROはアンド回
路４６１に加えられると共に遅延フリツプフロツ
プ４６２で１キー時間遅延された後アンド回路４
３９に加わる。従つて、加算計数が行なわれるブ
ロツクタイミングBT14（パターンデータArpPT
の発生直後のBT14）の最初の１キー時間（Ｃの
ノートタイミング）においては、その直前のブロ
ツクタイミングBT13の最後の１キー時間（Ｃ
＃のノートタイミング）のときに加算器４５８か
ら出力されたキヤリイ信号CROの状態が遅延フ
リツプフロツプ４６２から出力されている。ブロ
ツクタイミングBT13においてはカウンタ４２７
は前述のようにリセツトされているので、アルペ
ジヨパターンデータArpPTの値の方が大きく、
キヤリイ信号CROは“１”となつている。従つ
て、加算計数が行なわれるブロツクタイミング
BT14の最初の１キー時間の間は遅延フリツプフ
ロツプ４６２の出力は必らず“１”であり、この
１キー時間の前半において発生される和音構成音
の数ｎに対応するキーオン信号KO１（ｎ）（第
２０図参照）がすべてアンド回路４３９を通過
し、オア回路４４０を介してカウンタ４２７に与
えられる。 上述のように、ブロツクタイミングBT１４の
最初の１キー時間においてカウンタ４２７では必
らず和音構成音の数ｎを加算計数する。アルペジ
ヨパターンデータArpPTの値が、和音構成音の
数ｎと同じかそれよりも小さい場合は、この最初
のｎの計数の過程で（すなわちブロツクタイミン
グBT１４の最初の１キー時間の前半11ビツトタ
イムのいずれかのタイミングで）、比較器４２８
においてＢ＞Ａが成立しなくなり、キヤリイ信号
CROが“０”に立下る（第２２図参照）。このキ
ヤリイ信号CROの“０”は、同じキー時間（BT
１４の最初の１キー時間）の後半において、クロ
ツクパルスφA（第３図参照）のタイミングで遅
延フリツプフロツプ４６２に取込まれ、次のキー
時間（BT１４の２番目のキー時間すなわちＢの
ノートタイミング）においてクロツクパルスφB
（第３図）の立上りと共に該フリツプフロツプ４
６２から出力される。従つて、比較器４２８にお
いてＢ＞Ａが成立しなくなつた場合は、次のキー
時間において遅延フリツプフロツプ４６２からア
ンド回路４３９に与えられる信号が“０”とな
り、キーオン信号KO１（ｎ）が阻止され、カウ
ントが停止される（第２２図の４６２−Ｑ参
照）。 一方、アルペジヨパターンデータArpPTの値
が和音構成音の数ｎよりも大きい場合は、ブロツ
クタイミングBT１４の最初の１キー時間におけ
るｎの計数が終了してもなお、比較器４２８でＢ
＞Ａが成立している（第２３図参照）。従つて、
依然としてキヤリイ信号CROは“１”であり、
その次のキー時間においても遅延フリツプフロツ
プ４６２から“１”が出力される。従つて、次の
キー時間（BT１４の２番目のキー時間すなわち
Ｂのノートタイミング）においても、ｎ個のキー
オン信号KO１（ｎ）がアンド回路４３９を通過
してカウンタ４２７に与えられ、カウンタ４２７
は更にｎカウントアツプされる。この２回目のｎ
の計数で過程で、比較器４２８でＢ＞Ａが成立し
なくなつた場合は前述と同様に次のキー時間で遅
延フリツプフロツプ４６２の出力が“０”とな
り、以後の計数が停止される。他方、なおも比較
器４２８でＢ＞Ａが成立している場合は、次のキ
ー時間においてカウンタ４２７では更にｎカウン
トアツプされる。 こうして、カウンタ４２７の計数値(A)がパター
ンデータArpPTの値(B)と同じかそれよりも大き
くなるまで（Ｂ＞Ａが成立しなくなるまで）、１
キー時間単位でキーオン信号KO１（ｎ）の数が
計数される。すなわち和音構成音の数ｎが整数倍
（Ｎ倍）される。比較器４２８でＢ＞Ａが成立し
なくなつたとき、カウンタ４２７の計数値N.nと
パターンデータArpPTの値との関係は次のよう
になつている。 Ｎ・ｎ≧ArpPT＞（Ｎ−１）・ｎ 一方、オクターブコード形成回路４２６におい
ては上記カウンタ４２７の加算計数動作と並行し
てオクターブカウンタ４６３の計数動作が行なわ
れる。オクターブカウンタ４６３はアツプダウン
カウンタであり、そのアツプダウン制御入力
（UP）にはＴ型フリツプフロツプ（２進カウン
タ）４６４の反転出力（）が与えられる。オク
ターブカウンタ４６３及びＴ型フリツプフロツプ
４６４のリセツト入力（Ｒ）には前記カウンタ４
２７と同様にナンド回路４４４の出力（第２１
図）が与えられる。尚、Ｔ型フリツプフロツプ４
６４には２相クロツクパルスφABが加えられてお
り、カウント入力（Ｔ）あるいはリセツト入力
（Ｒ）をパルスφAで取込んでパルスφBで状態設
定して出力する。従つて、Ｔ型フリツプフロツプ
４６４の入力タイミングと出力タイミングには一
般に１キー時間の遅れがある。オクターブカウン
タ４６３はオア回路４６５からカウント入力
（Ｔ）に与えられる“１”とクロツクパルスφBの
タイミングでカウントする。 カウンタ４６３のカウント入力（Ｔ）にはアン
ド回路４６６あるいは４６７の出力がオア回路４
６５を介して与えられる。Ｔ型フリツプフロツプ
４６４のカウント入力（Ｔ）にはアンド回路４６
８あるいは４６９の出力がオア回路４７０を介し
て与えられる。アンド回路４６６乃至４６９には
アンド回路４６１の出力が与えられる。アンド回
路４６１には、前記キヤリイ信号CROと信号BT
１４，１５を遅延フリツプフロツプ４７１で１キ
ー時間遅延した信号が与えられる。 カウンタ４６３及びフリツプフロツプ４６４の
リセツトが解除されるブロツクタイミングBT１
４及びBT１５の最初の１キー時間（BT１４の最
初の１キー時間すなわちＣのノートタイミング）
においては遅延フリツプフロツプ４７１の出力は
“０”であり（第２２図、第２３図参照）、アンド
回路４６１の出力“０”、アンド回路４６６乃至
４６９の出力“０”により、カウンタ４６３及び
フリツプフロツプ４６４の状態は変化しない。す
なわち、フリツプフロツプ４６４の反転出力は
リセツトによつて“１”となつており、カウンタ
４６３はアツプカウントモードとなつている。ま
たカウンタ４６３の出力Ｑ２，Ｑ１はリセツトに
よつて“00”となつている。カウンタ４６３の出
力Ｑ２，Ｑ１はアンド回路４７２及びノア回路４
７３，４７４から成るコード変換回路４７５によ
つてオクターブコードＢ３，Ｂ２，Ｂ１に変換さ
れる。このコード変換テーブルは第９表に示す通
りである。
【表】
従つて、カウンタ４２７で和音構成音の数ｎが
最初に計数されるとき（BT１４の１キー時間
目）、コード変換回路４７５から出力されるオク
ターブコードＢ３，Ｂ２，Ｂ１の値はＣ＃２〜
C3の音域を示す“100”となつている。これがア
ルペジヨ音の最低オクターブ音域である。 ブロツクタイミングBT１４の２番目のキー時
間（Ｂのノートタイミング）以降ブロツクタイミ
ングBT０の最初の１キー時間まで、遅延フリツ
プフロツプ４７１の出力は“１”となる（第２２
図、第２３図参照）。カウンタ４２７における和
音構成音数ｎの最初の計数の過程でキヤリイ信号
CROが“０”になつたとき（第２２図参照）、す
なわち和音構成音の数ｎがパターンデータ
ArpPTの値と同じかそれよりも大きい場合、遅
延フリツプフロツプ４７１の出力が“１”に立上
つたとき信号CROは既に“０”となつており、
アンド回路４６１の条件は成立しない。従つて、
オクターブカウンタ４６３のカウント入力（Ｔ）
に“１”は与えられる、カウンタ４６３の出力Ｑ
１，Ｑ２の値“00”は変化しない（第２２図参
照）。 カウンタ４２７における和音構成音数ｎが最初
の計数が終了した後もキヤリイ信号CROが
“１”のままの場合（第２３図参照）、すなわち和
音構成音の数ｎがパターンデータArpPTの値よ
りも小さい場合、遅延フリツプフロツプ４７１の
出力が“１”に立上つたときアンド回路４６１の
条件が成立し、アンド回路４６６乃至４６９に
“１”が供給される。アンド回路４６６及び４６
８にはアツプカウントモードを示すフリツプフロ
ツプ４６４の反転出力（）が加えられており、
この信号は今のところ“１”である。アンド回
路４６７及び４６９にはフリツプフロツプ４６４
の反転出力（）をインバータ４７６で反転した
信号が加えられている。また、アンド回路４６６
の他の入力にはカウンタ４６３の出力Ｑ１，Ｑ２
を入力したアンド回路４７７の出力をインバータ
４７８で反転した信号が加わる。カウンタ４６３
の出力Ｑ１，Ｑ２が最高値“11”になつたときア
ンド回路４７７の出力が“１”となる。カウンタ
４６３の出力Ｑ１，Ｑ２はノア回路４７９にも加
えられる。カウンタ４６３の出力Ｑ１，Ｑ２が
“00”のときノア回路４７９の出力は“１”とな
る。ノア回路４７９の出力はアンド回路４６９に
加えられる。ノア回路４７９の出力をインバータ
４８０で反転した信号がアンド回路４６７に加え
られる。また、アンド回路４７７の出力がアンド
回路４６８に加えられる。当初は、フリツプフロ
ツプ４６４の反転出力が“１”、インバータ４
７８の出力が“１”であるので、アンド回路４６
６の条件が成立し、オクターブカウンタ４６３の
カウント入力（Ｔ）に“１”が与えられる。オク
ターブカウンタ４６３では、遅延フリツプフロツ
プ４７１の出力の立上りと共に立上つたカウント
入力（Ｔ）の“１”をパルスφBに従つて直ちに
カウントし、その出力Ｑ２，Ｑ１が“01”に変化
する（第２３図参照）。これに伴ない、コード変
換回路４７５から出力されるオクターブコードＢ
３，Ｂ２，Ｂ１の値が“011”と変化し（第９図
参照）、１オクターブ上の音域Ｃ＃３〜C4を示
す。 カウンタ４２７における和音構成音の数ｎの２
回目の計数の過程でキヤリイ信号CROが“０”
に立下つた場合（第２３図参照）、その次にカウ
ント用パルスφBが立上るとき（BT１４のＡ＃の
ノートタイミング）アンド回路４６１の出力は
“０”であり、オクターブカウンタ４６３でカウ
ントは行なわれない。以後、カウンタ４６３のカ
ウント値Ｑ２，Ｑ１は“01”のまま保持される
（第２３図参照）。 カウンタ４２７における和音構成音の数ｎの２
回目の計数終了後もキヤリイ信号CROが“１”
のままである場合は、その次のキー時間（BT１
４のＡ＃のノートタイミング）の始めにパルスφ
Bが立上つたときアンド回路４６６からの信号
“１”によりオクターブカウンタ４６３が更に１
カウントアツプされる。こうして、キヤリイ信号
CROが“０”に立下るまで、１キー時間毎に、
すなわちカウンタ４２７で和音構成音数ｎの加算
が繰返される毎に、オクターブカウンタ４６３が
カウントを行う。尚、ブロツクタイミングBT１
４の４キー時間目（Ａのノートタイミング）に行
なわれた３回目のアツプカウントにより、オクタ
ーブカウンタ４６３の値Ｑ２，Ｑ１が最大値
“11”になるとアンド回路４６８の条件が成立
し、その１キー時間後（Ｇ＃のノートタイミン
グ）にフリツプフロツプ４６４の出力が“０”
に反転する。これによりカウンタ４６３はダウン
カウントモードとなり、今度はアンド回路４６７
から与えられる信号“１”にもとづいて１キー時
間毎に１カウントダウンする。その後、引き続き
キヤリイ信号CROが“１”で、ブロツクタイミ
ングBT１５の１キー時間目（Ｆ＃のノートタイ
ミング）に行なわれた３回目のダウンカウントに
より、カウンタ４６３の出力Ｑ２，Ｑ１が“00”
になるとアンド回路４６９の条件が成立し、その
１キー時間後（Ｆのノートタイミング）にフリツ
プフロツプ４６４の出力は“１”に反転する。
このようにして、キヤリイ信号CROが“０”に
立下るまで、オクターブカウンタ４６３ではアツ
プカウントとダウンカウントを繰返す。このよう
に、アツプカウントとダウンカウントを繰返すの
は、和音構成音の数ｎよりもパターンデータ
CrpPTの値の方がはるかに大きい場合である。 第２２図は、和音構成音がＣ，Ｅ，Ｇの３音で
あつてアルペジヨパターンデータArpPTの値が
「１」であるときのキーデータ抽出回路４２４及
びオクターブコード形成回路４２６における動作
例を示すタイミングチヤートである。また、第２
３図は、和音構成音は同じくＣ，Ｅ，Ｇの３音と
しアルペジヨパターンデータArpPTの値を
「４」としたときの動作例を示すタイミングチヤ
ートである。第２２図乃び第２３図には、第２１
図に示すように、ナンド回路４４４の出力“０”
によりカウンタ４２７のリセツトが解除されたと
きのブロツクタイミングBT１４乃至BT１を拡大
して示している。この場合、和音構成音（Ｃ，
Ｅ，Ｇ）に対応するキーオン信号KO１（ｎ）
は、第２０図に拡大して示したものと同様に発生
していると考えてもよい。第２２図及び第２３図
において、４２７−Ｑはカウンタ４２７のカウン
ト値を示し、４６２−Ｑは遅延フリツプフロツプ
４６２の出力を示し、４７１−Ｑは遅延フリツプ
フロツプ４７１の出力を示し、４６１はアンド回
路４６１の出力を示し、４６３はオクターブカウ
ンタ４６３の出力Ｑ１，Ｑ２の状態を示す。 第２２図の例の場合、ブロツクタイミングBT
１４の最初の１キー時間（Ｃのノートタイミン
グ）においてキーオン信号KO１（ｎ）の先頭の
パルスがカウンタ４２７で加算されたとき、該カ
ウンタ４２７のカウント値「１」とパターンデー
タArpPTの値「１」が一致し、比較器４２８か
ら出力されるキヤリイ信号CROが“０”に立下
る。しかし、遅延フリツプフロツプ４６２の状態
はまだ変化しないので（“１”のまま）、カウンタ
４２７のカウントが続行され、１キー時間の前半
において発生されるキーオン信号KO１（ｎ）の
第２及び第３のパルスが夫々カウントされ、カウ
ント値４２７−Ｑは「１」から「２」へ、そして
更に「３」へと変化する。次のＢのノートタイミ
ングのとき、遅延フリツプフロツプ４６２の出力
４６２−Ｑは“０”に立下る。従つて、アンド回
路４３９が不動作となり、キーオン信号KO１
（ｎ）が阻止され、カウントが停止される。以
後、カウンタ４２７のカウント値４２７−Ｑは
「３」のまま保持される。 第１回目の（Ｃのノートタイミングにおける）
加算によりキヤリイ信号CROが“０”に立下つ
てしまつたので、その次のＢのノートタイミング
で遅延フリツプフロツプ４７１の出力４７１−Ｑ
が“１”に立上つたときアンド回路４６１の条件
は成立しない。従つて、オクターブカウンタ４６
３はカウントがなされないまま、リセツトされた
ままの値“00”を保持する。 第２３図の例の場合、ブロツクタイミングBT
１４の最初の１キー時間においてキーオン信号
KO１（ｎ）のパルスをすべてカウントしても、
カウンタ４２７のカウント値４２７−Ｑは「３」
であり、パターンデータArpPTの値「４」より
も小さい。従つて、比較器４２８ではＢ＞Ａがま
だ成立しており、キヤリイ信号CROが出続けて
いる。次のＢのノートタイミングにおいて、キー
オン信号KO１（ｎ）の先頭のパルスがカウンタ
４２７でカウントされたとき、該カウンタ４２７
のカウント値４２７−Ｑは「４」となる。従つ
て、このときキヤリイ信号CROは“０”に立下
る。一方、遅延フリツプフロツプ４７１の出力４
７１−Ｑは数ビツトタイム前に既に“１”に立上
つているので、キヤリイ信号CROが“０”に立
下るまでの短い間アンド回路４６１の条件が成立
する（第２３図の４６１）。このとき、前述のよ
うにアンド回路４６６の出力がアンド回路４６１
の出力“１”に対応して“１”となり、オクター
ブカウンタ４６３のカウント入力（Ｔ）に与えら
れる。このアンド回路４６１の出力が“１”とな
るのは１キー時間の前半の数ビツトタイムの間で
あり、このときパルスφBが発生している（第３
図参照）ので、オクターブカウンタ４６３が１カ
ウントアツプされる。これによりカウンタ４６３
の出力Ｑ２，Ｑ１が“01”に変化する。 一方、カウンタ４２７では引き続いて発生され
たキーオン信号KO１（ｎ）をカウントし、その
カウント値が「４」から「５」へ、そして「６」
へと変化する。次のＡ＃のノートタイミングで
は、その直前のパルスφAの発生タイミング（１
キー時間の後半）で既にキヤリイ信号CROは
“０”となつているので、遅延フリツプフロツプ
４６２の出力４６２−Ｑが“０”に立下り、カウ
ンタ４２７におけるキーオン信号KO１（ｎ）の
加算計数が停止される。 ブロツクタイミングBT１４及びBT１５におい
て上述のようなカウンタ４２７の加算計数あるい
はオクターブカウンタ４６３の計数が行われてい
る間に、第１２図の下鍵域キーデータレジスタ３
５には和音構成音の各ノートタイミングに対応し
てキーデータが取込まれる。アルペジヨ演奏のた
めに和音構成音（下鍵域チヤンネルに割当てられ
ている音）のキーデータを取込む回路すなわち
ARPキーデータ記憶部３４（第１図）に相当す
る部分は、第１２図の詳細例においては下鍵域キ
ーデータレジスタ３５とアンド回路４２３とオア
回路２７６及び２７７とから成る部分である。ア
ンド回路４２３にはブロツクタイミングBT１４
及びBT１５を示す信号BT１４，１５と下鍵域チ
ヤンネルに関する一致信号EQを記憶する遅延フ
リツプフロツプ１９３（第１０図）の出力
LKOEXTが入力されており、ブロツクタイミン
グBT１４，１５のときにこの信号LKOEXTを選
択し、オア回路２７６及び２７７を介して下鍵域
キーデータレジスタ３５に入力する。この間、信
号BT１４，１５を反転した信号１４，１５は
“０”であり、自己保持用アンド回路２７８が不
動作となる。従つて、ブロツクタイミングBT１
４以前に該レジスタ３５に記憶したキーデータ
（フインガードコードモードの場合は和音検出の
ために記憶した下鍵域押圧鍵のキーデータであ
り、シングルフインガーモードの場合は和音種類
検出のために記憶した白鍵あるいは黒鍵に対応す
るキーデータ）は、アンド回路２７８で阻止さ
れ、レジスタ３５にフイードバツクされない（ク
リアされる）。 ブロツクタイミングBT１４及びBT１５におい
て発生する１２のノートタイミング（Ｃ〜Ｃ＃）
のうち下鍵域チヤンネルに既に割当てられている
音（和音構成音）と同音名のノートタイミングが
選択され、そのノートタイミングに対応して下鍵
域キーデータレジスタ３５に“１”が取込まれ
る。各ノートタイミングに対応する音名はキー走
査回路１１から走査キー表示ライン１２に与えら
れるノートコードＮ１〜Ｎ４によつて示されてい
る。そこで、各和音構成音の音名に対応するノー
トタイミング選択のために比較回路２５（第９
図）が利用される。ブロツクタイミングBT１４
及びBT１５において走査キー表示ライン１２に
与えられるオクターブコードＢ３，Ｂ２，Ｂ１の
値は“111”であるので、キーコードメモリ２４
（第９図）から出力される各チヤンネルのキーコ
ードＮ１〜Ｎ３のうちオクターブコードＢ１〜Ｂ
３の値を“111”に変更して比較回路２５に入力
する必要がある。何故なら、この場合比較回路２
５ではノートコードＮ１〜Ｎ４のみを比較すれば
よいのでオクターブコードＢ１〜Ｂ３の値を強制
的に同じ値に固定するのである。そのため第９図
のオクターブコード変換回路２７において、信号
BT１４，１５をオア回路４３１を介してオア回
路１６３〜１６５に入力し、ブロツクタイミング
BT１４及びBT１５においてはオクターブコード
Ｂ１〜Ｂ３の値を強制的に“111”に変更してい
る。尚、このとき信号BT１２，１３は“０”で
あるので、アンド回路４３０の出力は“０”、イ
ンバータ４３３の出力は“１”で、オア回路１６
３の出力“１”はアンド回路４３２を通過する。 １キー時間の間同じ値を維持するライン１２か
らのノートコードＮ１〜Ｎ４と各チヤンネルタイ
ミング毎に高速で変化するキーコードメモリ２４
からのノートコードＮ１〜Ｎ４とが比較回路２５
で比較され、両者が一致したチヤンネルタイミン
グで一致信号EQが発生される。下鍵域チヤンネ
ルタイミングにおいて一致信号EQが発生したこ
とは、現在のノートタイミング（その音名はライ
ン１２のノートコードＮ１〜Ｎ４によつて示され
ている）と同音名の音が和音構成音（下鍵域チヤ
ンネル割当て音）の中に存在することを意味す
る。下鍵域チヤンネルタイミング（LchTが
“１”）において発生した一致信号EQはアンド回
路１８９（第１０図）で選択されて遅延フリツプ
フロツプ１９３に記憶され、この遅延フリツプフ
ロツプ１９３の出力LKOEXTは次のキー時間が
始まるまで（Ｓ１の発生タイミングまで）“１”
となる。この信号LKOEXTが発生するまでの回
路動作は、第１９図ｂに示した例と全く同一であ
る。第１９図ｂはブロツクタイミングBT１２に
ついて示しているがBT１４においても同様であ
る。尚、押鍵中のチヤンネルであることを条件に
一致信号EQを選択するためのアンド回路１８３
（第１０図）にはアンド回路２１５及びオア回路
１８５を介してキーオンメモリ１７８からのキー
オン信号KO１が加えられる。これはオア回路１
８７に加えられる信号BT１４，１５が“１”と
なるからである。 上述から明らかなように、遅延フリツプフロツ
プ１９３の出力LKOEXTは、和音構成音のノー
トタイミングに対応して（少くともその１キー時
間の後半期間において）“１”となる。尚、異オ
クターブ同音名の音が下鍵域チヤンネルに別々に
割当てられているときは、当然にも、１つのノー
トタイミングに対応して１つの信号LKOEXTし
か発生されない（第１９図ｂ参照）。例えば、和
音構成音がＣ，Ｅ，Ｇの３音であるとすると、ブ
ロツクタイミングBT１４及びBT１５におけるＣ
及びＧ及びＥのノートタイミングに対応して第２
４図に示すように信号LKOEXTが“１”とな
る。尚、信号LKOEXTの発生タイミングを詳細
に見ると第１９図ｂに示すように１キー時間の前
半期間の途中から“１”に立上り、次の１キー時
間の始まりに“０”に立下る。しかし、第１２図
のレジスタ３５にこの信号LKOEXTを取込む場
合は、１キー時間の後半に発生するパルスφA
（第３図）によつて入力信号LKOEXTの状態を取
込みその次の１キー時間の前半に発生するパルス
φB（第３図）によつて該レジスタ３５の記憶状
態設定（各ステージの出力状態設定）を行うの
で、信号LKOEXTは１キー時間の後半において
正しい状態となつていれば十分である。 ブロツクタイミングBT１４及びBT１５におい
てアンド回路４２３（第１２図）を介して下鍵域
キーデータレジスタ３５に取込まれた上記信号
LKOEXTは、該レジスタ３５において12キー時
間遅延され、ブロツクタイミングBT０及びBT１
において第12ステージＱ１２から出力される。こ
のレジスタ３５の第12ステージＱ１２の出力が和
音構成音キーデータAKDとして第１８図のアン
ド回路４２９に供給される。第２４図に示す信号
LKOEXTにもとづいてその12キー時間後にレジ
スタ３５から出力されるキーデータAKDの状態
を同図に示す。ノートタイミングは高音順（Ｃ，
Ｂ…Ｃ＃）になつているので、高音側のキーデー
タAKDが先に発生する。第２２図及び第２３図
の例においても和音構成音をＣ，Ｅ，Ｇの３音と
仮定したので、第２４図のキーデータAKDと同
様に発生するキーデータAKDが示されている。 第１８図において、アンド回路４２９の他の入
力にはアルペジヨタイミング信号AT（第２１
図）とブロツクタイミングBT０及びBT１を示す
信号BT０，１（第８図）が加えらている。アル
ペジヨ音を発生すべきときであつて（ATが
“１”）ブロツクタイミングBT０及びBT１（BT
０，１が“１”）において、和音構成音キーデー
タAKDが該アンド回路４２９で選択される。ア
ンド回路４２９で選択されたキーデータAKDは
アンド回路４５２及び４８１に加えられる。アン
ド回路４８１の他の入力には信号Ｓ１（第３図）
が遅延フリツプフロツプ４８２を介して与えられ
る。遅延フリツプフロツプ４８２はシステムクロ
ツクパルスφに従つて信号Ｓ１を１ビツトタイム
だけ遅延する。従つて、アンド回路４８１はキー
データAKDが“１”となつたとき信号Ｓ１の直
後のタイミング（１キー時間の前半のチヤンネル
「２」のタイミング）で１ビツトタイムの間だけ
パルス“１”を出力する。このアンド回路４８１
の出力パルスがオア回路４４０を介してカウンタ
４２７のカウント入力（Ｔ）に与えられる。ブロ
ツクタイミングBT０及びBT１においては信号
BT１４，１５は“０”であり、カウンタ４２７
はダウンカウントモードとなつている。従つて、
ブロツクタイミングBT０及びBT１においては、
カウンタ４２７は和音構成音キーデータAKDが
発生する毎に１カウントダウンされる。 第２２図の例の場合、カウンタ４２７のカウン
ト値が「３」になつたとき加算計数が停止されて
いる４２７−Ｑ。ブロツクタイミングBT０及び
BT１において最初に最高音ＣのキーデータAKD
が与えられるとカウンタ４２７のカウント値は
「２」にダウンされる。パターンデータArpPTは
“１”であるため比較器４２８ではＡ＝Ｂが成立
しない。従つてＣのキーデータAKDはアンド回
路４５２で阻止される。次に、Ｇのキーデータ
AKDが与えられるとカウンタ４２７は更に１カ
ウントダウンされそのカウント値が「１」とな
る。このとき、比較器４２８ではＡ＝Ｂが成立
し、アンド回路４５９の出力が“１”となる（第
２２図の４５９（Ａ＝Ｂ）参照）。しかし、この
とき遅延フリツプフロツプ４６０からはその１キ
ー時間前の（Ｇ＃のノートタイミングの）アンド
回路４５９の出力“０”が遅延出力されている
（第２２図のArpEQ参照）でのアンド回路４５２
の条件は成立せず、Ｇのノートタイミングで発生
したキーデータAKDもアンド回路４５２で阻止
される。その次のＦ＃のノートタイミングで遅延
フリツプフロツプ４６０の出力信号ArpEQが
“１”に立上る。 従つて、Ｅのノートタイミングでキーデータ
AKDが発生したときアンド回路４５２の条件が
成立し、該アンド回路４５２の出力がＥのノート
タイミングに対応して“１”となり、Ｅのノート
タイミングに対応するアルペジヨ音キーデータ
KAが得られる。尚、アンド回路４５２の他の入
力に加えられるフリツプフロツプ４５１の出力は
第２１図の４５１−Ｑに示すように、カウンタ４
２７で加減算計数が行なわれるときは“１”とな
つている。一方、ＥのキーデータAKDにもとづ
いてカウンタ４２７は更に１カウントダウンさ
れ、そのカウント値は「０」となる。これにより
比較器４２８におけるＡ＝Ｂは成立しなくなり、
その次のＤ＃のノートタイミングにおいて信号
ArpEQは“０”に立下る。従つて、それ以後に
たとえキーデータAKDが発生したとしても（第
２２図の例では発生しないが）、それらはすべて
アンド回路４５２で阻止される。 以上のようにして、複数の和音構成音キーデー
タAKDのうち、アルペジヨパターンデータ
ArpPTによつて指定された順位に相当する唯一
つのキーデータKAが抽出される。第２２図の例
では、パターンデータArpPTは「１」であるの
で、和音構成音（Ｃ，Ｇ，Ｅ）のうち低音側から
数えて１番目の音すなわち最低音に相当するＥの
ノートタイミングでアルペジヨ音キーデータKA
が発生される。 アルペジヨ音キーデータKAはオクターブコー
ド形成回路４２６内のアンド回路４８３に加えら
れる。アンド回路４８３の他の入力にはアルペジ
ヨチヤンネルタイミング信号AchT（第６図）が
タイミング信号発生回路２０（第２図）から与え
られ、その出力はアンド回路４８４〜４８６に加
えられる。アンド回路４８４〜４８６の他の入力
にはコード変換回路４７５からオクターブコード
Ｂ１〜Ｂ３が与えられる。従つて、アルペジヨ音
キーデータKAが発生されるとき（KAが
“１”）、アルペジヨチヤンネルタイミングで
（AchTが“１”）オクターブコードＢ１〜Ｂ３が
選択され、アルペジヨ音のオクターブコードＢ
１″〜Ｂ３″として出力される。第２２図の場合、
オクターブカウンタ４６３の出力Ｑ１，Ｑ２は
“00”であるので、Ｃ＃２〜C3の音域を示す値
“100”のオクターブコードＢ３″，Ｂ２″，Ｂ１″
が出力される。従つて、この場合のアルペジヨ音
はＥ２である。 第２３図の例では、カウンタ４２７のカウント
値が「６」のとき加算計数が停止されている。従
つて、ブロツクタイミングBT０及びBT１におい
て、ＣとＧの和音構成音キーデータAKDにもと
づいて夫々１カウントダウンしたときカウント値
が「４」となり、アンド回路４５９の出力（第２
３図の４５９（Ａ＝Ｂ））が“１”となる。その
１キー時間後に信号ArpEQが“１”となり、次
のＥのノートタイミングでキーデータAKDが発
生したときアンド回路４５２から“１”が出力さ
れる。従つて、第２２図の例と同様に、Ｅのノー
トタイミングでアルペジヨ音キーデータKAが発
生される。しかし、第２３図の例ではオクターブ
カウンタ４６３の出力Ｑ２，Ｑ１が“01”である
ので、オクターブコードＢ３″，Ｂ２″，Ｂ１″の
値はＣ＃３〜C4の音域を示す値“011”である。
従つて、この場合のアルペジヨ音はＥ３である。 アルペジヨ音キーデータKAは発音割当て制御
部１９のアンド回路１７３（第１０図）に供給さ
れる。該アンド回路１７３の他の入力にはアルペ
ジヨチヤンネルタイミング信号AchTと後半期間
信号Ｈ２が加えられる。前述のようにアルペジヨ
音として発生すべき音のノートタイミングにおい
てアルペジヨ音キーデータKAが“１”となる
と、その１キー時間の後半の（Ｈ２が“１”）単
一のアルペジヨチヤンネルタイミング（第６図の
AchT参照）においてアンド回路１７３の条件が
成立し、オア回路１７４を介して１発のロード信
号LDが発生される。キーコードメモリ２４（第
９図）においてはこのロード信号LDにもとづい
て、ライン１２からのノートコードＮ１〜Ｎ４
（これはキーデータKAが発生している現在のノ
ートタイミングの音名を示している）とオクター
ブコード変換回路２６からのオクターブコードＢ
１″〜Ｂ３″とを、アルペジヨチヤンネルに対応し
て記憶する。このとき、オクターブコード変換回
路２６のオア回路４００〜４０２には第１８図の
オクターブコード形成回路４２６から供給された
アルペジヨ音のオクターブコードＢ１″〜Ｂ３″が
夫々入力されている。また、下鍵域エニイキーオ
ン信号LKAKO及びアルペジヨチヤンネルタイミ
ング信号AchT及び第１８図のアルペジヨ音キー
データ形成回路４４から供給されるアルペジヨタ
イミング信号ATが入力されたアンド回路４８７
は、下鍵域で何らかの鍵が押圧されておりかつア
ルペジヨ音発音タイミングである限り（LKAKO
とATが“１”）、アルペジヨチヤンネルタイミン
グ（AchTが“１”）において“１”を出力し、
オア回路１５６を介してアンド回路４０３〜４０
５を動作可能にする。従つてアンド回路４０３〜
４０５を介してアルペジヨ音のオクターブコード
Ｂ１″〜Ｂ３″が選択され、キーコードメモリ２４
に供給される。 一方、アルペジヨチヤンネルタイミングにおい
て発生したロード信号LDにもとづいてキーオン
メモリ１７８においてアルペジヨチヤンネルに対
応してキーオン信号KO１が記憶される（KO１
が“１”になる）。また、カレントキーオンメモ
リ１７７にもアルペジヨチヤンネルに対応して
“１”が一旦記憶されるが、次に一致信号EQが発
生したときにアンド回路１９６の出力にもとづい
てクリアされる。従つて、カレントキーオンメモ
リ１７７はアルペジヨ音の発音割当て処理におい
ては全く利用されない。アルペジヨチヤンネルに
記憶したキーオン信号KO１を保持するのはアン
ド回路４８８の働きによる。アンド回路４８８に
は第９図のアンド回路４８７と同様に下鍵域エニ
イキーオン信号LKAKO及びアルペジヨタイミン
グ信号AT及びアルペジヨチヤンネルタイミング
信号AchTが入力されている。従つて、１つのア
ルペジヨ音の発音タイミングが終了するときに信
号ATが“０”になることにより、それまで保持
されていたアルペジヨチヤンネルのキーオン信号
KO１がクリアされる。また、信号ATが発生し
ている最中でも下鍵域の鍵がすべて離鍵されると
信号LKAKOが“０”となり、アルペジヨチヤン
ネルのキーオン信号KO１がクリアされる。 尚、アルペジヨ音キーデータKAの形成のため
の処理を行うブロツクタイミングBT１４及びBT
１５においては、前述のように、オクターブコー
ド変換回路２７（第９図）で各チヤンネルのキー
コードＮ１〜Ｂ３のオクターブコードＢ１〜Ｂ３
を変更して比較回路２５の出力EQをアルペジヨ
処理に利用するようにしている。そのため、キー
走査回路１１から実際に出力されているキーデー
タKDとは無関係に一致信号EQが発生する。この
一致信号EQは、前述のように、カレントキーオ
ンメモリ１７７のクリア制御のためにアンド回路
１９６（第１０図）でも利用されているものであ
る。従つて、ブロツクタイミングBT１４及びBT
１５において発生する一致信号EQによつてカレ
ントキーオンメモリ１７７がクリアされて上鍵域
及び下鍵域チヤンネルの割当てが解除されないよ
うにするために、ブロツクタイミングBT１４及
びBT１５（BT１４，１５が“１”）のときに、
第１０図のオア回路２０１を介してオア回路１９
８に常に“１”を与え、インバータ１９７からア
ンド回路１９６に与えられる信号を“０”にして
いる（すなわち偽似的にキーオン状態とする）。
また、フインガードコードモードにおいては上述
したことがブロツクタイミングBT１２及びBT１
３においても生じるので（第９図のアンド回路４
３０参照）、フインガードコードモード（FCが
“１”）のときには第１０図のアンド回路２０３を
介してブロツクタイミングBT１２及びBT１３
（BT１２，１３が“１”）の期間もオア回路２０
１に“１”を入力するようにしている。 多重化回路２８の詳細 第９図に示す多重化回路２８には、キーコード
メモリ２４から各チヤンネルタイミング（第６図
参照）毎に時分割的に供給されるキーコード（ノ
ートコードＮ１〜Ｎ４とオクターブコードＢ１〜
Ｂ３）と、キーオンメモリ１７８（第１０図）か
ら同じく各チヤンネルタイミング毎に時分割的に
出力されるキーオン信号KO１と、モード切換制
御回路１５（第４図）から供給される自動ベース
コードモード信号ABC（第５図参照）と、下鍵
域キーオンメモリ３９（第１４図）から供給され
る下鍵域エニイキーオン信号LKAKOと、タイミ
ング信号発生回路２０（第２図）から供給される
信号Ｓ１（第３図）及び下鍵域チヤンネルタイミ
ング信号LchTと、キー走査回路１１（第７図）
から供給される走査サイクルパルス4.5Mと、オ
ートリズム装置４５（第１図）から供給される和
音発音タイミングパターンパルスCT及びリズム
ストツプ信号RSTPとが入力される。下鍵域チヤ
ンネルタイミング信号LchTをインバータ４９５
で反転した信号がアンド回路４８９に加えられて
おり、下鍵域チヤンネル以外のチヤンネルのキー
オン信号KO１が該アンド回路４８９をそのまま
通過し、オア回路４９０を介してアンド回路４９
４に与えられる。ノーマルモードの場合（自動ベ
ースコード演奏を行なわない場合）は、すべての
チヤンネルが上鍵域チヤンネルとなり、信号
LchTは発生されないので、すべてのチヤンネル
のキーオン信号KO１がアンド回路４８９をその
まま通過する。一方、下鍵域チヤンネルに関する
キーオン信号KO１は和音発音タイミングパター
ンパルスCTによつてゲートされ、該パターンパ
ルスCTが発生しているときだけ“１”となるキ
ーオン信号KO１′に変更される。また、自動ベ
ースコードモード（ABCが“１”）のときにオー
トリズムがストツプした場合は（RSTPが
“１”）、ノーマルゲート信号NGが発生されるよう
になつている。 多重化回路２８では、各チヤンネルに割当てら
れた音のノートコードＮ１〜Ｎ４及びオクターブ
コードＢ１〜Ｂ３及びキーオン信号KO１，KO
１′、更に、上記ノーマルゲート信号NG及び自動
ベースコードモード信号ABC及び走査サイクル
パルス4.5Mを第２５図に示すように４ビツトの
データKC１〜KC４に時分割多重化する。データ
KC１〜KC４は１サイクルが22タイムスロツトか
らなる時分割多重化データであり、第２５図のタ
イムスロツトの欄には各タイムスロツトの発生順
に「１」〜「22」の番号が付けられている。１タ
イムスロツトの時間幅はシステムクロツクパルス
φの１ビツトタイムである。従つて、データKC
１〜KC４の１繰返しサイクルは１キー時間（22
ビツトタイム）である。第２５図のチヤンネルの
欄には第６図に示す時分割的なチヤンネル「１」
〜「11」（発音割当て回路１８及びキーコードメ
モリ２４における各チヤンネルタイミング）を示
した。例えばタイムスロツト「３」及び「４」の
チヤンネルは「３」であり、これはチヤンネル
「３」に割当られた音のキーコードＮ１〜Ｂ３及
びキーオン信号KO１，KO１′がデータKC１〜
KC４として送出されることを示している。第２
５図の鍵域の欄に示した符号Ｕ，Ｌ，Ｐ，Ａは、
自動ベースコードモードの場合において各チヤン
ネル「１」〜「11」が上鍵域チヤンネル（Ｕ）あ
るいは下鍵域チヤンネル（Ｌ）あるいはベース音
用チヤンネル（Ｐ）あるいはアルペジヨ音用チヤ
ンネル(A)のどれに相当するかを示している。ノー
マルモードの場合は全べてが「Ｕ」すなわち上鍵
域チヤンネルに切換るのは、既に述べたことから
明らかである。 実際の発音チヤンネルに対応していないチヤン
ネル「１」のタイムスロツト「１」においてはデ
ータKC１〜KC４がすべて“１”となる。これは
データKC１〜KC４の基準タイミングすなわちタ
イムスロツト「１」を示すためである。タイムス
ロツト「２」には制御用の信号NG，ABC，4.5M
がデータKC１，KC２，KC３として送出され
る。発音チヤンネルに対応するタイムスロツト
「３」〜「22」においては、１チヤンネルにつき
夫々２つのタイムスロツトが割当てられ、最初の
タイムスロツト「３」，「５」…「21」においてオ
クターブコードＢ１〜Ｂ３及びキーオン信号KO
１，KO１′をデータKC１〜KC４として送出し、
次のタイムスロツト「４」，「６」…「22」におい
てノートコードＮ１〜Ｎ４をデータKC１〜KC４
として送出する。尚、第２５図には10個の発音チ
ヤンネルすべてを利用する（10／７が“０”のと
き）ものとしてデータKC１〜KC４を示している
が、７チヤンネルモード（10／７が“１”）のと
きはデータＮ１〜Ｂ３，KO１が送出されないタ
イムスロツトが存在することは勿論である。 第９図の多重化回路２８において、アンド回路
４９６には、和音発生タイミングパターンパルス
CTとリズムストツプ信号RSTPとを入力したオ
ア回路４９７の出力と、下鍵域エニイキーオン信
号LKAKO及び下鍵域チヤンネルタイミング信号
LchTが入力され、その出力がアンド回路４９８
に加わる。オートリズムが動いているときはパタ
ーンパルスCTが和音発音パターンに従つて断続
的に発生し、リズムストツプ信号RSTPは常に
“０”である。従つて、オートリズムが動いてい
るとき（パターンパルスCTを発生し得るとき）
は、アンド回路４９８の他の入力に加わるキーオ
ン信号KO１のうち下鍵域チヤンネルのもの
（LchTが“１”のとき発生するもの）は、パター
ンパルスCTが発生しているときだけすなわち所
定の和音発音タイミングにおいてのみ、該アンド
回路４９８で選択され、オア回路４９０を介して
下鍵域用（和音用）のキーオン信号KO１′とし
てアンド回路４９４に与えられる。従つて、この
キーオン信号KO１′にもとづいて下鍵域チヤン
ネルに割当てられた音（和音構成音）は和音発音
タイミングパターンに従つてすべて同時にかつ断
続的に発音される（すなわち自動的に和音がきざ
まれる）。オートリズムが止まると、パターンパ
ルスCTは発生されなくなる。その代わりにリズ
ムストツプ信号RSTPが持続して“１”となり、
下鍵域のキーオン信号KO１はきざまれることな
くそのままアンド回路４９８を通過する。 自動ベースコードモード（信号ABCが“１”）
のときにオートリズムが止まり（信号RSTPが
“１”）、かつ下鍵域で何らかの鍵が押圧されてい
る（信号LKAKOが“１”）と、アンド回路４９
９の条件が成立し、オア回路５００を介して遅延
フリツプフロツプ５０１に“１”が与えられ、ア
ンド回路５０２を介して自己保持される。この遅
延フリツプフロツプ５０１の出力“１”がノーマ
ルゲート信号NGとしてアンド回路５０３に入力
される。このノーマルゲート信号NGは、オート
リズムが止まつたときの自動演奏音（和音、ベー
ス音、アルペジヨ音）の発音制御に利用される。
下鍵域で鍵がすべて離鍵されたとき（LKAKOが
“０”）あるいはノーマルモードに切換つたとき
（ABCが“０”）、アンド回路５０２が不動作とな
り、ノーマルゲート信号NGが消去される。 １キー時間の最初に信号Ｓ１（第３図参照）が
発生されると、オア回路５０４〜５０６を介して
オア回路５０７〜５１０に“１”が与えられ、該
オア回路５０７〜５１０から出力されるデータ
KC１〜KC４がすべて“１”となる。このときが
基準タイミングすなわち第２５図のタイムスロツ
ト「１」である。次のタイムスロツト「２」に
は、信号Ｓ１を１ビツトタイム遅延した遅延フリ
ツプフロツプ５１１の出力が“１”となり、アン
ド回路５０３，５１２，５１３を介してノーマル
ゲート信号NG及び自動ベースコードモード信号
ABC及び走査サイクルパルス4.5Mが選択され、
オア回路５０４〜５０６を介してオア回路５０７
〜５０９に与えられる。従つてデータKC１，KC
２，KC３として、第２５図に示すように信号
NG，ABC，4.5Mが送出される。 また、信号Ｓ１はオア回路５１４を介して遅延
フリツプフロツプ５１５にも与えられる。遅延フ
リツプフロツプ５１５の出力はアンド回路５１７
〜５２０に加えられると共に、インバータ５１６
で反転されオア回路５１４に戻される。オア回路
５１４の出力はアンド回路４９１〜４９４に加え
られる。アンド回路４９１〜４９３にはキーコー
ドメモリ２４から時分割的に出力される各チヤン
ネルのオクターブコードＢ１〜Ｂ３が入力され
る。アンド回路４９４にはオア回路４９０を経由
して時分割的に与えられる各チヤンネルのキーオ
ン信号KO１（下鍵域チヤンネルにあつてはKO
１′）が入力される。アンド回路５１７〜５２０
にはキーコードメモリ２４から時分割的に出力さ
れる各チヤンネルのノートコードＮ１〜Ｎ４を遅
延フリツプフロツプ５２１〜５２４で１ビツトタ
イム遅延した信号が与えられる。アンド回路５１
７〜５２０及び４９１〜４９４の出力はオア回路
５２５〜５２８を介してオア回路５０７〜５１０
に与えられ、データKC１〜KC４として出力され
る。 信号Ｓ１が発生したとき（タイムスロツト
「１」）、オア回路５１４の出力“１”によりアン
ド回路４９１〜４９４が動作可能となるが、この
ときは使用されないチヤンネル「１」のタイミン
グなので信号Ｂ１〜Ｂ３，KO１の値はすべて
“０”である。また、その１ビツトタイム後に
（タイムスロツト「２」）遅延フリツプフロツプ５
１５の出力が“１”となり、アンド回路５１７〜
５２０が動作可能となるが、使用されないチヤン
ネル「１」に対応するノートコードＮ１〜Ｎ４
（すなわちすべて“０”のデータ）が１ビツトタ
イム遅延されて遅延フリツプフロツプ５２１〜５
２４から出力される。従つて、タイムスロツト
「２」における信号NG，ABC，4.5Mの送出に悪
影響を与えない。また、このタイムスロツト
「２」においては遅延フリツプフロツプ５１５の
出力“１”をインバータ５１６で反転した信号
“０”がオア回路５１４に与えられており、アン
ド回路４９１〜４９４は動作不能である。従つ
て、このときアンド回路４９１〜４９４に与えら
れているチヤンネル「２」（第６図）のオクター
ブコードＢ１〜Ｂ３及びキーオン信号KO１は選
択されない。このオア回路５１４の出力“０”は
次のタイムスロツト「３」のとき遅延フリツプフ
ロツプ５１５から遅延出力される。 タイムスロツト「３」のとき、遅延フリツプフ
ロツプ５１５から出力された“０”がインバータ
５１６で反転され、オア回路５１４の出力が
“１”となる。従つてこのときアンド回路４９１
〜４９４に与えられているチヤンネル「３」（第
６図）のオクターブコードＢ１〜Ｂ３とキーオン
信号KO１，KO１′が、第２５図に示すようにデ
ータKC１〜KC４として出力される。 次のタイムスロツト「４」において、遅延フリ
ツプフロツプ５１５の出力は“１”となり、オア
回路５１４の出力は“０”となる。従つて、遅延
フリツプフロツプ５２１〜５２４で１ビツトタイ
ム遅延されたチヤンネル「３」のノートコードＮ
１〜Ｎ４が、第２５図に示すように、データKC
１〜KC４として出力される。このとき、アンド
回路４９１〜４９４は動作しないので、チヤンネ
ル「４」のオクターブコードＢ１〜Ｂ３とキーオ
ン信号KO１は阻止される。 こうして、オア回路５１４と遅延フリツプフロ
ツプ５１５の出力が交互に“１”となり、１チヤ
ンネル置きに、かつ同じチヤンネルのオクターブ
コードＢ１〜Ｂ３及びキーオン信号KO１，KO
１′とノートコードＮ１〜Ｎ４を順番に選択し、
データKC１〜WC４として出力する。１キー時
間の間に11（奇数）のチヤンネル時間が２循環す
るので、１キー時間の前半で「１」，「３」，
「５」，「７」，「９」，「11」の奇数のチヤンネルの
オクターブコードＢ１〜Ｂ３、キーオン信号KO
１，KO１′、ノートコードＮ１〜Ｎ４が選択さ
れ、後半で偶数のチヤンネル「２」，「４」，
「６」，「８」，「10」のオクターブコード等Ｂ１〜
Ｂ３，KO１，Ｎ１〜Ｎ４が選択される。従つ
て、第２５図に示すように、各チヤンネルのキー
コード類Ｎ１〜Ｎ４，Ｂ１〜Ｂ３，KO１，KO
１′がデータKC１〜KC４として多重化される。
尚、第２５図ではキーコード類Ｎ１〜Ｎ４，Ｂ１
〜Ｂ３，KO１，KO１′の表示を一部省略してあ
るが、他と同様に最初のタイムスロツトでＢ１〜
Ｂ３，KO１（あるいはKO１′）が送出され、次
のタイムスロツトでＮ１〜Ｎ４が送出される。 多重化データの復調及び楽音発生 第１図における復調回路５０、タイミング信号
発生部５２及び楽音制御回路５３の詳細例は第２
６図に示されている。 第２６図において第９図の多重化回路２８から
供給されたデータKC１〜KC４は復調回路５０の
ラツチ回路５３０に入力されると共に遅延フリツ
プフロツプ群５３１で１ビツトタイム遅延されて
同ラツチ回路５３０の別の入力に加えられる。ラ
ツチ回路５３０はノートコードＮ１〜Ｎ４及びオ
クターブコードＢ１〜Ｂ３及びキーオン信号KO
１，KO１′をラツチするためのもので、各々に
対応する８個のラツチ位置を有する。また、デー
タKC１，KC２，KC３はラツチ回路５３２にも
入力される。このラツチ回路５３２は信号NG，
ABC，4.5Mをラツチするためのものである。ま
た、復調回路５０において、データKC１〜KC４
の全ビツトがアンド回路５２９に入力される。 第２５図に示すタイムスロツト「１」において
データKC１〜KC４のすべて“１”となると、ア
ンド回路５２９の出力が“１”となる。このアン
ド回路５２９の出力“１”はタイムスロツト
「１」を示す基準パルスSYとしてタイミング信号
発生部５２のオア回路５３４及び遅延フリツプフ
ロツプ５３３に供給される。オア回路５３４の出
力は遅延フリツプフロツプ５３５に加わり、該フ
リツプフロツプ５３５の出力がインバータ５３６
で反転されてオア回路５３４に戻される。従つ
て、前述の第９図の多重化回路２８内のオア回路
５１４及び遅延フリツプフロツプ５１５と同様
に、オア回路５３４及び遅延フリツプフロツプ５
３５からは１ビツトタイム毎に交互に“１”が出
力される。オア回路５３４の出力はアンド回路５
３７に、遅延フリツプフロツプ５３５の出力はア
ンド回路５３８に、夫々入力される。アンド回路
５３７及び５３８の他の入力には、１ビツトタイ
ムの前半で立上るクロツクパルスφ２（第３図に
示すように２相のシステムクロツクパルスφの一
方）が加えられる。従つて、アンド回路５３７及
び５３８から夫々出力されるクロツクパルスφ
A′，φB′は第２７図に示すように発生する。第２
７図にはデータKC１〜KC４のタイムスロツト
「１」〜「22」（第２５図参照）と基準パルスSY
も示されている。 遅延フリツプフロツプ５３３からは基準パルス
SYを１ビツトタイム遅延したパルスＳ２が得ら
れる。このパルスＳ２はデータKC１〜KC４のタ
イムスロツト「２」に対応している。このパルス
Ｓ２はアンド回路５３９に入力される。アンド回
路５３９の他の入力にはアンド回路５３８から出
力されたクロツクパルスφB′が入力される。従つ
て、アンド回路５３９の出力はタイムスロツト
「２」の前半で“１”となり、ラツチ回路５３２
の制御入力（Ｌ）に加えられる。これにより、タ
イムスロツト「２」においてデータKC１〜KC３
として送出されるノーマルゲート信号NG、自動
ベースコードモード信号ABC、走査サイクルパ
ルス4.5Mがラツチ回路５３２に夫々ラツチされ
る。 アンド回路５３８から出力されるクロツクパル
スφB′はラツチ回路５３０の制御入力（Ｌ）に供
給される。従つて、ラツチ回路５３０は偶数のタ
イムスロツト「２」，「４」，「６」…「22」毎に入
力データを取込み、ラツチする。尚、タイムスロ
ツト「２」のときにラツチするデータ（NG，
ABC，4.5M等）はラツチ回路５３０にとつて無
意味なデータであり、全く利用されないままに、
次のラツチタイミング（タイムスロツト「４」）
のときに消去される。偶数のタイムスロツト
「４」，「６」…「22」毎にラツチすることによ
り、そのときにデータKC1〜KC４として送出さ
れているノートコードＮ１〜Ｎ４と、遅延フリツ
プフロツプ群５３１で遅延された１タイムスロツ
ト前の同じチヤンネルのオクターブコードＢ１〜
Ｂ３とキーオン信号KO１，KO１′が同時にラツ
チ回路５３０にラツチされる。２ビツトタイム毎
にラツチ回路５３０のラツチ内容が書替えられる
ので、該ラツチ回路５３０から出力される同じチ
ヤンネルのデータＮ１〜Ｎ４，Ｂ１〜Ｂ３，KO
１，KO１′の時間幅は２ビツトタイムである。
ラツチ回路５３０から出力されるデータＮ１〜Ｎ
４，Ｂ１〜Ｂ３，KO１，KO１′のチヤンネルを
第２７図の５３０に示す。 ラツチ回路５３０から出力されたノートコード
Ｎ１〜Ｎ４とオクターブコードＢ１〜Ｂ３は第２
８図の楽音発生回路５１内の分周比ROM（リー
ドオンリイメモリの略）５４０とデコーダ５４１
に供給される。分周比ROM５４０は、所定の音
高周波数を得るための分周比データを12の各音名
Ｃ〜Ｃ＃に対応して夫々予じめ記憶しており、ラ
ツチ回路５３０（第２６図）から供給されたノー
トコードＮ１〜Ｎ４が示す音名に対応して所定の
分周比データ（ノート分周比データNFD）を出
力する。デコーダ５４１はラツチ回路５３０から
供給されたオクターブコードＢ１〜Ｂ３の値をデ
コードし、オクターブ単位の分周比すなわち２n
の分周比を示すオクターブ分周比データOFDを
得る。分周比ROM５４０及びデコーダ５４１か
ら出力されたノート分周比データNFD及びオク
ターブ分周比データOFDは夫々ラツチ回路５４
２に入力される。ラツチ回路５４２の制御入力
（Ｌ）には第２６図のアンド回路５３７から出力
されるクロツクパルスφA′（第２７図参照）が与
えられる。従つて、ラツチ回路５４２から出力さ
れるノート分周比データ及びオクターブ分周比デ
ータのチヤンネルは第２７図に示すようになる。 第２６図のタイミング信号発生部５２におい
て、遅延フリツプフロツプ５３３からタイムスロ
ツト「２」のときに出力された信号“１”は、ラ
ツチ回路５４３に入力される。ラツチ回路５４３
のラツチ制御入力（Ｌ）にはクロツクパルスφ
B′が与えられており、タイムスロツト「２」のと
き取込んだ“１”をタイムスロツト「４」の直前
まですなわちタイムスロツト「２」と「３」の２
ビツトタイムの間保持出力する。ラツチ回路５４
３の出力は遅延フリツプフロツプ５４４で２ビツ
トタイム遅延される。該フリツプフロツプ５４４
の出力FB０は第２７図に示すようにタイムスロ
ツト「４」及び「５」のとき“１”となる。この
遅延フリツプフロツプ５４４はアンド回路５３７
及び５３８から出力されるクロツクパルスφA′，
φB′によつて駆動されるもので、クロツクパルス
φA′のタイミングで取込んだ入力信号にもとづい
てクロツクパルスφB′のタイミングで出力状態を
設定する。従つて、クロツクパルスφA′，φB′の
周期に見合つた２ビツトタイムの遅延を行う。 遅延フリツプフロツプ５４４の出力FB０は、
10ステージ／１ビツトのシフトレジスタ５４５に
入力され、２相のクロツクパルスφA′，φB′に従
つて順次２ビツトタイムずつ遅延される。シフト
レジスタ５４５の各ステージからは第２７図に示
すように２ビツトタイム幅のパルスFB１〜FB１
０が順送りに発生される。これらのパルスFB１
〜FB１０は第２８図に示す楽音発生回路５１に
供給され、ラツチ回路５４２から第２７図に示す
ように時分割的に供給される分周比データを各チ
ヤンネル別に振分けるために利用される。 第２８図において、楽音発生回路５１は、発音
割当て回路１８で形成される時分割的な各チヤン
ネル「２」〜「11」に夫々対応する10個の楽音発
生系列ch１〜ch１０を具えている。楽音発生系
列ch１，ch２，ch３，ch４，ch５，ch６は時分
割的に形成されたチヤンネル「３」，「５」，
「７」，「９」，「11」，「２」に夫々対応するもの
で、これらは自動ベースコードモード（ABCが
“１”）の場合は下鍵域チヤンネル（Ｌ）及びアル
ペジヨチヤンネル(A)及びベースチヤンネル（Ｐ）
（すなわち第２の楽音発生態様のための発音チヤ
ンネルグループ）に夫々相当する（第６図、第２
５図参照）。楽音発生系列ch７，ch８，ch９，ch
１０は時分割的に形成されたチヤンネル「４」，
「６」，「８」，「10」に夫々対応するもので、これ
らは上鍵域チヤンネル（Ｕ）（すなわち第１の楽
音発生態様のための発音チヤンネルグループ）に
相当する（第６図、第２５図参照）。勿論、ノー
マルモード（ABCが“０”）の場合はすべての楽
音発生系列ch１〜ch１０が上鍵域チヤンネル
（Ｕ）すなわち第１の楽音発生態様のためのチヤ
ンネルグループに切換わる（第６図参照）。 楽音発生系列ch１及びch６及びch７のみ詳細
を示してあるが、下鍵域チヤンネル用のch２〜
ch４及びアルペジヨチヤンネル用のch５はch１
と同一構成であり、また上鍵域チヤンネル用の
ch８〜ch１０はch７と同一構成である。ベース
チヤンネル用の楽音発生系列ch６は下鍵域チヤ
ンネル用の楽音発生系列ch１とほぼ同一である
が、ベース音源として取り出される信号のフイー
ト数が下鍵域音（和音）とは異なるようになつて
いる。 各楽音発生系列ch１乃至ch１０は、ラツチ回
路５４６，５４７，５４８…、可変分周器５４
９，５５０，５５１，…、３段の1/2分周器５５
２，５５３，５５４，…を夫々具えている。各系
列ch１〜ch１０のラツチ回路５４６，５４７，
５４８，…にはラツチ回路５４２から時分割的に
出力される分割比データ（NFD，OFD）が入力
される。各系列ch１〜ch１０のアンド回路５５
５，５５６，５５７，…には前記シフトレジスタ
５４５（第２６図）から出力されるパルスFB１
〜FB１０が各別に供給され、更にクロツクパル
スφB′（第２７図）が共通に入力される。各アン
ド回路５５５，５５６，５５７…の出力がラツチ
回路５４６，５４７，５４８…のラツチ制御入力
（Ｌ）に与えられる。 従つて、楽音発生系列ch１においては、パル
スFB１とクロツクパルスφB′が“１”になつた
ときアンド回路５５５の条件が成立し、そのとき
ラツチ回路５４２から出力されている時分割チヤ
ンネル「３」の分周比データがラツチ回路５４６
にラツチされる（第２７図参照）。以下同様に、
系列ch２では時分割チヤンネル「５」の分周比
データがラツチされ、更に、ch３では「７」、ch
４では「９」、ch５では「11」（すなわちアルペ
ジヨチヤンネルＡ）、ch６では「２」（すなわち
ベースチヤンネルＰ）、ch７，ch８，ch９，ch１
０では「４」，「６」，「８」，「10」（すなわち上鍵
域チヤンネルＵ）の分周比データが夫々ラツチさ
れる。こうして、時分割的な各チヤンネルのキー
コードＮ１〜Ｎ３にもとづく時分割的な分周比デ
ータが、各時分割チヤンネルに対応する所定の楽
音発生系列ch１〜ch１０に分配され直流化され
る。 可変分周器５４９，５５０，５５１，…はラツ
チ回路５４６，５４７，５４８，…から供給され
る分周比データに対応する分周比で音源クロツク
パルスφjkを分周し、当該チヤンネルに割当てら
れている音の音源に対応する２フイート系（2′）
の音源信号を出力する。音源クロツクパルスφjk
は音源用マスタクロツク発振器５５８から発生さ
れる。この音源クロツクパルスφjkの周波数は、
ビブラート信号発生器５５９からのビブラート周
波数に応じて周期的に変化させることができる。 可変分周器５４９，５５０，５５１，…から出
力された２フイート系の音源信号（2′）は３段の
1/2分周器５５２，５５３，５５４，…で夫々順
次1/2分周される。従つて、分周器５５２，５５
３，５５４，…の各段からは４フイート系（4′）
及び８フイート系（8′）及び16フイート系
（16′）の音源信号が夫々得られる。上鍵域チヤン
ネル専用（第１の楽音発生態様専用）の楽音発生
系列ch７〜ch１０では各フイート系（2′，4′，
8′，16′）の音源信号は開閉回路５６０，…で開
閉制御された後、各フイート系別のメロデイ音源
信号ラインＭ２′，Ｍ４′，Ｍ８′，Ｍ１６′に夫々
供給される。楽音発生態様が使い分けられる楽音
発生系列ch１〜ch６では、各フイート系（2′，
4′，8′，16′）の音源信号は、４個のアンド回路か
ら成るゲート部５６１，５６２…を介して開閉回
路５６３，５６４，…に入力され、開閉制御され
た後、各フイート系別のメロデイ音源信号ライン
Ｍ２′，Ｍ４′，Ｍ８′，Ｍ１６′に夫々供給され
る。ゲート部５６１，５６２…は、楽音制御回路
５３（第２６図）で後述のように自動ベースコー
ドモード信号ABC〓が“０”のときすなわちノ
ーマルモードのとき導通し、各フイート系（2′〜
16′）の音源信号を開閉回路５６３，５６４，…
に導く。その場合は楽音発生系列ch１〜ch６が
上鍵域チヤンネル音すなわちメロデイ音の発生の
ために使用されているのであつて、メロデイ音源
信号ラインＭ２′〜Ｍ１６′に音源信号が与えられ
る。 自動ベースコードモードのときは（ABC〓が
“１”）、信号ABC〓を反転した信号によりゲート
部５６１，５６２，…が不動作となり、各フイー
ト系の音源信号（2′〜16′）が阻止され、メロデ
イ音源信号ラインＭ２′〜Ｍ１６′に系列ch１〜
ch６からの音源信号は与えられない。その代わ
りに、“１”となつている自動ベースコードモー
ド信号ABC〓により系列ch１〜ch６のアンド回
路５６５，５６６，…が動作可能となる。系列
ch１〜ch５（下鍵域チヤンネルＬとアルペジヨ
チヤンネルＡ）のアンド回路５６５，…の他の入
力には２フイート系（2′）と４フイート系（4′）
の分周器出力信号をアンド回路５６７，…で合成
した信号が加えられる。２フイート系と４フイー
ト系の合成により４フイート系の周波数の音源信
号（波形は分周器出力のものとは異なるが）が各
系列ch１〜ch５のアンド回路５６７，…から出
力され、アンド回路５６５…を介して開閉回路５
６３…に入力される。系列ch６（ベースチヤン
ネルＰ）のアンド回路５６６の他の入力には４フ
イート系（4′）と８フイート系（8′）の分周器出
力信号をアンド回路５６８で合成した信号が加え
られる。これにより８フイート系の周波数の音源
信号（波形は分周器出力のものとは異なる）がア
ンド回路５６６から出力され、開閉回路５６４に
入力される。系列ch１〜ch４（下鍵域チヤンネ
ルＬ）において、アンド回路５６５…から開閉回
路５６３…を経由して出力された４フイート系の
音源信号は和音音源信号ラインＣ４′に供給され
る。系列ch５（アルペジヨチヤンネルＡ）にお
いて、自動ベースコードモード（ABC〓が
“１”）のときに出力される４フイート系の音源信
号はアルペジヨ音源信号ラインＡ４′に供給され
る。系列ch６（ベースチヤンネルＰ）におい
て、アンド回路５６６から開閉回路５６４を介し
て出力される８フイート系の音源信号はベース音
源信号ラインＰ８′に供給される。 第２６図の楽音制御回路５３においては、ラツ
チ回路５３２から与えられる自動ベースコードモ
ード信号ABC及び走査サイクルパルス4.5Mにも
とづいて自動ベースコードモード信号ABC〓及
びモード切換パルス△ABC〓を再生する回路を
含んでいる。ラツチ回路５３２から出力される走
査サイクルパルス4.5Mと自動ベースコードモー
ド信号ABCの一例を第２９図に示す。ラツチ回
路５３２では、データKC１〜KC４のタイムスロ
ツト「２」（第２７図）のタイミングでラツチ制
御を行うので、出力されるパルス4.5Mあるいは
ABCの立上り及び立下りはタイムスロツト
「２」すなわちパルスFB１０（第２７図）のタイ
ミングに同期している。走査サイクルパルス
4.5Mのパルス幅は１キー時間、周期は4.5msであ
ることは既に述べた通りである。パルスFB０〜
FB１０の繰返し周期は22ビツトタイムすなわち
１キー時間である。従つて、ラツチ回路５３２か
ら出力されるパルス4.5MはパルスFB１０のタイ
ミングで“１”に立上ると、１キー時間後の同じ
パルスFB１０のタイミングで“０”に立下る。 ラツチ回路５３２から出力された信号ABCは
遅延フリツプフロツプ５６９及び排他オア回路５
７０に入力される。遅延フリツプフロツプ５６９
は、パルスFB６（第２７図）のタイミングで入
力信号を取込み、パルスFB０（第２７図）のタ
イミングで先の入力信号に対応する出力を生じる
ものである。従つて、ラツチ回路５３２の出力信
号ABCがパルスFB１０のタイミングで“１”に
立上ると、遅延フリツプフロツプ５６９の出力信
号ABC′は第２９図に示すように約１キー時間
（正確には24ビツトタイム）遅れてパルスFB０の
タイミングで“１”に立上る。排他オア回路５７
０の他の入力には遅延フリツプフロツプ５６９の
出力ABC′が加えられており、その出力△
ABC″は第２９図に示すようにラツチ回路５３２
から出力される信号ABCの立上り直後及び立下
り直後の約１キー時間（正確にはパルスFB１０
から次のFB０までの24ビツトタイム）の間
“１”となる。すなわち、この信号△ABC″が
“１”のとき、ノーマルモードから自動ベースコ
ードモードへ、あるいはその逆に、モードが変化
したことを意味する。このモード変化検出信号△
ABC″によりカウンタ５７１がリセツトされ、フ
リツプフロツプ５７２がセツトされる。フリツプ
フロツプ５７２のセツト出力（Ｑ）はモード切換
パルス△ABC〓として出力される。 カウンタ５７１のカウント入力（Ｔ）にはラツ
チ回路５３２から出力された走査サイクルパルス
4.5Mがアンド回路５７３を介して入力される。
カウンタ５７１はパルスFB０のタイミングでカ
ウント入力（Ｔ）に加わる信号を取込み、FB６
のタイミングで取込んだ信号（“１”または
“０”）に応じたカウント値を出力する。信号△
ABC″によつてカウンタ５７１がリセツトされて
から７個のパルス4.5Mが発生すると、カウンタ
５７１の出力Ｑ１〜Ｑ３は“111”となりアンド
回路５７４の出力が“１”となる。このアンド回
路５７４の出力“１”によりフリツプフロツプ５
７２がリセツトされる。従つて、フリツプフロツ
プ５７２から出力されるモード切換パルス△
ABC〓はモード切換時において第２９図に示す
ように約31.5ms（パルス4.5Mの７周期分）の間
“１”となる。アンド回路５７４の出力が“１”
となるとインバータ５７５の出力が“０”とな
り、パルス4.5Mがアンド回路５７３で阻止さ
れ、以後のカウントはなされない。 また、アンド回路５７４の出力はアンド回路５
７６及び５７７に加わる。アンド回路５７７の他
の入力には遅延フリツプフロツプ５６９から信号
ABC′が与えられ、アンド回路５７６には該信号
ABC′を反転した信号が与えられる。また、アン
ド回路５７６，５７７の出力はフリツプフロツプ
を構成しているノア回路５７８及び５７９に夫々
入力される。従つて、ノア回路５７８から出力さ
れる自動ベースコードモード信号ABC〓は第２
９図に示すように信号ABCが立上つたときから
約31.5ms後に立上り、かつ該信号ABCが立下つ
たときから約31.5ms後に立下る。 復調回路５０のラツチ回路５３０にラツチされ
たキーオン信号KO１，KO１′はラツチ回路５８
０に入力される。ラツチ回路５８０のラツチ制御
入力（Ｌ）にはクロツクパルスφA′（第２７図）
が入力される。このラツチ回路５８０は、キーオ
ン信号KO１のチヤンネルタイミングを、ラツチ
回路５４２（第２８図）から出力される各チヤン
ネルの分周比データのチヤンネルタイミング（第
２７図における５４２の出力チヤンネル参照）に
合わせるためのものである。 ラツチ回路５４２の出力チヤンネルタイミング
と同じタイミングでラツチ回路５８０から時分割
的に出力されるキーオン信号KO１は、キーオン
立上りパルス発生回路５４のアンド回路５８１及
び５８２，５８３に入力されると共に、アンド回
路５８４に入力される。音色選択回路５８５で何
らかの音色が選択されていれば、アンド回配５８
４の他の入力に加わるインバータ５８６の出力は
常に“１”であり、通常は、ラツチ回路５８０か
ら出力されたキーオン信号KO１はアンド回路５
８４を通過する。 キーオン立上りパルス発生回路５４において、
２ビツトの加算器５８７と２個の11ステージ／１
ビツトのシフトレジスタ５８８，５８９によつて
時分割的な計数動作が可能なカウンタが構成され
ている。シフトレジスタ５８８，５８９はアンド
回路５３８及び５３７から出力される２ビツトタ
イム周期の２相クロツクパルスφB′，φA′によつ
てシフト制御されるもので、パルスφB′のタイミ
ングで各ステージに入力信号を取込んでパルスφ
A′のタイミングで各ステージの出力状態を設定す
る。シフトレジスタ５８８及び５８９の出力は加
算器５８７に入力され、アンド回路５９０から該
加算器５８７に与えられる信号と加算される。加
算器５８７の出力はアンド回路５８２，５８３を
介してシフトレジスタ５８８，５８９に入力され
る。アンド回路５９０にはラツチ回路５３２から
与えられる走査サイクルパルス4.5Mとナンド回
路５９１の出力が与えられる。ナンド回路５９１
にはシフトレジスタ５８８，５８９の出力が入力
される。 鍵が押圧されていないチヤンネルのタイミング
ではラツチ回路５８０からアンド回路５８２，５
８３に与えられるキーオン信号KO１は“０”で
あり、１キー時間後の（２ビツトタイム周期のパ
ルスφB′，φA′によつて11ステージ分遅延され
た）同じチヤンネルタイミングにおいてシフトレ
ジスタ５８８，５８９から出力される信号は
“00”でありナンド回路５９１の出力は“１”で
ある。シフトレジスタ５８８，５８９の出力のチ
ヤンネルタイミングは第２７図に示すラツチ回路
５４２の出力チヤンネルタイミングと同じであ
る。ナンド回路５９１の出力“１”により、アン
ド回路５９０では走査サイクルパルス4.5Mを通
過させて加算器５８７に加えるが、キーオン信号
KO１が“１”である限り、加算器５８７の出力
はアンド回路５８２，５８３で阻止され、レジス
タ５８８，５８９には与えられない。 鍵が新たに押圧されて該鍵に関する発音が或る
チヤンネルに割当てられることにより、そのチヤ
ンネルのタイミングでキーオン信号KO１が
“１”となる。キーオン信号KO１が“１”とな
ると、当該チヤンネルタイミングではアンド回路
５８２，５８３が動作可能となり、走査サイクル
パルス4.5Mの計数が開始される。或るチヤンネ
ルのキーオン信号KO１が“１”に立上つたとき
から数えて３個の走査サイクルパルス4.5Mが発
生すると、そのチヤンネルのタイミングでシフト
レジスタ５８８及び５８９の出力が共に“１”と
なり、ナンド回路５９１の出力が“０”となる。
これにより、そのチヤンネルタイミングに関して
はパルス4.5Mの計数を停止し、以後、そのチヤ
ンネルのキーオン信号KO１が発生している限
り、計数値“11”をシフトレジスタ５８８，５８
９で循環保持する。 ナンド回路５９１の出力はアンド回路５８１に
入力される。アンド回路５８１の他の入力に加わ
るノア回路５９２の出力は通常“１”である。従
つて、１つのチヤンネルだけを抽出してみると、
第２９図に示すようにそのチヤンネルのキーオン
信号KO１が“１”に立上つた（鍵が押圧され
た）ときからナンド回路５９１の出力が“０”に
立下るまでの9ms（２×4.5ms）乃至13.5ms（３
×4.5ms）の間アンド回路５８１の出力が“１”
となる。このアンド回路５８１の出力“１”はキ
ーオン立上りパルスKO２として、パーカツシブ
系のエンベロープ形成のために利用される。この
キーオン立上りパルスKO２は各チヤンネルのキ
ーオン信号KO１の立上りから約9ms〜13.5msの
間各チヤンネル毎に時分割的に発生される。この
キーオン立上りパルスKO２のチヤンネルタイミ
ングはラツチ回路５８０から出力されるキーオン
信号KO１と同様に、ラツチ回路５４２（第２８
図）の出力のチヤンネルタイミングに対応してい
る。 タイミング信号発生部５２の遅延フリツプフロ
ツプ５４４から出力されるパルスFB０がフリツ
プフロツプ５９３のセツト入力（Ｓ）に加えら
れ、シフトレジスタ５４５から出力されるパルス
FB６がフリツプフロツプ５９３のリセツト入力
（Ｒ）に加えられる。このフリツプフロツプ５９
３はクロツクパルスφA′，φB′によつて制御され
る。パルスFB０が発生しているときパルスφA′
のタイミングでセツト入力（Ｓ）に“１”が取込
まれ、その次のパルスφB′のタイミングで出力
（Ｑ）がセツト状態（“１”）に設定される。また
パルスFB６が発生しているときパルスφA′のタ
イミングでリセツト入力（Ｒ）に“１”が取込ま
れ、その次のパルスφB′のタイミングで出力
（Ｑ）がリセツト状態（“０”）に設定される。従
つてフリツプフロツプ５９３の出力信号LAPch
は第２７図に示すようにパルスFB１からFB６ま
での間“１”となる。この信号LAPchが“１”
となつている期間は、楽音発生系列ch１〜ch６
すなわち第２の楽音発生態様（下鍵域チヤンネル
Ｌ、アルペジヨチヤンネルＡ、ベースチヤンネル
Ｐ）のために利用される系列に時分割データをラ
ツチするタイミング、換言すれば、アンド回路５
８４からのキーオン信号KO１及びアンド回路５
８１からのキーオン立上りパルスKO２として上
記チヤンネル（Ｌ，Ａ，Ｐ）に相当する時分割チ
ヤンネル「３」，「５」，「７」，「９」，「11」，「
２」
のデータが現われるとき（第２７図における５４
２の出力チヤンネル参照）、である。 音色選択回路５８５においては、上鍵域（メロ
デイ）、下鍵域（和音）及びアルペジヨ、及びベ
ースに対応して、例えば下記のような音色を選択
することが可能である。 上鍵域（メロデイ）…… ピアノ、ハープシコード、オルガン、ストリン
グ、ブラス。 下鍵域（和音）及びアルペジヨ…… ピアノ、ギター ベース……ストリングベース 音色選択回路のために複数個のプリセツトボタ
ン（図示せず）が設けられており、所望のプリセ
ツトボタンを押すことにより上記音色のうち所定
の組合せで音色選択信号TCが発生される。例え
ば、或る１つのプリセツトボタンを押圧すると、
上鍵域メロデイ音色として「ピアノ」、下鍵域
（和音）及びアルペジヨ音色として「ピアノ」、ベ
ース音色として「ストリングベース」を夫々選択
する音色選択信号TCが発生される。 また、音色選択回路５８５では、上鍵域（メロ
デイ）音色としてパーカツシブエンベロープ系の
音色（例えばピアノ）が選択されている場合は、
上鍵域パーカツシブ信号U.PERCを発生する。ま
た、音色選択スイツチ（プリセツトボタン）が全
く操作されていない場合はトーンセレクトオフ信
号TSOFを発生する。トーンセレクトオフ信号
TSOFは、音色が全く選択されていないとき
“１”となり、インバータ５８６で反転されてア
ンド回路５８４を動作不能にすると共に、ノア回
路５９２で反転されて、アンド回路５８１を動作
不能にする。従つて、音色が全く選択されていな
い場合は、キーオン信号KO１及びキーオン立上
りパルスKO２の発生が禁止される。 楽音制御回路５３では、アンド回路５８４から
出力されるキーオン信号KO１、アンド回路５８
１から出力されるキーオン立上りパルスKO２、
フリツプフロツプ５９３から出力される信号
LAPch、ラツチ回路５３２から与えられるノー
マルゲート信号NG、及び上鍵域パーカツシブ信
号U.PERCにもとづいてアタツク信号AT及びデ
イケイ信号DCを発生するロジツクを含んでい
る。アタツク信号AT及びデイケイ信号DCとして
は、下記第10表に示すように、キーオン信号KO
１あるいはキーオン立上りパルスKO２あるいは
その反転信号１，２が選択される。
最初に計数されるとき（BT１４の１キー時間
目）、コード変換回路４７５から出力されるオク
ターブコードＢ３，Ｂ２，Ｂ１の値はＣ＃２〜
C3の音域を示す“100”となつている。これがア
ルペジヨ音の最低オクターブ音域である。 ブロツクタイミングBT１４の２番目のキー時
間（Ｂのノートタイミング）以降ブロツクタイミ
ングBT０の最初の１キー時間まで、遅延フリツ
プフロツプ４７１の出力は“１”となる（第２２
図、第２３図参照）。カウンタ４２７における和
音構成音数ｎの最初の計数の過程でキヤリイ信号
CROが“０”になつたとき（第２２図参照）、す
なわち和音構成音の数ｎがパターンデータ
ArpPTの値と同じかそれよりも大きい場合、遅
延フリツプフロツプ４７１の出力が“１”に立上
つたとき信号CROは既に“０”となつており、
アンド回路４６１の条件は成立しない。従つて、
オクターブカウンタ４６３のカウント入力（Ｔ）
に“１”は与えられる、カウンタ４６３の出力Ｑ
１，Ｑ２の値“00”は変化しない（第２２図参
照）。 カウンタ４２７における和音構成音数ｎが最初
の計数が終了した後もキヤリイ信号CROが
“１”のままの場合（第２３図参照）、すなわち和
音構成音の数ｎがパターンデータArpPTの値よ
りも小さい場合、遅延フリツプフロツプ４７１の
出力が“１”に立上つたときアンド回路４６１の
条件が成立し、アンド回路４６６乃至４６９に
“１”が供給される。アンド回路４６６及び４６
８にはアツプカウントモードを示すフリツプフロ
ツプ４６４の反転出力（）が加えられており、
この信号は今のところ“１”である。アンド回
路４６７及び４６９にはフリツプフロツプ４６４
の反転出力（）をインバータ４７６で反転した
信号が加えられている。また、アンド回路４６６
の他の入力にはカウンタ４６３の出力Ｑ１，Ｑ２
を入力したアンド回路４７７の出力をインバータ
４７８で反転した信号が加わる。カウンタ４６３
の出力Ｑ１，Ｑ２が最高値“11”になつたときア
ンド回路４７７の出力が“１”となる。カウンタ
４６３の出力Ｑ１，Ｑ２はノア回路４７９にも加
えられる。カウンタ４６３の出力Ｑ１，Ｑ２が
“00”のときノア回路４７９の出力は“１”とな
る。ノア回路４７９の出力はアンド回路４６９に
加えられる。ノア回路４７９の出力をインバータ
４８０で反転した信号がアンド回路４６７に加え
られる。また、アンド回路４７７の出力がアンド
回路４６８に加えられる。当初は、フリツプフロ
ツプ４６４の反転出力が“１”、インバータ４
７８の出力が“１”であるので、アンド回路４６
６の条件が成立し、オクターブカウンタ４６３の
カウント入力（Ｔ）に“１”が与えられる。オク
ターブカウンタ４６３では、遅延フリツプフロツ
プ４７１の出力の立上りと共に立上つたカウント
入力（Ｔ）の“１”をパルスφBに従つて直ちに
カウントし、その出力Ｑ２，Ｑ１が“01”に変化
する（第２３図参照）。これに伴ない、コード変
換回路４７５から出力されるオクターブコードＢ
３，Ｂ２，Ｂ１の値が“011”と変化し（第９図
参照）、１オクターブ上の音域Ｃ＃３〜C4を示
す。 カウンタ４２７における和音構成音の数ｎの２
回目の計数の過程でキヤリイ信号CROが“０”
に立下つた場合（第２３図参照）、その次にカウ
ント用パルスφBが立上るとき（BT１４のＡ＃の
ノートタイミング）アンド回路４６１の出力は
“０”であり、オクターブカウンタ４６３でカウ
ントは行なわれない。以後、カウンタ４６３のカ
ウント値Ｑ２，Ｑ１は“01”のまま保持される
（第２３図参照）。 カウンタ４２７における和音構成音の数ｎの２
回目の計数終了後もキヤリイ信号CROが“１”
のままである場合は、その次のキー時間（BT１
４のＡ＃のノートタイミング）の始めにパルスφ
Bが立上つたときアンド回路４６６からの信号
“１”によりオクターブカウンタ４６３が更に１
カウントアツプされる。こうして、キヤリイ信号
CROが“０”に立下るまで、１キー時間毎に、
すなわちカウンタ４２７で和音構成音数ｎの加算
が繰返される毎に、オクターブカウンタ４６３が
カウントを行う。尚、ブロツクタイミングBT１
４の４キー時間目（Ａのノートタイミング）に行
なわれた３回目のアツプカウントにより、オクタ
ーブカウンタ４６３の値Ｑ２，Ｑ１が最大値
“11”になるとアンド回路４６８の条件が成立
し、その１キー時間後（Ｇ＃のノートタイミン
グ）にフリツプフロツプ４６４の出力が“０”
に反転する。これによりカウンタ４６３はダウン
カウントモードとなり、今度はアンド回路４６７
から与えられる信号“１”にもとづいて１キー時
間毎に１カウントダウンする。その後、引き続き
キヤリイ信号CROが“１”で、ブロツクタイミ
ングBT１５の１キー時間目（Ｆ＃のノートタイ
ミング）に行なわれた３回目のダウンカウントに
より、カウンタ４６３の出力Ｑ２，Ｑ１が“00”
になるとアンド回路４６９の条件が成立し、その
１キー時間後（Ｆのノートタイミング）にフリツ
プフロツプ４６４の出力は“１”に反転する。
このようにして、キヤリイ信号CROが“０”に
立下るまで、オクターブカウンタ４６３ではアツ
プカウントとダウンカウントを繰返す。このよう
に、アツプカウントとダウンカウントを繰返すの
は、和音構成音の数ｎよりもパターンデータ
CrpPTの値の方がはるかに大きい場合である。 第２２図は、和音構成音がＣ，Ｅ，Ｇの３音で
あつてアルペジヨパターンデータArpPTの値が
「１」であるときのキーデータ抽出回路４２４及
びオクターブコード形成回路４２６における動作
例を示すタイミングチヤートである。また、第２
３図は、和音構成音は同じくＣ，Ｅ，Ｇの３音と
しアルペジヨパターンデータArpPTの値を
「４」としたときの動作例を示すタイミングチヤ
ートである。第２２図乃び第２３図には、第２１
図に示すように、ナンド回路４４４の出力“０”
によりカウンタ４２７のリセツトが解除されたと
きのブロツクタイミングBT１４乃至BT１を拡大
して示している。この場合、和音構成音（Ｃ，
Ｅ，Ｇ）に対応するキーオン信号KO１（ｎ）
は、第２０図に拡大して示したものと同様に発生
していると考えてもよい。第２２図及び第２３図
において、４２７−Ｑはカウンタ４２７のカウン
ト値を示し、４６２−Ｑは遅延フリツプフロツプ
４６２の出力を示し、４７１−Ｑは遅延フリツプ
フロツプ４７１の出力を示し、４６１はアンド回
路４６１の出力を示し、４６３はオクターブカウ
ンタ４６３の出力Ｑ１，Ｑ２の状態を示す。 第２２図の例の場合、ブロツクタイミングBT
１４の最初の１キー時間（Ｃのノートタイミン
グ）においてキーオン信号KO１（ｎ）の先頭の
パルスがカウンタ４２７で加算されたとき、該カ
ウンタ４２７のカウント値「１」とパターンデー
タArpPTの値「１」が一致し、比較器４２８か
ら出力されるキヤリイ信号CROが“０”に立下
る。しかし、遅延フリツプフロツプ４６２の状態
はまだ変化しないので（“１”のまま）、カウンタ
４２７のカウントが続行され、１キー時間の前半
において発生されるキーオン信号KO１（ｎ）の
第２及び第３のパルスが夫々カウントされ、カウ
ント値４２７−Ｑは「１」から「２」へ、そして
更に「３」へと変化する。次のＢのノートタイミ
ングのとき、遅延フリツプフロツプ４６２の出力
４６２−Ｑは“０”に立下る。従つて、アンド回
路４３９が不動作となり、キーオン信号KO１
（ｎ）が阻止され、カウントが停止される。以
後、カウンタ４２７のカウント値４２７−Ｑは
「３」のまま保持される。 第１回目の（Ｃのノートタイミングにおける）
加算によりキヤリイ信号CROが“０”に立下つ
てしまつたので、その次のＢのノートタイミング
で遅延フリツプフロツプ４７１の出力４７１−Ｑ
が“１”に立上つたときアンド回路４６１の条件
は成立しない。従つて、オクターブカウンタ４６
３はカウントがなされないまま、リセツトされた
ままの値“00”を保持する。 第２３図の例の場合、ブロツクタイミングBT
１４の最初の１キー時間においてキーオン信号
KO１（ｎ）のパルスをすべてカウントしても、
カウンタ４２７のカウント値４２７−Ｑは「３」
であり、パターンデータArpPTの値「４」より
も小さい。従つて、比較器４２８ではＢ＞Ａがま
だ成立しており、キヤリイ信号CROが出続けて
いる。次のＢのノートタイミングにおいて、キー
オン信号KO１（ｎ）の先頭のパルスがカウンタ
４２７でカウントされたとき、該カウンタ４２７
のカウント値４２７−Ｑは「４」となる。従つ
て、このときキヤリイ信号CROは“０”に立下
る。一方、遅延フリツプフロツプ４７１の出力４
７１−Ｑは数ビツトタイム前に既に“１”に立上
つているので、キヤリイ信号CROが“０”に立
下るまでの短い間アンド回路４６１の条件が成立
する（第２３図の４６１）。このとき、前述のよ
うにアンド回路４６６の出力がアンド回路４６１
の出力“１”に対応して“１”となり、オクター
ブカウンタ４６３のカウント入力（Ｔ）に与えら
れる。このアンド回路４６１の出力が“１”とな
るのは１キー時間の前半の数ビツトタイムの間で
あり、このときパルスφBが発生している（第３
図参照）ので、オクターブカウンタ４６３が１カ
ウントアツプされる。これによりカウンタ４６３
の出力Ｑ２，Ｑ１が“01”に変化する。 一方、カウンタ４２７では引き続いて発生され
たキーオン信号KO１（ｎ）をカウントし、その
カウント値が「４」から「５」へ、そして「６」
へと変化する。次のＡ＃のノートタイミングで
は、その直前のパルスφAの発生タイミング（１
キー時間の後半）で既にキヤリイ信号CROは
“０”となつているので、遅延フリツプフロツプ
４６２の出力４６２−Ｑが“０”に立下り、カウ
ンタ４２７におけるキーオン信号KO１（ｎ）の
加算計数が停止される。 ブロツクタイミングBT１４及びBT１５におい
て上述のようなカウンタ４２７の加算計数あるい
はオクターブカウンタ４６３の計数が行われてい
る間に、第１２図の下鍵域キーデータレジスタ３
５には和音構成音の各ノートタイミングに対応し
てキーデータが取込まれる。アルペジヨ演奏のた
めに和音構成音（下鍵域チヤンネルに割当てられ
ている音）のキーデータを取込む回路すなわち
ARPキーデータ記憶部３４（第１図）に相当す
る部分は、第１２図の詳細例においては下鍵域キ
ーデータレジスタ３５とアンド回路４２３とオア
回路２７６及び２７７とから成る部分である。ア
ンド回路４２３にはブロツクタイミングBT１４
及びBT１５を示す信号BT１４，１５と下鍵域チ
ヤンネルに関する一致信号EQを記憶する遅延フ
リツプフロツプ１９３（第１０図）の出力
LKOEXTが入力されており、ブロツクタイミン
グBT１４，１５のときにこの信号LKOEXTを選
択し、オア回路２７６及び２７７を介して下鍵域
キーデータレジスタ３５に入力する。この間、信
号BT１４，１５を反転した信号１４，１５は
“０”であり、自己保持用アンド回路２７８が不
動作となる。従つて、ブロツクタイミングBT１
４以前に該レジスタ３５に記憶したキーデータ
（フインガードコードモードの場合は和音検出の
ために記憶した下鍵域押圧鍵のキーデータであ
り、シングルフインガーモードの場合は和音種類
検出のために記憶した白鍵あるいは黒鍵に対応す
るキーデータ）は、アンド回路２７８で阻止さ
れ、レジスタ３５にフイードバツクされない（ク
リアされる）。 ブロツクタイミングBT１４及びBT１５におい
て発生する１２のノートタイミング（Ｃ〜Ｃ＃）
のうち下鍵域チヤンネルに既に割当てられている
音（和音構成音）と同音名のノートタイミングが
選択され、そのノートタイミングに対応して下鍵
域キーデータレジスタ３５に“１”が取込まれ
る。各ノートタイミングに対応する音名はキー走
査回路１１から走査キー表示ライン１２に与えら
れるノートコードＮ１〜Ｎ４によつて示されてい
る。そこで、各和音構成音の音名に対応するノー
トタイミング選択のために比較回路２５（第９
図）が利用される。ブロツクタイミングBT１４
及びBT１５において走査キー表示ライン１２に
与えられるオクターブコードＢ３，Ｂ２，Ｂ１の
値は“111”であるので、キーコードメモリ２４
（第９図）から出力される各チヤンネルのキーコ
ードＮ１〜Ｎ３のうちオクターブコードＢ１〜Ｂ
３の値を“111”に変更して比較回路２５に入力
する必要がある。何故なら、この場合比較回路２
５ではノートコードＮ１〜Ｎ４のみを比較すれば
よいのでオクターブコードＢ１〜Ｂ３の値を強制
的に同じ値に固定するのである。そのため第９図
のオクターブコード変換回路２７において、信号
BT１４，１５をオア回路４３１を介してオア回
路１６３〜１６５に入力し、ブロツクタイミング
BT１４及びBT１５においてはオクターブコード
Ｂ１〜Ｂ３の値を強制的に“111”に変更してい
る。尚、このとき信号BT１２，１３は“０”で
あるので、アンド回路４３０の出力は“０”、イ
ンバータ４３３の出力は“１”で、オア回路１６
３の出力“１”はアンド回路４３２を通過する。 １キー時間の間同じ値を維持するライン１２か
らのノートコードＮ１〜Ｎ４と各チヤンネルタイ
ミング毎に高速で変化するキーコードメモリ２４
からのノートコードＮ１〜Ｎ４とが比較回路２５
で比較され、両者が一致したチヤンネルタイミン
グで一致信号EQが発生される。下鍵域チヤンネ
ルタイミングにおいて一致信号EQが発生したこ
とは、現在のノートタイミング（その音名はライ
ン１２のノートコードＮ１〜Ｎ４によつて示され
ている）と同音名の音が和音構成音（下鍵域チヤ
ンネル割当て音）の中に存在することを意味す
る。下鍵域チヤンネルタイミング（LchTが
“１”）において発生した一致信号EQはアンド回
路１８９（第１０図）で選択されて遅延フリツプ
フロツプ１９３に記憶され、この遅延フリツプフ
ロツプ１９３の出力LKOEXTは次のキー時間が
始まるまで（Ｓ１の発生タイミングまで）“１”
となる。この信号LKOEXTが発生するまでの回
路動作は、第１９図ｂに示した例と全く同一であ
る。第１９図ｂはブロツクタイミングBT１２に
ついて示しているがBT１４においても同様であ
る。尚、押鍵中のチヤンネルであることを条件に
一致信号EQを選択するためのアンド回路１８３
（第１０図）にはアンド回路２１５及びオア回路
１８５を介してキーオンメモリ１７８からのキー
オン信号KO１が加えられる。これはオア回路１
８７に加えられる信号BT１４，１５が“１”と
なるからである。 上述から明らかなように、遅延フリツプフロツ
プ１９３の出力LKOEXTは、和音構成音のノー
トタイミングに対応して（少くともその１キー時
間の後半期間において）“１”となる。尚、異オ
クターブ同音名の音が下鍵域チヤンネルに別々に
割当てられているときは、当然にも、１つのノー
トタイミングに対応して１つの信号LKOEXTし
か発生されない（第１９図ｂ参照）。例えば、和
音構成音がＣ，Ｅ，Ｇの３音であるとすると、ブ
ロツクタイミングBT１４及びBT１５におけるＣ
及びＧ及びＥのノートタイミングに対応して第２
４図に示すように信号LKOEXTが“１”とな
る。尚、信号LKOEXTの発生タイミングを詳細
に見ると第１９図ｂに示すように１キー時間の前
半期間の途中から“１”に立上り、次の１キー時
間の始まりに“０”に立下る。しかし、第１２図
のレジスタ３５にこの信号LKOEXTを取込む場
合は、１キー時間の後半に発生するパルスφA
（第３図）によつて入力信号LKOEXTの状態を取
込みその次の１キー時間の前半に発生するパルス
φB（第３図）によつて該レジスタ３５の記憶状
態設定（各ステージの出力状態設定）を行うの
で、信号LKOEXTは１キー時間の後半において
正しい状態となつていれば十分である。 ブロツクタイミングBT１４及びBT１５におい
てアンド回路４２３（第１２図）を介して下鍵域
キーデータレジスタ３５に取込まれた上記信号
LKOEXTは、該レジスタ３５において12キー時
間遅延され、ブロツクタイミングBT０及びBT１
において第12ステージＱ１２から出力される。こ
のレジスタ３５の第12ステージＱ１２の出力が和
音構成音キーデータAKDとして第１８図のアン
ド回路４２９に供給される。第２４図に示す信号
LKOEXTにもとづいてその12キー時間後にレジ
スタ３５から出力されるキーデータAKDの状態
を同図に示す。ノートタイミングは高音順（Ｃ，
Ｂ…Ｃ＃）になつているので、高音側のキーデー
タAKDが先に発生する。第２２図及び第２３図
の例においても和音構成音をＣ，Ｅ，Ｇの３音と
仮定したので、第２４図のキーデータAKDと同
様に発生するキーデータAKDが示されている。 第１８図において、アンド回路４２９の他の入
力にはアルペジヨタイミング信号AT（第２１
図）とブロツクタイミングBT０及びBT１を示す
信号BT０，１（第８図）が加えらている。アル
ペジヨ音を発生すべきときであつて（ATが
“１”）ブロツクタイミングBT０及びBT１（BT
０，１が“１”）において、和音構成音キーデー
タAKDが該アンド回路４２９で選択される。ア
ンド回路４２９で選択されたキーデータAKDは
アンド回路４５２及び４８１に加えられる。アン
ド回路４８１の他の入力には信号Ｓ１（第３図）
が遅延フリツプフロツプ４８２を介して与えられ
る。遅延フリツプフロツプ４８２はシステムクロ
ツクパルスφに従つて信号Ｓ１を１ビツトタイム
だけ遅延する。従つて、アンド回路４８１はキー
データAKDが“１”となつたとき信号Ｓ１の直
後のタイミング（１キー時間の前半のチヤンネル
「２」のタイミング）で１ビツトタイムの間だけ
パルス“１”を出力する。このアンド回路４８１
の出力パルスがオア回路４４０を介してカウンタ
４２７のカウント入力（Ｔ）に与えられる。ブロ
ツクタイミングBT０及びBT１においては信号
BT１４，１５は“０”であり、カウンタ４２７
はダウンカウントモードとなつている。従つて、
ブロツクタイミングBT０及びBT１においては、
カウンタ４２７は和音構成音キーデータAKDが
発生する毎に１カウントダウンされる。 第２２図の例の場合、カウンタ４２７のカウン
ト値が「３」になつたとき加算計数が停止されて
いる４２７−Ｑ。ブロツクタイミングBT０及び
BT１において最初に最高音ＣのキーデータAKD
が与えられるとカウンタ４２７のカウント値は
「２」にダウンされる。パターンデータArpPTは
“１”であるため比較器４２８ではＡ＝Ｂが成立
しない。従つてＣのキーデータAKDはアンド回
路４５２で阻止される。次に、Ｇのキーデータ
AKDが与えられるとカウンタ４２７は更に１カ
ウントダウンされそのカウント値が「１」とな
る。このとき、比較器４２８ではＡ＝Ｂが成立
し、アンド回路４５９の出力が“１”となる（第
２２図の４５９（Ａ＝Ｂ）参照）。しかし、この
とき遅延フリツプフロツプ４６０からはその１キ
ー時間前の（Ｇ＃のノートタイミングの）アンド
回路４５９の出力“０”が遅延出力されている
（第２２図のArpEQ参照）でのアンド回路４５２
の条件は成立せず、Ｇのノートタイミングで発生
したキーデータAKDもアンド回路４５２で阻止
される。その次のＦ＃のノートタイミングで遅延
フリツプフロツプ４６０の出力信号ArpEQが
“１”に立上る。 従つて、Ｅのノートタイミングでキーデータ
AKDが発生したときアンド回路４５２の条件が
成立し、該アンド回路４５２の出力がＥのノート
タイミングに対応して“１”となり、Ｅのノート
タイミングに対応するアルペジヨ音キーデータ
KAが得られる。尚、アンド回路４５２の他の入
力に加えられるフリツプフロツプ４５１の出力は
第２１図の４５１−Ｑに示すように、カウンタ４
２７で加減算計数が行なわれるときは“１”とな
つている。一方、ＥのキーデータAKDにもとづ
いてカウンタ４２７は更に１カウントダウンさ
れ、そのカウント値は「０」となる。これにより
比較器４２８におけるＡ＝Ｂは成立しなくなり、
その次のＤ＃のノートタイミングにおいて信号
ArpEQは“０”に立下る。従つて、それ以後に
たとえキーデータAKDが発生したとしても（第
２２図の例では発生しないが）、それらはすべて
アンド回路４５２で阻止される。 以上のようにして、複数の和音構成音キーデー
タAKDのうち、アルペジヨパターンデータ
ArpPTによつて指定された順位に相当する唯一
つのキーデータKAが抽出される。第２２図の例
では、パターンデータArpPTは「１」であるの
で、和音構成音（Ｃ，Ｇ，Ｅ）のうち低音側から
数えて１番目の音すなわち最低音に相当するＥの
ノートタイミングでアルペジヨ音キーデータKA
が発生される。 アルペジヨ音キーデータKAはオクターブコー
ド形成回路４２６内のアンド回路４８３に加えら
れる。アンド回路４８３の他の入力にはアルペジ
ヨチヤンネルタイミング信号AchT（第６図）が
タイミング信号発生回路２０（第２図）から与え
られ、その出力はアンド回路４８４〜４８６に加
えられる。アンド回路４８４〜４８６の他の入力
にはコード変換回路４７５からオクターブコード
Ｂ１〜Ｂ３が与えられる。従つて、アルペジヨ音
キーデータKAが発生されるとき（KAが
“１”）、アルペジヨチヤンネルタイミングで
（AchTが“１”）オクターブコードＢ１〜Ｂ３が
選択され、アルペジヨ音のオクターブコードＢ
１″〜Ｂ３″として出力される。第２２図の場合、
オクターブカウンタ４６３の出力Ｑ１，Ｑ２は
“00”であるので、Ｃ＃２〜C3の音域を示す値
“100”のオクターブコードＢ３″，Ｂ２″，Ｂ１″
が出力される。従つて、この場合のアルペジヨ音
はＥ２である。 第２３図の例では、カウンタ４２７のカウント
値が「６」のとき加算計数が停止されている。従
つて、ブロツクタイミングBT０及びBT１におい
て、ＣとＧの和音構成音キーデータAKDにもと
づいて夫々１カウントダウンしたときカウント値
が「４」となり、アンド回路４５９の出力（第２
３図の４５９（Ａ＝Ｂ））が“１”となる。その
１キー時間後に信号ArpEQが“１”となり、次
のＥのノートタイミングでキーデータAKDが発
生したときアンド回路４５２から“１”が出力さ
れる。従つて、第２２図の例と同様に、Ｅのノー
トタイミングでアルペジヨ音キーデータKAが発
生される。しかし、第２３図の例ではオクターブ
カウンタ４６３の出力Ｑ２，Ｑ１が“01”である
ので、オクターブコードＢ３″，Ｂ２″，Ｂ１″の
値はＣ＃３〜C4の音域を示す値“011”である。
従つて、この場合のアルペジヨ音はＥ３である。 アルペジヨ音キーデータKAは発音割当て制御
部１９のアンド回路１７３（第１０図）に供給さ
れる。該アンド回路１７３の他の入力にはアルペ
ジヨチヤンネルタイミング信号AchTと後半期間
信号Ｈ２が加えられる。前述のようにアルペジヨ
音として発生すべき音のノートタイミングにおい
てアルペジヨ音キーデータKAが“１”となる
と、その１キー時間の後半の（Ｈ２が“１”）単
一のアルペジヨチヤンネルタイミング（第６図の
AchT参照）においてアンド回路１７３の条件が
成立し、オア回路１７４を介して１発のロード信
号LDが発生される。キーコードメモリ２４（第
９図）においてはこのロード信号LDにもとづい
て、ライン１２からのノートコードＮ１〜Ｎ４
（これはキーデータKAが発生している現在のノ
ートタイミングの音名を示している）とオクター
ブコード変換回路２６からのオクターブコードＢ
１″〜Ｂ３″とを、アルペジヨチヤンネルに対応し
て記憶する。このとき、オクターブコード変換回
路２６のオア回路４００〜４０２には第１８図の
オクターブコード形成回路４２６から供給された
アルペジヨ音のオクターブコードＢ１″〜Ｂ３″が
夫々入力されている。また、下鍵域エニイキーオ
ン信号LKAKO及びアルペジヨチヤンネルタイミ
ング信号AchT及び第１８図のアルペジヨ音キー
データ形成回路４４から供給されるアルペジヨタ
イミング信号ATが入力されたアンド回路４８７
は、下鍵域で何らかの鍵が押圧されておりかつア
ルペジヨ音発音タイミングである限り（LKAKO
とATが“１”）、アルペジヨチヤンネルタイミン
グ（AchTが“１”）において“１”を出力し、
オア回路１５６を介してアンド回路４０３〜４０
５を動作可能にする。従つてアンド回路４０３〜
４０５を介してアルペジヨ音のオクターブコード
Ｂ１″〜Ｂ３″が選択され、キーコードメモリ２４
に供給される。 一方、アルペジヨチヤンネルタイミングにおい
て発生したロード信号LDにもとづいてキーオン
メモリ１７８においてアルペジヨチヤンネルに対
応してキーオン信号KO１が記憶される（KO１
が“１”になる）。また、カレントキーオンメモ
リ１７７にもアルペジヨチヤンネルに対応して
“１”が一旦記憶されるが、次に一致信号EQが発
生したときにアンド回路１９６の出力にもとづい
てクリアされる。従つて、カレントキーオンメモ
リ１７７はアルペジヨ音の発音割当て処理におい
ては全く利用されない。アルペジヨチヤンネルに
記憶したキーオン信号KO１を保持するのはアン
ド回路４８８の働きによる。アンド回路４８８に
は第９図のアンド回路４８７と同様に下鍵域エニ
イキーオン信号LKAKO及びアルペジヨタイミン
グ信号AT及びアルペジヨチヤンネルタイミング
信号AchTが入力されている。従つて、１つのア
ルペジヨ音の発音タイミングが終了するときに信
号ATが“０”になることにより、それまで保持
されていたアルペジヨチヤンネルのキーオン信号
KO１がクリアされる。また、信号ATが発生し
ている最中でも下鍵域の鍵がすべて離鍵されると
信号LKAKOが“０”となり、アルペジヨチヤン
ネルのキーオン信号KO１がクリアされる。 尚、アルペジヨ音キーデータKAの形成のため
の処理を行うブロツクタイミングBT１４及びBT
１５においては、前述のように、オクターブコー
ド変換回路２７（第９図）で各チヤンネルのキー
コードＮ１〜Ｂ３のオクターブコードＢ１〜Ｂ３
を変更して比較回路２５の出力EQをアルペジヨ
処理に利用するようにしている。そのため、キー
走査回路１１から実際に出力されているキーデー
タKDとは無関係に一致信号EQが発生する。この
一致信号EQは、前述のように、カレントキーオ
ンメモリ１７７のクリア制御のためにアンド回路
１９６（第１０図）でも利用されているものであ
る。従つて、ブロツクタイミングBT１４及びBT
１５において発生する一致信号EQによつてカレ
ントキーオンメモリ１７７がクリアされて上鍵域
及び下鍵域チヤンネルの割当てが解除されないよ
うにするために、ブロツクタイミングBT１４及
びBT１５（BT１４，１５が“１”）のときに、
第１０図のオア回路２０１を介してオア回路１９
８に常に“１”を与え、インバータ１９７からア
ンド回路１９６に与えられる信号を“０”にして
いる（すなわち偽似的にキーオン状態とする）。
また、フインガードコードモードにおいては上述
したことがブロツクタイミングBT１２及びBT１
３においても生じるので（第９図のアンド回路４
３０参照）、フインガードコードモード（FCが
“１”）のときには第１０図のアンド回路２０３を
介してブロツクタイミングBT１２及びBT１３
（BT１２，１３が“１”）の期間もオア回路２０
１に“１”を入力するようにしている。 多重化回路２８の詳細 第９図に示す多重化回路２８には、キーコード
メモリ２４から各チヤンネルタイミング（第６図
参照）毎に時分割的に供給されるキーコード（ノ
ートコードＮ１〜Ｎ４とオクターブコードＢ１〜
Ｂ３）と、キーオンメモリ１７８（第１０図）か
ら同じく各チヤンネルタイミング毎に時分割的に
出力されるキーオン信号KO１と、モード切換制
御回路１５（第４図）から供給される自動ベース
コードモード信号ABC（第５図参照）と、下鍵
域キーオンメモリ３９（第１４図）から供給され
る下鍵域エニイキーオン信号LKAKOと、タイミ
ング信号発生回路２０（第２図）から供給される
信号Ｓ１（第３図）及び下鍵域チヤンネルタイミ
ング信号LchTと、キー走査回路１１（第７図）
から供給される走査サイクルパルス4.5Mと、オ
ートリズム装置４５（第１図）から供給される和
音発音タイミングパターンパルスCT及びリズム
ストツプ信号RSTPとが入力される。下鍵域チヤ
ンネルタイミング信号LchTをインバータ４９５
で反転した信号がアンド回路４８９に加えられて
おり、下鍵域チヤンネル以外のチヤンネルのキー
オン信号KO１が該アンド回路４８９をそのまま
通過し、オア回路４９０を介してアンド回路４９
４に与えられる。ノーマルモードの場合（自動ベ
ースコード演奏を行なわない場合）は、すべての
チヤンネルが上鍵域チヤンネルとなり、信号
LchTは発生されないので、すべてのチヤンネル
のキーオン信号KO１がアンド回路４８９をその
まま通過する。一方、下鍵域チヤンネルに関する
キーオン信号KO１は和音発音タイミングパター
ンパルスCTによつてゲートされ、該パターンパ
ルスCTが発生しているときだけ“１”となるキ
ーオン信号KO１′に変更される。また、自動ベ
ースコードモード（ABCが“１”）のときにオー
トリズムがストツプした場合は（RSTPが
“１”）、ノーマルゲート信号NGが発生されるよう
になつている。 多重化回路２８では、各チヤンネルに割当てら
れた音のノートコードＮ１〜Ｎ４及びオクターブ
コードＢ１〜Ｂ３及びキーオン信号KO１，KO
１′、更に、上記ノーマルゲート信号NG及び自動
ベースコードモード信号ABC及び走査サイクル
パルス4.5Mを第２５図に示すように４ビツトの
データKC１〜KC４に時分割多重化する。データ
KC１〜KC４は１サイクルが22タイムスロツトか
らなる時分割多重化データであり、第２５図のタ
イムスロツトの欄には各タイムスロツトの発生順
に「１」〜「22」の番号が付けられている。１タ
イムスロツトの時間幅はシステムクロツクパルス
φの１ビツトタイムである。従つて、データKC
１〜KC４の１繰返しサイクルは１キー時間（22
ビツトタイム）である。第２５図のチヤンネルの
欄には第６図に示す時分割的なチヤンネル「１」
〜「11」（発音割当て回路１８及びキーコードメ
モリ２４における各チヤンネルタイミング）を示
した。例えばタイムスロツト「３」及び「４」の
チヤンネルは「３」であり、これはチヤンネル
「３」に割当られた音のキーコードＮ１〜Ｂ３及
びキーオン信号KO１，KO１′がデータKC１〜
KC４として送出されることを示している。第２
５図の鍵域の欄に示した符号Ｕ，Ｌ，Ｐ，Ａは、
自動ベースコードモードの場合において各チヤン
ネル「１」〜「11」が上鍵域チヤンネル（Ｕ）あ
るいは下鍵域チヤンネル（Ｌ）あるいはベース音
用チヤンネル（Ｐ）あるいはアルペジヨ音用チヤ
ンネル(A)のどれに相当するかを示している。ノー
マルモードの場合は全べてが「Ｕ」すなわち上鍵
域チヤンネルに切換るのは、既に述べたことから
明らかである。 実際の発音チヤンネルに対応していないチヤン
ネル「１」のタイムスロツト「１」においてはデ
ータKC１〜KC４がすべて“１”となる。これは
データKC１〜KC４の基準タイミングすなわちタ
イムスロツト「１」を示すためである。タイムス
ロツト「２」には制御用の信号NG，ABC，4.5M
がデータKC１，KC２，KC３として送出され
る。発音チヤンネルに対応するタイムスロツト
「３」〜「22」においては、１チヤンネルにつき
夫々２つのタイムスロツトが割当てられ、最初の
タイムスロツト「３」，「５」…「21」においてオ
クターブコードＢ１〜Ｂ３及びキーオン信号KO
１，KO１′をデータKC１〜KC４として送出し、
次のタイムスロツト「４」，「６」…「22」におい
てノートコードＮ１〜Ｎ４をデータKC１〜KC４
として送出する。尚、第２５図には10個の発音チ
ヤンネルすべてを利用する（10／７が“０”のと
き）ものとしてデータKC１〜KC４を示している
が、７チヤンネルモード（10／７が“１”）のと
きはデータＮ１〜Ｂ３，KO１が送出されないタ
イムスロツトが存在することは勿論である。 第９図の多重化回路２８において、アンド回路
４９６には、和音発生タイミングパターンパルス
CTとリズムストツプ信号RSTPとを入力したオ
ア回路４９７の出力と、下鍵域エニイキーオン信
号LKAKO及び下鍵域チヤンネルタイミング信号
LchTが入力され、その出力がアンド回路４９８
に加わる。オートリズムが動いているときはパタ
ーンパルスCTが和音発音パターンに従つて断続
的に発生し、リズムストツプ信号RSTPは常に
“０”である。従つて、オートリズムが動いてい
るとき（パターンパルスCTを発生し得るとき）
は、アンド回路４９８の他の入力に加わるキーオ
ン信号KO１のうち下鍵域チヤンネルのもの
（LchTが“１”のとき発生するもの）は、パター
ンパルスCTが発生しているときだけすなわち所
定の和音発音タイミングにおいてのみ、該アンド
回路４９８で選択され、オア回路４９０を介して
下鍵域用（和音用）のキーオン信号KO１′とし
てアンド回路４９４に与えられる。従つて、この
キーオン信号KO１′にもとづいて下鍵域チヤン
ネルに割当てられた音（和音構成音）は和音発音
タイミングパターンに従つてすべて同時にかつ断
続的に発音される（すなわち自動的に和音がきざ
まれる）。オートリズムが止まると、パターンパ
ルスCTは発生されなくなる。その代わりにリズ
ムストツプ信号RSTPが持続して“１”となり、
下鍵域のキーオン信号KO１はきざまれることな
くそのままアンド回路４９８を通過する。 自動ベースコードモード（信号ABCが“１”）
のときにオートリズムが止まり（信号RSTPが
“１”）、かつ下鍵域で何らかの鍵が押圧されてい
る（信号LKAKOが“１”）と、アンド回路４９
９の条件が成立し、オア回路５００を介して遅延
フリツプフロツプ５０１に“１”が与えられ、ア
ンド回路５０２を介して自己保持される。この遅
延フリツプフロツプ５０１の出力“１”がノーマ
ルゲート信号NGとしてアンド回路５０３に入力
される。このノーマルゲート信号NGは、オート
リズムが止まつたときの自動演奏音（和音、ベー
ス音、アルペジヨ音）の発音制御に利用される。
下鍵域で鍵がすべて離鍵されたとき（LKAKOが
“０”）あるいはノーマルモードに切換つたとき
（ABCが“０”）、アンド回路５０２が不動作とな
り、ノーマルゲート信号NGが消去される。 １キー時間の最初に信号Ｓ１（第３図参照）が
発生されると、オア回路５０４〜５０６を介して
オア回路５０７〜５１０に“１”が与えられ、該
オア回路５０７〜５１０から出力されるデータ
KC１〜KC４がすべて“１”となる。このときが
基準タイミングすなわち第２５図のタイムスロツ
ト「１」である。次のタイムスロツト「２」に
は、信号Ｓ１を１ビツトタイム遅延した遅延フリ
ツプフロツプ５１１の出力が“１”となり、アン
ド回路５０３，５１２，５１３を介してノーマル
ゲート信号NG及び自動ベースコードモード信号
ABC及び走査サイクルパルス4.5Mが選択され、
オア回路５０４〜５０６を介してオア回路５０７
〜５０９に与えられる。従つてデータKC１，KC
２，KC３として、第２５図に示すように信号
NG，ABC，4.5Mが送出される。 また、信号Ｓ１はオア回路５１４を介して遅延
フリツプフロツプ５１５にも与えられる。遅延フ
リツプフロツプ５１５の出力はアンド回路５１７
〜５２０に加えられると共に、インバータ５１６
で反転されオア回路５１４に戻される。オア回路
５１４の出力はアンド回路４９１〜４９４に加え
られる。アンド回路４９１〜４９３にはキーコー
ドメモリ２４から時分割的に出力される各チヤン
ネルのオクターブコードＢ１〜Ｂ３が入力され
る。アンド回路４９４にはオア回路４９０を経由
して時分割的に与えられる各チヤンネルのキーオ
ン信号KO１（下鍵域チヤンネルにあつてはKO
１′）が入力される。アンド回路５１７〜５２０
にはキーコードメモリ２４から時分割的に出力さ
れる各チヤンネルのノートコードＮ１〜Ｎ４を遅
延フリツプフロツプ５２１〜５２４で１ビツトタ
イム遅延した信号が与えられる。アンド回路５１
７〜５２０及び４９１〜４９４の出力はオア回路
５２５〜５２８を介してオア回路５０７〜５１０
に与えられ、データKC１〜KC４として出力され
る。 信号Ｓ１が発生したとき（タイムスロツト
「１」）、オア回路５１４の出力“１”によりアン
ド回路４９１〜４９４が動作可能となるが、この
ときは使用されないチヤンネル「１」のタイミン
グなので信号Ｂ１〜Ｂ３，KO１の値はすべて
“０”である。また、その１ビツトタイム後に
（タイムスロツト「２」）遅延フリツプフロツプ５
１５の出力が“１”となり、アンド回路５１７〜
５２０が動作可能となるが、使用されないチヤン
ネル「１」に対応するノートコードＮ１〜Ｎ４
（すなわちすべて“０”のデータ）が１ビツトタ
イム遅延されて遅延フリツプフロツプ５２１〜５
２４から出力される。従つて、タイムスロツト
「２」における信号NG，ABC，4.5Mの送出に悪
影響を与えない。また、このタイムスロツト
「２」においては遅延フリツプフロツプ５１５の
出力“１”をインバータ５１６で反転した信号
“０”がオア回路５１４に与えられており、アン
ド回路４９１〜４９４は動作不能である。従つ
て、このときアンド回路４９１〜４９４に与えら
れているチヤンネル「２」（第６図）のオクター
ブコードＢ１〜Ｂ３及びキーオン信号KO１は選
択されない。このオア回路５１４の出力“０”は
次のタイムスロツト「３」のとき遅延フリツプフ
ロツプ５１５から遅延出力される。 タイムスロツト「３」のとき、遅延フリツプフ
ロツプ５１５から出力された“０”がインバータ
５１６で反転され、オア回路５１４の出力が
“１”となる。従つてこのときアンド回路４９１
〜４９４に与えられているチヤンネル「３」（第
６図）のオクターブコードＢ１〜Ｂ３とキーオン
信号KO１，KO１′が、第２５図に示すようにデ
ータKC１〜KC４として出力される。 次のタイムスロツト「４」において、遅延フリ
ツプフロツプ５１５の出力は“１”となり、オア
回路５１４の出力は“０”となる。従つて、遅延
フリツプフロツプ５２１〜５２４で１ビツトタイ
ム遅延されたチヤンネル「３」のノートコードＮ
１〜Ｎ４が、第２５図に示すように、データKC
１〜KC４として出力される。このとき、アンド
回路４９１〜４９４は動作しないので、チヤンネ
ル「４」のオクターブコードＢ１〜Ｂ３とキーオ
ン信号KO１は阻止される。 こうして、オア回路５１４と遅延フリツプフロ
ツプ５１５の出力が交互に“１”となり、１チヤ
ンネル置きに、かつ同じチヤンネルのオクターブ
コードＢ１〜Ｂ３及びキーオン信号KO１，KO
１′とノートコードＮ１〜Ｎ４を順番に選択し、
データKC１〜WC４として出力する。１キー時
間の間に11（奇数）のチヤンネル時間が２循環す
るので、１キー時間の前半で「１」，「３」，
「５」，「７」，「９」，「11」の奇数のチヤンネルの
オクターブコードＢ１〜Ｂ３、キーオン信号KO
１，KO１′、ノートコードＮ１〜Ｎ４が選択さ
れ、後半で偶数のチヤンネル「２」，「４」，
「６」，「８」，「10」のオクターブコード等Ｂ１〜
Ｂ３，KO１，Ｎ１〜Ｎ４が選択される。従つ
て、第２５図に示すように、各チヤンネルのキー
コード類Ｎ１〜Ｎ４，Ｂ１〜Ｂ３，KO１，KO
１′がデータKC１〜KC４として多重化される。
尚、第２５図ではキーコード類Ｎ１〜Ｎ４，Ｂ１
〜Ｂ３，KO１，KO１′の表示を一部省略してあ
るが、他と同様に最初のタイムスロツトでＢ１〜
Ｂ３，KO１（あるいはKO１′）が送出され、次
のタイムスロツトでＮ１〜Ｎ４が送出される。 多重化データの復調及び楽音発生 第１図における復調回路５０、タイミング信号
発生部５２及び楽音制御回路５３の詳細例は第２
６図に示されている。 第２６図において第９図の多重化回路２８から
供給されたデータKC１〜KC４は復調回路５０の
ラツチ回路５３０に入力されると共に遅延フリツ
プフロツプ群５３１で１ビツトタイム遅延されて
同ラツチ回路５３０の別の入力に加えられる。ラ
ツチ回路５３０はノートコードＮ１〜Ｎ４及びオ
クターブコードＢ１〜Ｂ３及びキーオン信号KO
１，KO１′をラツチするためのもので、各々に
対応する８個のラツチ位置を有する。また、デー
タKC１，KC２，KC３はラツチ回路５３２にも
入力される。このラツチ回路５３２は信号NG，
ABC，4.5Mをラツチするためのものである。ま
た、復調回路５０において、データKC１〜KC４
の全ビツトがアンド回路５２９に入力される。 第２５図に示すタイムスロツト「１」において
データKC１〜KC４のすべて“１”となると、ア
ンド回路５２９の出力が“１”となる。このアン
ド回路５２９の出力“１”はタイムスロツト
「１」を示す基準パルスSYとしてタイミング信号
発生部５２のオア回路５３４及び遅延フリツプフ
ロツプ５３３に供給される。オア回路５３４の出
力は遅延フリツプフロツプ５３５に加わり、該フ
リツプフロツプ５３５の出力がインバータ５３６
で反転されてオア回路５３４に戻される。従つ
て、前述の第９図の多重化回路２８内のオア回路
５１４及び遅延フリツプフロツプ５１５と同様
に、オア回路５３４及び遅延フリツプフロツプ５
３５からは１ビツトタイム毎に交互に“１”が出
力される。オア回路５３４の出力はアンド回路５
３７に、遅延フリツプフロツプ５３５の出力はア
ンド回路５３８に、夫々入力される。アンド回路
５３７及び５３８の他の入力には、１ビツトタイ
ムの前半で立上るクロツクパルスφ２（第３図に
示すように２相のシステムクロツクパルスφの一
方）が加えられる。従つて、アンド回路５３７及
び５３８から夫々出力されるクロツクパルスφ
A′，φB′は第２７図に示すように発生する。第２
７図にはデータKC１〜KC４のタイムスロツト
「１」〜「22」（第２５図参照）と基準パルスSY
も示されている。 遅延フリツプフロツプ５３３からは基準パルス
SYを１ビツトタイム遅延したパルスＳ２が得ら
れる。このパルスＳ２はデータKC１〜KC４のタ
イムスロツト「２」に対応している。このパルス
Ｓ２はアンド回路５３９に入力される。アンド回
路５３９の他の入力にはアンド回路５３８から出
力されたクロツクパルスφB′が入力される。従つ
て、アンド回路５３９の出力はタイムスロツト
「２」の前半で“１”となり、ラツチ回路５３２
の制御入力（Ｌ）に加えられる。これにより、タ
イムスロツト「２」においてデータKC１〜KC３
として送出されるノーマルゲート信号NG、自動
ベースコードモード信号ABC、走査サイクルパ
ルス4.5Mがラツチ回路５３２に夫々ラツチされ
る。 アンド回路５３８から出力されるクロツクパル
スφB′はラツチ回路５３０の制御入力（Ｌ）に供
給される。従つて、ラツチ回路５３０は偶数のタ
イムスロツト「２」，「４」，「６」…「22」毎に入
力データを取込み、ラツチする。尚、タイムスロ
ツト「２」のときにラツチするデータ（NG，
ABC，4.5M等）はラツチ回路５３０にとつて無
意味なデータであり、全く利用されないままに、
次のラツチタイミング（タイムスロツト「４」）
のときに消去される。偶数のタイムスロツト
「４」，「６」…「22」毎にラツチすることによ
り、そのときにデータKC1〜KC４として送出さ
れているノートコードＮ１〜Ｎ４と、遅延フリツ
プフロツプ群５３１で遅延された１タイムスロツ
ト前の同じチヤンネルのオクターブコードＢ１〜
Ｂ３とキーオン信号KO１，KO１′が同時にラツ
チ回路５３０にラツチされる。２ビツトタイム毎
にラツチ回路５３０のラツチ内容が書替えられる
ので、該ラツチ回路５３０から出力される同じチ
ヤンネルのデータＮ１〜Ｎ４，Ｂ１〜Ｂ３，KO
１，KO１′の時間幅は２ビツトタイムである。
ラツチ回路５３０から出力されるデータＮ１〜Ｎ
４，Ｂ１〜Ｂ３，KO１，KO１′のチヤンネルを
第２７図の５３０に示す。 ラツチ回路５３０から出力されたノートコード
Ｎ１〜Ｎ４とオクターブコードＢ１〜Ｂ３は第２
８図の楽音発生回路５１内の分周比ROM（リー
ドオンリイメモリの略）５４０とデコーダ５４１
に供給される。分周比ROM５４０は、所定の音
高周波数を得るための分周比データを12の各音名
Ｃ〜Ｃ＃に対応して夫々予じめ記憶しており、ラ
ツチ回路５３０（第２６図）から供給されたノー
トコードＮ１〜Ｎ４が示す音名に対応して所定の
分周比データ（ノート分周比データNFD）を出
力する。デコーダ５４１はラツチ回路５３０から
供給されたオクターブコードＢ１〜Ｂ３の値をデ
コードし、オクターブ単位の分周比すなわち２n
の分周比を示すオクターブ分周比データOFDを
得る。分周比ROM５４０及びデコーダ５４１か
ら出力されたノート分周比データNFD及びオク
ターブ分周比データOFDは夫々ラツチ回路５４
２に入力される。ラツチ回路５４２の制御入力
（Ｌ）には第２６図のアンド回路５３７から出力
されるクロツクパルスφA′（第２７図参照）が与
えられる。従つて、ラツチ回路５４２から出力さ
れるノート分周比データ及びオクターブ分周比デ
ータのチヤンネルは第２７図に示すようになる。 第２６図のタイミング信号発生部５２におい
て、遅延フリツプフロツプ５３３からタイムスロ
ツト「２」のときに出力された信号“１”は、ラ
ツチ回路５４３に入力される。ラツチ回路５４３
のラツチ制御入力（Ｌ）にはクロツクパルスφ
B′が与えられており、タイムスロツト「２」のと
き取込んだ“１”をタイムスロツト「４」の直前
まですなわちタイムスロツト「２」と「３」の２
ビツトタイムの間保持出力する。ラツチ回路５４
３の出力は遅延フリツプフロツプ５４４で２ビツ
トタイム遅延される。該フリツプフロツプ５４４
の出力FB０は第２７図に示すようにタイムスロ
ツト「４」及び「５」のとき“１”となる。この
遅延フリツプフロツプ５４４はアンド回路５３７
及び５３８から出力されるクロツクパルスφA′，
φB′によつて駆動されるもので、クロツクパルス
φA′のタイミングで取込んだ入力信号にもとづい
てクロツクパルスφB′のタイミングで出力状態を
設定する。従つて、クロツクパルスφA′，φB′の
周期に見合つた２ビツトタイムの遅延を行う。 遅延フリツプフロツプ５４４の出力FB０は、
10ステージ／１ビツトのシフトレジスタ５４５に
入力され、２相のクロツクパルスφA′，φB′に従
つて順次２ビツトタイムずつ遅延される。シフト
レジスタ５４５の各ステージからは第２７図に示
すように２ビツトタイム幅のパルスFB１〜FB１
０が順送りに発生される。これらのパルスFB１
〜FB１０は第２８図に示す楽音発生回路５１に
供給され、ラツチ回路５４２から第２７図に示す
ように時分割的に供給される分周比データを各チ
ヤンネル別に振分けるために利用される。 第２８図において、楽音発生回路５１は、発音
割当て回路１８で形成される時分割的な各チヤン
ネル「２」〜「11」に夫々対応する10個の楽音発
生系列ch１〜ch１０を具えている。楽音発生系
列ch１，ch２，ch３，ch４，ch５，ch６は時分
割的に形成されたチヤンネル「３」，「５」，
「７」，「９」，「11」，「２」に夫々対応するもの
で、これらは自動ベースコードモード（ABCが
“１”）の場合は下鍵域チヤンネル（Ｌ）及びアル
ペジヨチヤンネル(A)及びベースチヤンネル（Ｐ）
（すなわち第２の楽音発生態様のための発音チヤ
ンネルグループ）に夫々相当する（第６図、第２
５図参照）。楽音発生系列ch７，ch８，ch９，ch
１０は時分割的に形成されたチヤンネル「４」，
「６」，「８」，「10」に夫々対応するもので、これ
らは上鍵域チヤンネル（Ｕ）（すなわち第１の楽
音発生態様のための発音チヤンネルグループ）に
相当する（第６図、第２５図参照）。勿論、ノー
マルモード（ABCが“０”）の場合はすべての楽
音発生系列ch１〜ch１０が上鍵域チヤンネル
（Ｕ）すなわち第１の楽音発生態様のためのチヤ
ンネルグループに切換わる（第６図参照）。 楽音発生系列ch１及びch６及びch７のみ詳細
を示してあるが、下鍵域チヤンネル用のch２〜
ch４及びアルペジヨチヤンネル用のch５はch１
と同一構成であり、また上鍵域チヤンネル用の
ch８〜ch１０はch７と同一構成である。ベース
チヤンネル用の楽音発生系列ch６は下鍵域チヤ
ンネル用の楽音発生系列ch１とほぼ同一である
が、ベース音源として取り出される信号のフイー
ト数が下鍵域音（和音）とは異なるようになつて
いる。 各楽音発生系列ch１乃至ch１０は、ラツチ回
路５４６，５４７，５４８…、可変分周器５４
９，５５０，５５１，…、３段の1/2分周器５５
２，５５３，５５４，…を夫々具えている。各系
列ch１〜ch１０のラツチ回路５４６，５４７，
５４８，…にはラツチ回路５４２から時分割的に
出力される分割比データ（NFD，OFD）が入力
される。各系列ch１〜ch１０のアンド回路５５
５，５５６，５５７，…には前記シフトレジスタ
５４５（第２６図）から出力されるパルスFB１
〜FB１０が各別に供給され、更にクロツクパル
スφB′（第２７図）が共通に入力される。各アン
ド回路５５５，５５６，５５７…の出力がラツチ
回路５４６，５４７，５４８…のラツチ制御入力
（Ｌ）に与えられる。 従つて、楽音発生系列ch１においては、パル
スFB１とクロツクパルスφB′が“１”になつた
ときアンド回路５５５の条件が成立し、そのとき
ラツチ回路５４２から出力されている時分割チヤ
ンネル「３」の分周比データがラツチ回路５４６
にラツチされる（第２７図参照）。以下同様に、
系列ch２では時分割チヤンネル「５」の分周比
データがラツチされ、更に、ch３では「７」、ch
４では「９」、ch５では「11」（すなわちアルペ
ジヨチヤンネルＡ）、ch６では「２」（すなわち
ベースチヤンネルＰ）、ch７，ch８，ch９，ch１
０では「４」，「６」，「８」，「10」（すなわち上鍵
域チヤンネルＵ）の分周比データが夫々ラツチさ
れる。こうして、時分割的な各チヤンネルのキー
コードＮ１〜Ｎ３にもとづく時分割的な分周比デ
ータが、各時分割チヤンネルに対応する所定の楽
音発生系列ch１〜ch１０に分配され直流化され
る。 可変分周器５４９，５５０，５５１，…はラツ
チ回路５４６，５４７，５４８，…から供給され
る分周比データに対応する分周比で音源クロツク
パルスφjkを分周し、当該チヤンネルに割当てら
れている音の音源に対応する２フイート系（2′）
の音源信号を出力する。音源クロツクパルスφjk
は音源用マスタクロツク発振器５５８から発生さ
れる。この音源クロツクパルスφjkの周波数は、
ビブラート信号発生器５５９からのビブラート周
波数に応じて周期的に変化させることができる。 可変分周器５４９，５５０，５５１，…から出
力された２フイート系の音源信号（2′）は３段の
1/2分周器５５２，５５３，５５４，…で夫々順
次1/2分周される。従つて、分周器５５２，５５
３，５５４，…の各段からは４フイート系（4′）
及び８フイート系（8′）及び16フイート系
（16′）の音源信号が夫々得られる。上鍵域チヤン
ネル専用（第１の楽音発生態様専用）の楽音発生
系列ch７〜ch１０では各フイート系（2′，4′，
8′，16′）の音源信号は開閉回路５６０，…で開
閉制御された後、各フイート系別のメロデイ音源
信号ラインＭ２′，Ｍ４′，Ｍ８′，Ｍ１６′に夫々
供給される。楽音発生態様が使い分けられる楽音
発生系列ch１〜ch６では、各フイート系（2′，
4′，8′，16′）の音源信号は、４個のアンド回路か
ら成るゲート部５６１，５６２…を介して開閉回
路５６３，５６４，…に入力され、開閉制御され
た後、各フイート系別のメロデイ音源信号ライン
Ｍ２′，Ｍ４′，Ｍ８′，Ｍ１６′に夫々供給され
る。ゲート部５６１，５６２…は、楽音制御回路
５３（第２６図）で後述のように自動ベースコー
ドモード信号ABC〓が“０”のときすなわちノ
ーマルモードのとき導通し、各フイート系（2′〜
16′）の音源信号を開閉回路５６３，５６４，…
に導く。その場合は楽音発生系列ch１〜ch６が
上鍵域チヤンネル音すなわちメロデイ音の発生の
ために使用されているのであつて、メロデイ音源
信号ラインＭ２′〜Ｍ１６′に音源信号が与えられ
る。 自動ベースコードモードのときは（ABC〓が
“１”）、信号ABC〓を反転した信号によりゲート
部５６１，５６２，…が不動作となり、各フイー
ト系の音源信号（2′〜16′）が阻止され、メロデ
イ音源信号ラインＭ２′〜Ｍ１６′に系列ch１〜
ch６からの音源信号は与えられない。その代わ
りに、“１”となつている自動ベースコードモー
ド信号ABC〓により系列ch１〜ch６のアンド回
路５６５，５６６，…が動作可能となる。系列
ch１〜ch５（下鍵域チヤンネルＬとアルペジヨ
チヤンネルＡ）のアンド回路５６５，…の他の入
力には２フイート系（2′）と４フイート系（4′）
の分周器出力信号をアンド回路５６７，…で合成
した信号が加えられる。２フイート系と４フイー
ト系の合成により４フイート系の周波数の音源信
号（波形は分周器出力のものとは異なるが）が各
系列ch１〜ch５のアンド回路５６７，…から出
力され、アンド回路５６５…を介して開閉回路５
６３…に入力される。系列ch６（ベースチヤン
ネルＰ）のアンド回路５６６の他の入力には４フ
イート系（4′）と８フイート系（8′）の分周器出
力信号をアンド回路５６８で合成した信号が加え
られる。これにより８フイート系の周波数の音源
信号（波形は分周器出力のものとは異なる）がア
ンド回路５６６から出力され、開閉回路５６４に
入力される。系列ch１〜ch４（下鍵域チヤンネ
ルＬ）において、アンド回路５６５…から開閉回
路５６３…を経由して出力された４フイート系の
音源信号は和音音源信号ラインＣ４′に供給され
る。系列ch５（アルペジヨチヤンネルＡ）にお
いて、自動ベースコードモード（ABC〓が
“１”）のときに出力される４フイート系の音源信
号はアルペジヨ音源信号ラインＡ４′に供給され
る。系列ch６（ベースチヤンネルＰ）におい
て、アンド回路５６６から開閉回路５６４を介し
て出力される８フイート系の音源信号はベース音
源信号ラインＰ８′に供給される。 第２６図の楽音制御回路５３においては、ラツ
チ回路５３２から与えられる自動ベースコードモ
ード信号ABC及び走査サイクルパルス4.5Mにも
とづいて自動ベースコードモード信号ABC〓及
びモード切換パルス△ABC〓を再生する回路を
含んでいる。ラツチ回路５３２から出力される走
査サイクルパルス4.5Mと自動ベースコードモー
ド信号ABCの一例を第２９図に示す。ラツチ回
路５３２では、データKC１〜KC４のタイムスロ
ツト「２」（第２７図）のタイミングでラツチ制
御を行うので、出力されるパルス4.5Mあるいは
ABCの立上り及び立下りはタイムスロツト
「２」すなわちパルスFB１０（第２７図）のタイ
ミングに同期している。走査サイクルパルス
4.5Mのパルス幅は１キー時間、周期は4.5msであ
ることは既に述べた通りである。パルスFB０〜
FB１０の繰返し周期は22ビツトタイムすなわち
１キー時間である。従つて、ラツチ回路５３２か
ら出力されるパルス4.5MはパルスFB１０のタイ
ミングで“１”に立上ると、１キー時間後の同じ
パルスFB１０のタイミングで“０”に立下る。 ラツチ回路５３２から出力された信号ABCは
遅延フリツプフロツプ５６９及び排他オア回路５
７０に入力される。遅延フリツプフロツプ５６９
は、パルスFB６（第２７図）のタイミングで入
力信号を取込み、パルスFB０（第２７図）のタ
イミングで先の入力信号に対応する出力を生じる
ものである。従つて、ラツチ回路５３２の出力信
号ABCがパルスFB１０のタイミングで“１”に
立上ると、遅延フリツプフロツプ５６９の出力信
号ABC′は第２９図に示すように約１キー時間
（正確には24ビツトタイム）遅れてパルスFB０の
タイミングで“１”に立上る。排他オア回路５７
０の他の入力には遅延フリツプフロツプ５６９の
出力ABC′が加えられており、その出力△
ABC″は第２９図に示すようにラツチ回路５３２
から出力される信号ABCの立上り直後及び立下
り直後の約１キー時間（正確にはパルスFB１０
から次のFB０までの24ビツトタイム）の間
“１”となる。すなわち、この信号△ABC″が
“１”のとき、ノーマルモードから自動ベースコ
ードモードへ、あるいはその逆に、モードが変化
したことを意味する。このモード変化検出信号△
ABC″によりカウンタ５７１がリセツトされ、フ
リツプフロツプ５７２がセツトされる。フリツプ
フロツプ５７２のセツト出力（Ｑ）はモード切換
パルス△ABC〓として出力される。 カウンタ５７１のカウント入力（Ｔ）にはラツ
チ回路５３２から出力された走査サイクルパルス
4.5Mがアンド回路５７３を介して入力される。
カウンタ５７１はパルスFB０のタイミングでカ
ウント入力（Ｔ）に加わる信号を取込み、FB６
のタイミングで取込んだ信号（“１”または
“０”）に応じたカウント値を出力する。信号△
ABC″によつてカウンタ５７１がリセツトされて
から７個のパルス4.5Mが発生すると、カウンタ
５７１の出力Ｑ１〜Ｑ３は“111”となりアンド
回路５７４の出力が“１”となる。このアンド回
路５７４の出力“１”によりフリツプフロツプ５
７２がリセツトされる。従つて、フリツプフロツ
プ５７２から出力されるモード切換パルス△
ABC〓はモード切換時において第２９図に示す
ように約31.5ms（パルス4.5Mの７周期分）の間
“１”となる。アンド回路５７４の出力が“１”
となるとインバータ５７５の出力が“０”とな
り、パルス4.5Mがアンド回路５７３で阻止さ
れ、以後のカウントはなされない。 また、アンド回路５７４の出力はアンド回路５
７６及び５７７に加わる。アンド回路５７７の他
の入力には遅延フリツプフロツプ５６９から信号
ABC′が与えられ、アンド回路５７６には該信号
ABC′を反転した信号が与えられる。また、アン
ド回路５７６，５７７の出力はフリツプフロツプ
を構成しているノア回路５７８及び５７９に夫々
入力される。従つて、ノア回路５７８から出力さ
れる自動ベースコードモード信号ABC〓は第２
９図に示すように信号ABCが立上つたときから
約31.5ms後に立上り、かつ該信号ABCが立下つ
たときから約31.5ms後に立下る。 復調回路５０のラツチ回路５３０にラツチされ
たキーオン信号KO１，KO１′はラツチ回路５８
０に入力される。ラツチ回路５８０のラツチ制御
入力（Ｌ）にはクロツクパルスφA′（第２７図）
が入力される。このラツチ回路５８０は、キーオ
ン信号KO１のチヤンネルタイミングを、ラツチ
回路５４２（第２８図）から出力される各チヤン
ネルの分周比データのチヤンネルタイミング（第
２７図における５４２の出力チヤンネル参照）に
合わせるためのものである。 ラツチ回路５４２の出力チヤンネルタイミング
と同じタイミングでラツチ回路５８０から時分割
的に出力されるキーオン信号KO１は、キーオン
立上りパルス発生回路５４のアンド回路５８１及
び５８２，５８３に入力されると共に、アンド回
路５８４に入力される。音色選択回路５８５で何
らかの音色が選択されていれば、アンド回配５８
４の他の入力に加わるインバータ５８６の出力は
常に“１”であり、通常は、ラツチ回路５８０か
ら出力されたキーオン信号KO１はアンド回路５
８４を通過する。 キーオン立上りパルス発生回路５４において、
２ビツトの加算器５８７と２個の11ステージ／１
ビツトのシフトレジスタ５８８，５８９によつて
時分割的な計数動作が可能なカウンタが構成され
ている。シフトレジスタ５８８，５８９はアンド
回路５３８及び５３７から出力される２ビツトタ
イム周期の２相クロツクパルスφB′，φA′によつ
てシフト制御されるもので、パルスφB′のタイミ
ングで各ステージに入力信号を取込んでパルスφ
A′のタイミングで各ステージの出力状態を設定す
る。シフトレジスタ５８８及び５８９の出力は加
算器５８７に入力され、アンド回路５９０から該
加算器５８７に与えられる信号と加算される。加
算器５８７の出力はアンド回路５８２，５８３を
介してシフトレジスタ５８８，５８９に入力され
る。アンド回路５９０にはラツチ回路５３２から
与えられる走査サイクルパルス4.5Mとナンド回
路５９１の出力が与えられる。ナンド回路５９１
にはシフトレジスタ５８８，５８９の出力が入力
される。 鍵が押圧されていないチヤンネルのタイミング
ではラツチ回路５８０からアンド回路５８２，５
８３に与えられるキーオン信号KO１は“０”で
あり、１キー時間後の（２ビツトタイム周期のパ
ルスφB′，φA′によつて11ステージ分遅延され
た）同じチヤンネルタイミングにおいてシフトレ
ジスタ５８８，５８９から出力される信号は
“00”でありナンド回路５９１の出力は“１”で
ある。シフトレジスタ５８８，５８９の出力のチ
ヤンネルタイミングは第２７図に示すラツチ回路
５４２の出力チヤンネルタイミングと同じであ
る。ナンド回路５９１の出力“１”により、アン
ド回路５９０では走査サイクルパルス4.5Mを通
過させて加算器５８７に加えるが、キーオン信号
KO１が“１”である限り、加算器５８７の出力
はアンド回路５８２，５８３で阻止され、レジス
タ５８８，５８９には与えられない。 鍵が新たに押圧されて該鍵に関する発音が或る
チヤンネルに割当てられることにより、そのチヤ
ンネルのタイミングでキーオン信号KO１が
“１”となる。キーオン信号KO１が“１”とな
ると、当該チヤンネルタイミングではアンド回路
５８２，５８３が動作可能となり、走査サイクル
パルス4.5Mの計数が開始される。或るチヤンネ
ルのキーオン信号KO１が“１”に立上つたとき
から数えて３個の走査サイクルパルス4.5Mが発
生すると、そのチヤンネルのタイミングでシフト
レジスタ５８８及び５８９の出力が共に“１”と
なり、ナンド回路５９１の出力が“０”となる。
これにより、そのチヤンネルタイミングに関して
はパルス4.5Mの計数を停止し、以後、そのチヤ
ンネルのキーオン信号KO１が発生している限
り、計数値“11”をシフトレジスタ５８８，５８
９で循環保持する。 ナンド回路５９１の出力はアンド回路５８１に
入力される。アンド回路５８１の他の入力に加わ
るノア回路５９２の出力は通常“１”である。従
つて、１つのチヤンネルだけを抽出してみると、
第２９図に示すようにそのチヤンネルのキーオン
信号KO１が“１”に立上つた（鍵が押圧され
た）ときからナンド回路５９１の出力が“０”に
立下るまでの9ms（２×4.5ms）乃至13.5ms（３
×4.5ms）の間アンド回路５８１の出力が“１”
となる。このアンド回路５８１の出力“１”はキ
ーオン立上りパルスKO２として、パーカツシブ
系のエンベロープ形成のために利用される。この
キーオン立上りパルスKO２は各チヤンネルのキ
ーオン信号KO１の立上りから約9ms〜13.5msの
間各チヤンネル毎に時分割的に発生される。この
キーオン立上りパルスKO２のチヤンネルタイミ
ングはラツチ回路５８０から出力されるキーオン
信号KO１と同様に、ラツチ回路５４２（第２８
図）の出力のチヤンネルタイミングに対応してい
る。 タイミング信号発生部５２の遅延フリツプフロ
ツプ５４４から出力されるパルスFB０がフリツ
プフロツプ５９３のセツト入力（Ｓ）に加えら
れ、シフトレジスタ５４５から出力されるパルス
FB６がフリツプフロツプ５９３のリセツト入力
（Ｒ）に加えられる。このフリツプフロツプ５９
３はクロツクパルスφA′，φB′によつて制御され
る。パルスFB０が発生しているときパルスφA′
のタイミングでセツト入力（Ｓ）に“１”が取込
まれ、その次のパルスφB′のタイミングで出力
（Ｑ）がセツト状態（“１”）に設定される。また
パルスFB６が発生しているときパルスφA′のタ
イミングでリセツト入力（Ｒ）に“１”が取込ま
れ、その次のパルスφB′のタイミングで出力
（Ｑ）がリセツト状態（“０”）に設定される。従
つてフリツプフロツプ５９３の出力信号LAPch
は第２７図に示すようにパルスFB１からFB６ま
での間“１”となる。この信号LAPchが“１”
となつている期間は、楽音発生系列ch１〜ch６
すなわち第２の楽音発生態様（下鍵域チヤンネル
Ｌ、アルペジヨチヤンネルＡ、ベースチヤンネル
Ｐ）のために利用される系列に時分割データをラ
ツチするタイミング、換言すれば、アンド回路５
８４からのキーオン信号KO１及びアンド回路５
８１からのキーオン立上りパルスKO２として上
記チヤンネル（Ｌ，Ａ，Ｐ）に相当する時分割チ
ヤンネル「３」，「５」，「７」，「９」，「11」，「
２」
のデータが現われるとき（第２７図における５４
２の出力チヤンネル参照）、である。 音色選択回路５８５においては、上鍵域（メロ
デイ）、下鍵域（和音）及びアルペジヨ、及びベ
ースに対応して、例えば下記のような音色を選択
することが可能である。 上鍵域（メロデイ）…… ピアノ、ハープシコード、オルガン、ストリン
グ、ブラス。 下鍵域（和音）及びアルペジヨ…… ピアノ、ギター ベース……ストリングベース 音色選択回路のために複数個のプリセツトボタ
ン（図示せず）が設けられており、所望のプリセ
ツトボタンを押すことにより上記音色のうち所定
の組合せで音色選択信号TCが発生される。例え
ば、或る１つのプリセツトボタンを押圧すると、
上鍵域メロデイ音色として「ピアノ」、下鍵域
（和音）及びアルペジヨ音色として「ピアノ」、ベ
ース音色として「ストリングベース」を夫々選択
する音色選択信号TCが発生される。 また、音色選択回路５８５では、上鍵域（メロ
デイ）音色としてパーカツシブエンベロープ系の
音色（例えばピアノ）が選択されている場合は、
上鍵域パーカツシブ信号U.PERCを発生する。ま
た、音色選択スイツチ（プリセツトボタン）が全
く操作されていない場合はトーンセレクトオフ信
号TSOFを発生する。トーンセレクトオフ信号
TSOFは、音色が全く選択されていないとき
“１”となり、インバータ５８６で反転されてア
ンド回路５８４を動作不能にすると共に、ノア回
路５９２で反転されて、アンド回路５８１を動作
不能にする。従つて、音色が全く選択されていな
い場合は、キーオン信号KO１及びキーオン立上
りパルスKO２の発生が禁止される。 楽音制御回路５３では、アンド回路５８４から
出力されるキーオン信号KO１、アンド回路５８
１から出力されるキーオン立上りパルスKO２、
フリツプフロツプ５９３から出力される信号
LAPch、ラツチ回路５３２から与えられるノー
マルゲート信号NG、及び上鍵域パーカツシブ信
号U.PERCにもとづいてアタツク信号AT及びデ
イケイ信号DCを発生するロジツクを含んでい
る。アタツク信号AT及びデイケイ信号DCとして
は、下記第10表に示すように、キーオン信号KO
１あるいはキーオン立上りパルスKO２あるいは
その反転信号１，２が選択される。
【表】
第10表において「Ｕ」は上鍵域チヤンネルを示
す。「U.PERC」は上鍵域パーカツシブ信号U.
PERCが発生したときを示す。「Ｌ，Ａ，Ｐ」は
下鍵域チヤンネル、アルペジヨチヤンネル、ベー
スチヤンネルを示す。「NG」はノーマルゲート信
号NGが発生したときを示す。アタツク信号ATと
してキーオン立上りパルスKO２が使用されると
き、楽音の振幅エンベロープはパーカツシブ系の
ものとなる。 自動ベースコードモードの場合、ノア回路５７
８からアンド回路５９４に与えられる自動ベース
コードモード信号ABC〓が“１”であり、下鍵
域チヤンネル（Ｌ）及びアルペジヨチヤンネル(A)
及びベースチヤンネル（Ｐ）のタイミングに対応
して信号LAPchが“１”となるときアンド回路
５９４の出力が“１”となる。このアンド回路５
９４の出力“１”はオア回路５９５を介してアン
ド回路５９６に加えられる。アンド回路５９６の
他の入力にはオア回路５９７を介してキーオン立
上りパルスKO２が加えられる。従つて、下鍵域
チヤンネル（Ｌ）及びアルペジヨチヤンネル(A)及
びベースチヤンネル（Ｐ）のタイミングではキー
オン立上りパルスKO２がアンド回路５９６で選
択され、オア回路５９８を介してアタツク信号
ATとして出力される。尚、このとき、オア回路
５９５の出力“１”をインバータ６００で反転し
た信号“０”がアンド回路５９９に加わり、キー
オン信号KO１が選択されないようになつてい
る。また、チヤンネルＬ，Ａ，Ｐのタイミングで
はアンド回路５９４の出力“１”がインバータ６
０１で反転され、ノア回路６０２に“０”が加わ
る。従つて、ノア回路６０２の出力は他の入力に
加わるキーオン立上りパルスKO２の状態によつ
て定まる。キーオン立上りパルスKO２が“１”
の間はノア回路６０２の出力は“０”であるが、
パルスKO２が“０”となるとノア回路６０２の
出力が“１”となり、オア回路６０３を介してデ
イケイ信号DCが発生される。 自動ベースコードモードのときにオートリズム
が止まり、ノーマルゲート信号NGが発生される
と、信号LAPchのタイミングでアンド回路６０
４の条件が成立し、該アンド回路６０４からオア
回路５９７にキーオン信号KO１が与えられる。
オア回路５９７の出力はキーオン立上りパルス
KO２とキーオン信号KO１を重ねた状態とな
り、パルスKO２がKO１によつて事実上置換え
られる。従つて、アンド回路５９６とノア回路６
０２はキーオン信号KO１にもとづいて動作し、
チヤンネルＬ，Ａ，Ｐのタイミングでもキーオン
信号KO１に対応するアタツク信号ATと、その
反転信号KO１に対応するデイケイ信号DCが得ら
れる。 上鍵域チヤンネルのタイミング（すなわちノー
マルモードにおける全チヤンネルのタイミングあ
るいは自動ベースコードモードにおける所定の一
部のチヤンネルのタイミング）においてはアンド
回路５９６の出力が“０”である。これは信号
ABC〓もしくは信号LAPchが“０”となるため
である。従つて、インバータ６００の出力が
“１”となり、アンド回路５９９が動作可能とな
る。これにより、キーオン信号KO１が該アンド
回路５９９で選択され、オア回路５９８を介して
アタツク信号ATとして出力される。このとき、
オア回路５９５の出力は“０”であるので、キー
オン立上りパルスKO２はアンド回路５９６で選
択されない。またアンド回路５９４の出力“０”
により、インバータ６０１の出力が“１”とな
り、ノア回路６０２の出力は“０”に固定され
る。従つてキーオン立上りパルスKO２の反転
（２）に対応するデイケイ信号DCは発生され
ない。キーオン信号KO１が“０”に立下るとイ
ンバータ６０５の出力が“１”となり、オア回路
６０３を介して該キーオン信号KO１の反転
（１）に対応するデイケイ信号DCが発生され
る。 上鍵域パーカツシブ信号Ｕ・PERCが“１”の
ときはオア回路５９５の出力が常に“１”とな
り、上鍵域チヤンネルのタイミングにおいてもア
ンド回路５９６を介してキーオン立上りパルス
KO２がアタツク信号ATとして選択される。一
方、上鍵域チヤンネルタイミングではアンド回路
５９４の出力は常に“０”であるので、キーオン
立上りパルスKO２の反転信号２はノア回路
６０２から発生されない。従つてデイケイ信号
DCとしてはキーオン信号KO１の反転信号１
が使用される。 キーオン信号KO１及びキーオン立上りパルス
KO２と同じチヤンネルタイミングで、すなわち
ラツチ回路５４２（第２８図）から出力される分
周比データと同じチヤンネルタイミングで、時分
割的に発生されるアタツク信号AT及びデイケイ
信号DCは各楽音発生系列ch１〜ch１０（第２８
図）のラツチ回路６０６，６０７，６０８，…に
供給される。各系列ch１〜ch１０のラツチ回路
６０６，６０７，６０８，…のラツチ制御入力
（Ｌ）にはラツチ回路５４６，５４７，５４８，
…と同様に、各系列ch１〜ch１０に対応するパ
ルスFB１〜FB１０とクロツクパルスφB′を夫々
入力したアンド回路の出力が与えられる。従つ
て、ラツチ回路５４６，５４７，５４８，…と同
様に、各系列ch１〜ch１０のラツチ回路６０
６，６０７，６０８，…には夫々に対応するチヤ
ンネルタイミングで供給されたアタツク信号AT
及びデイケイ信号DCだけがラツチされる。こう
して、各チヤンネルのアタツク信号AT及びデイ
ケイ信号DCは所定の系列ch１〜ch１０に分配さ
れ、ラツチ回路６０６，６０７，６０８…におい
て直流化される。 ラツチ回路６０６，６０７，６０８…にラツチ
された直流化されたアタツク信号AT′及びびデイ
ケイ信号DC′はエンベロープ発生回路６０９，６
１０，６１１…に供給される。系列ch１〜ch６
で使用されるエンベロープ発生回路６０９，６１
０…の一例を第３０図ａに示し、系列ch７〜ch
１０で使用されるエンベロープ発生回路６１１…
の一例を第３０図ｂに示す。第３０図ａあるいは
ｂにおいて、アタツク信号AT′が“１”のときコ
ンデンサCeまたはCe′がアタツク抵抗Ｒ１または
Ｒ１′及びトランジスタTr１またはTr１′を介し
て充電される。デイケイ信号DC′が“１”になる
と、デイケイ抵抗Ｒ２またはＲ２′及びトランジ
スタTr２またはTr２′を介してコンデンサCeま
たはCe′が放電される。このコンデンサCeまたは
Ce′の充放電波形がエンベロープ制御信号として
開閉回路５６３，５６４，５６０…に供給され
る。尚、コンデンサCeまたはCe′に並列に抵抗Ｒ
３またはＲ３′による放電回路が設けられてい
る。これは、アタツク信号AT′が“０”に立下つ
た後、デイケイ信号DC′がすぐに“１”に立上ら
ない場合に、該抵抗Ｒ３またはＲ３′を介して緩
やかに放電させるための回路である。例えば上鍵
域パーカツシブ信号U.PERCが発生したときがこ
れに該当する（前記第１０図参照）。 尚、系列ch１〜ch６のエンベロープ発生回路
（第３０図ａ）のデイケイ抵抗Ｒ２のすべての合
成値は、系列ch７〜ch１０のデイケイ抵抗Ｒ
２′（第３０図ｂ）の値よりも大きい。第２６図
のノア回路５７８から出力される自動ベースコー
ドモード信号ABC〓が系列ch１〜ch６のエンベ
ロープ発生回路６０９，６１０，…に供給されて
おり、この信号ABC〓が“１”のときエンベロ
ープ発生回路６０９，６１０…のトランジスタ
Tr３（第３０図ａ）をオフにし、デイケイ抵抗
Ｒ２を最大値にしている。すなわち、自動ベース
コードモードの場合は短いパルスKO２の反転信
号２がデイケイ信号DC′となるので発音開始
後速やかに放電状態となる。そのため、放電時間
を長くして、緩やかに減衰するパーカツシブ系の
エンベロープ波形を得るようにしているのであ
る。信号ABC〓が“０”のときはトランジスタ
Tr３がオンして、デイケイ抵抗Ｒ２の値が系列
ch７〜ch１０のデイケイ抵抗Ｒ２′の値と同じに
なるようになつている。これは、信号ABC〓が
“０”すなわちノーマルモードのときは系列ch１
〜ch６はch７〜ch１０と同様に上鍵域チヤンネ
ルとして利用されるためである。 第２６図のフリツプフロツプ５７２から出力さ
れるモード切換パルス△ABC〓が系列ch１〜ch
６のエンベロープ発生回路６０９，６１０…に供
給される。このモード切換パルス△ABC〓が発
生したときエンベロープ発生回路６０９，６１０
…（第３０図ａ）のトランジスタTr４がオン
し、デイケイ抵抗Ｒ２の値は最も小さくなる。こ
のモード切換パルス△ABC〓は第２６図のアン
ド回路６１２にも入力され、信号LAPchが
“１”のとき、すなわち上鍵域チヤンネル（Ｕ）
から下鍵域チヤンネル（Ｌ）あるいはアルペジヨ
チヤンネル(A)あるいはベースチヤンネル（Ｐ）へ
と、またはその逆に、楽音発生態様が切換えられ
る系列ch１〜ch６に対応するチヤンネル「３」，
「５」，「７」，「９」，「11」，「２」のタイミング
に
おいて、該アンド回路６１２の出力が“１”とな
る。このアンド回路６１２の出力“１”はオア回
路６０３を介してデイケイ信号DCとして出力さ
れる。従つて、モード切換パルス△ABC〓が発
生したときは、系列ch１〜ch６のエンベロープ
発生回路６０９，６１０…のトランジスタTr４
（第３０図ａ）がオンすると共に、該系列ch１〜
ch６に対して強制的にデイケイ信号DCが与えら
れ、デイケイ用のトランジスタTr２がオンす
る。これにより、コンデンサCeは急速放電さ
れ、系列ch１〜ch６でそれまで発音されていた
楽音が急速に消去される。 尚、発音割当て回路１８（第１図）の側におい
ても、モード切換時にモード切換制御回路１５
（第４図）から発生されるモード切換パルス△
ABCによりオフチヤンネルタイミング信号
OFchTをタイミング信号発生回路２０（第２０
図）から発生し、上記系列ch１〜ch６に対応す
るチヤンネルタイミング「３」，「５」，「７」，
「９」，「11」，「２」（第６図）に関するキーオンメ
モリ１７８（第１０図）の記憶（キーオン信号
KO１）をクリアするようにしている。しかし、
キーオン信号KO１のクリアのみ（すなわちそれ
に連動するデイケイ信号DCの発生のみ）ではデ
イケイ抵抗Ｒ２の関係で必らずしも直ちに音が消
去されるとは限らない。そこで、モード切換パル
ス△ABC〓によつてデイケイ抵抗Ｒ２を小さく
して急速放電させることにより、モード切換時に
直ちに消音するようにしているのである。このよ
うな２段構えの（信号OFchTとエンベロープ急
速放電）処理によつて、モード切換時に楽音発生
態様が切換えられる発音チヤンネルの一時的な消
音制御を確実に行うことができるようになり、モ
ード切換時におかしな音が出るのを確実に防止す
る。 一方、第２６図において、モード切換パルス△
ABC〓はキーオン立上りパルス発生回路５４の
ノア回路５９２にも入力される。モード切換パル
ス△ABC〓の発生によりノア回路５９２の出力
は“０”となり、アンド回路５８１を動作不能に
する。これにより、モード切換パルス△ABC〓
が発生する約31.5msの間、キーオン立上りパル
スKO２の発生が禁止される。これは次のような
不都合が生じないようにするためである。 例えば、上鍵域（下鍵域に変更されることのな
い上鍵域）で押鍵しているときにノーマルモード
から自動ベースコードモードに切換えたとする。
この押鍵中の上鍵域音が下鍵域チヤンネルに変更
されるべきチヤンネル（例えばチヤンネル
「３」）にそれまで割当てられていたとすると、モ
ード切換えによつて発生するオフチヤンネルタイ
ミング信号OFchTによつてそれまでの割当てが
クリアされる（キーオン信号KO１のクリアによ
つて強制的に離鍵扱いとなる）。しかし実際は上
鍵域で鍵が押され続けているので、その押鍵音が
今度は上鍵域専用のチヤンネル「４」，「６」，
「８」，「10」のいずれかに新たに割当てし直され
る。この新たな割当てによつて、実際は押鍵が維
持していたにもかかわらず、新たな割当てチヤン
ネルでキーオン信号KO１が“１”に立上り、キ
ーオン立上りパルス発生回路５４（第２６図）か
らキーオン立上りパルスKO２が発生される。こ
の場合、上鍵域の音色としてパーカツシブ系の音
色（例えばピアノ）が選択されているとすると、
音色選択回路５８５から発生される信号U.PERC
にもとづいて上鍵域チヤンネルのキーオン信号
KO２がアタツク信号ATとして選択される。従
つて、上記の場合、上鍵域で鍵が押され続けてい
るにもかかわらず、モード切換前（ノーマルモー
ドのとき）とモード切換直後においてキーオン立
上りパルスKO２に伴ないアタツク信号ATが２
度発生する。そのままにしておくと、鍵が１度し
か押されないのにパーカツシブ系エンベロープの
音が２度発生されてしまう（別チヤンネルで）と
いう不都合が生じる。そのため、モード切換パル
ス△ABC〓によつてモード切換直後に発生され
るキーオン立上りパルスKO２（特に上鍵域チヤ
ンネルのキーオン立上りパルスKO２、何故なら
下鍵域チヤンネル等はモード切換時に信号
OFchTによりクリアされキーオン信号KO１が発
生せず、従つてパルスKO２も発生しない）を禁
止し、２度目のキーオン立上りパルスKO２にも
とづいてアタツク信号ATが発生されることのな
いようにしているのである。 上記のような点も考慮して、モード切換パルス
△ABC〓（あるいは△ABC）の発生時間幅は、
再割当て処理に要する時間すなわちキー走査１サ
イクルに要する時間4.5msとキーオン立上りパル
スKO２の時間幅9ms乃至13.5msとを合計した時
間よりも長い時間、例えば31.5msに設定し、モ
ード切換時に発生される偽のキーオン立上りパル
スKO２を確実に除去できるようにしている。 各楽音発生系列ch１〜ch１０から発生された
音源信号はラインＭ２′〜Ｍ１６′，Ｃ４′，Ａ
４′，Ｐ８′を介して音色形成回路６１３に供給さ
れる。音色形成回路６１３では音色選択回路５８
５（第２６図）から与えられる音色選択信号TC
にもとづいて、メロデイ音源信号ラインＭ２′〜
Ｍ１６′の音源信号に対してはメロデイ音色を、
和音音源信号ラインＣ４′及びアルペジヨ音源信
号ラインＡ４′の音源信号に対しては和音音色
を、ベース音源信号ラインＰ８′の音源信号に対
してはベース音色を、夫々付与する。従つて、系
列ch１〜ch６が上鍵域（メロデイ）のために利
用されているとき（ノーマルモードのとき）は系
列ch１〜ch６の出力音源信号（Ｍ２′〜Ｍ１６′
の信号）にメロデイ音色が付与されるが、伴奏音
のために利用されているとき（自動ベースコード
モードのとき）は該系列ch１〜ch６の出力音源
信号（Ｃ４′，Ａ４′，Ｐ８′）に所定の伴奏音色
が付与される。 モード切換えに伴う処理の整理 鍵押圧中にノーマルモードから自動ベースコー
ドモード（フインガードコードモードあるいはシ
ングルフインガーモード）に切換えられた場合、
処理の形態は次の４つ（１−ａ乃至１−ｄ）に分
類できる。 (1‐a) …ノーマルモードのときに、C7〜G3の鍵域
の鍵が楽音発生系列ch７〜ch１０（第６図の
チヤンネル「４」，「６」，「８」，「10」に対応）
に発音割当てされていた場合。 この場合は、モード切換えに伴う処理は全くな
されず、自動ベースコードモードに切換つた後も
発音割当て状態は変化しない。何故なら、これら
の鍵域C7〜G3及び系列ch７〜ch１０（チヤンネ
ル）はノーマルモードのときも自動ベースコード
モードのときも上鍵域及び上鍵域チヤンネルであ
るからである。 (1‐b) …ノーマルモードのときに、C7〜G3の鍵域
の鍵が楽音発生系列ch１〜ch６（第６図のチ
ヤンネル「３」，「５」，「７」，「９」，「11」，
「２」に対応）に発音割当てされていた場合。 この場合は、モード切換時に発生される約
31.5ms幅のモード切換パルス△ABC（第５図）
にもとづいて、オフチヤンネルタイミング信号
OFchT（第２図）が上記系列ch１〜ch６のチヤ
ンネルタイミングに対応して発生される（第６
図）。この信号OFchTによつてカレントキーオン
メモリ１７７及びキーオンメモリ１７８（第１０
図）におけるキーオン信号KON′，KO１がクリ
アされ、かつ同時に発生されるモード切換パルス
△ABC〓（第２６図、第２９図）によつて上記
系列ch１〜ch６は急速減衰状態となるので、上
記系列ch１〜ch６に割当てられていたC7〜G3の
鍵が離鍵されたものと見なされると共にその楽音
が急速に消去される。 しかし、実際にはC7〜G3の鍵は押圧され続け
ている。従つて、信号OFchTによつてはクリア
されない上鍵域チヤンネル「４」，「６」，「８」，
「10」（第６図）すなわち楽音発生系列ch７〜ch
１０にこれらの鍵C7〜G3が再割当てされる。そ
れまで系列ch１〜ch６に割当てられていた鍵域
C7〜G3の音がパルス△ABC，△ABC〓によつて
クリアされたときからその同じ音が系列ch７〜
ch１０に再割当てされるまでには少くとも１走
査サイクル（4.5ms）の遅れがある。 この場合、上鍵域音色として持続音系の音色が
選択されているとすると、モード切換え前に系列
ch１〜ch６で持続発生されていたのと同じ音が
モード切換え後も系列ch７〜ch１０で持続発音
される。従つて、鍵域C7〜G3の鍵を押圧し続け
ている演奏者にとつては、モード切換えによつて
何の影響も受けることなく鍵押圧操作の通りに発
音が持続されているものと聴き取れる。但し、再
割当てまでの約4.5ms程度の時間遅れにより、実
際には持続音が一瞬途切れる。しかし、この程度
の短時間の途切れは、人間の耳には殆んど聴き取
られない。 他方、上鍵域音色としてパーカツシブ系の音色
が選択されている場合（U.PERCが“１”のと
き）は、上記再割当てによつて上鍵域用の楽音発
生系列ch７〜ch１０に対応してキーオン信号KO
１が立上りこれに伴ないキーオン立上りパルス
KO２が発生されるが（第２６図、第２９図）、
前述のようにパルス△ABC〓によつてこのパル
スKO２が禁止される。従つて、モード切換後の
再割当てによつて、パーカツシブ系の楽音がもう
１度発生されることは起らない。すなわち、モー
ド切換前にすでにパーカツシブ系の音が発生され
ているので、鍵が持続押圧されている限りは再び
パーカツシブ音が発生し直されることはない。 (1‐c) …ノーマルモードのときに、Ｆ＃３〜C2の
鍵域の鍵が上鍵域用の楽音発生系列ch７〜ch
１０に発音割当てされていた場合。 この場合は、モード切換時に発生されるモード
切換パルス△ABCにより下鍵域すなわちＦ＃３
〜C2のキーデータKDが一時阻止される（第７図
のアンド回路１４２参照）。従つて、系列ch７〜
ch１０に対応する上鍵域チヤンネル「４」，
「６」，「８」，「10」ではそれまで割当てられてい
たＦ＃３〜C2の鍵が離鍵されたものとして処理
され、このＦ＃３〜C2の鍵押圧に対応して系列
ch７〜ch１０で発生されていたメロデイ音色の
音がクリアされる。 パルス△ABCが消滅すると、下鍵域Ｆ＃３〜
C2のキーデータKDがキー走査回路１１から出力
されるようになる。このとき既に信号ABCは
“１”に立上つており（第５図参照）、下鍵域Ｆ
＃３〜C2の押鍵音（またはこの押鍵にもとづく
シングルフインガーモード和音構成音あるいは自
動ベース音あるいは自動アルペジヨ音）が下鍵域
チヤンネルあるいはベースチヤンネルあるいはア
ルペジヨチヤンネルに割当てられる。従つて、モ
ード切換え前から下鍵域Ｆ＃３〜C2の鍵が持続
して押圧されていたとしても、ABCモードに切
換わつたときはこれらの下鍵域Ｆ＃３〜C2の鍵
が新たに押圧されたのと同様に、下鍵域チヤンネ
ルあるいはアルペジヨチヤンネルあるいはベース
チヤンネルすなわち楽音発生系列ch１〜ch６に
新たに発音割当てされる。 (1‐d) …ノーマルモードのときに、Ｆ＃３〜C2の
鍵域の鍵が楽音発生系列ch１〜ch６に発音割
当てされていた場合。 この場合は、モード切換パルス△ABCにより
下鍵域Ｆ＃３〜C2のキーデータKDが阻止される
と共に、パルス△ABCにもとづくオフチヤンネ
ル信号OFchT及びパルス△ABC〓の働きにより
系列ch１〜ch６の割当てがクリアされ、それま
で発生されていたメロデイ音色の音が消去され
る。 パルス△ABCが消滅すると、上記（１−ｃ）
の場合と同様に下鍵域Ｆ＃３〜C2の押鍵音にも
とづく和音構成音あるいはアルペジヨ音あるいは
ベース音が系列ch１〜ch６に発音割当てされ
る。 下鍵域押鍵中（メモリモードにより押鍵中と見
なされる場合も含む）に自動ベースコードモード
からノーマルモードに切換えられた場合、処理の
形態は次の２つ（２−ａ及び２−ｂ）に分類でき
る。 (2‐a) …下鍵域で実際に鍵が押圧されている場
合。 モード切換パルス△ABC，△ABC〓により自
動ベースコードモード用のチヤンネル（系列ch
１〜ch６）に割当てられていた自動伴奏音（和
音、ベース音、アルペジヨ音）がクリアされる。
また、パルス△ABCにより下鍵域Ｆ＃３〜C2の
キーデータKDが一時阻止される。パルス△ABC
が消滅すると、鍵域Ｆ＃３〜C2のキーデータKD
が発音割当て回路１８に与えられるようになり、
既に上鍵域チヤンネルに切換わつている全チヤン
ネル（系列ch１〜ch１０）のいずれかに該鍵域
Ｆ＃３〜C2の押鍵音が再割当てされ、メロデイ
音として新たに発音される。 (2‐b) …下鍵域で実際に押鍵されていず、メモリ
モードによつて伴奏音が発生されていた場合。 モード切換パルス△ABC，△ABC〓により自
動ベースコードモード用のチヤンネル（系列ch
１〜ch６）がクリアされ、和音、ベース音及び
アルペジヨ音が止まる。下鍵域では鍵が押圧され
ていないので、パルス△ABCの消滅後に再割当
てされることもない。 下鍵域押鍵中（メモリモードにより押鍵中と見
なされる場合も含む）にシングルフインガーモー
ドからフインガードコードモードへ、あるいはそ
の逆に、切換えられた場合、処理の形態は次の２
つ（３−ａ及び３−ｂ）に分類できる。 (3‐a) …下鍵域で実際に鍵が押圧されている場
合。 この場合は、モード切換時にキー走査の１サイ
クルの間（4.5ms）だけ信号△が“０”となる
（第４図、第５図）。この信号△に対応してキー
走査１サイクル分の短いパルス△ABCも発生さ
れる。この短いパルス△ABCが発生する１走査
サイクルの間に自動ベースコードモード用のチヤ
ンネル（系列ch１〜ch６）の割合てがクリアさ
れる。その次の走査サイクルでは、モード切換後
の新たなモード（フインガードコードモードある
いはシングルフインガーモード）のための和音構
成音、ベース音、アルペジヨ音のキーデータ形成
及び発音割当て処理が行なわれ、自動ベースコー
ドモード用のチヤンネル（系列ch１〜ch６）に
は新たな伴奏音（和音構成音、ベース音、アルペ
ジヨ音）が夫々割当てられる。シングルフインガ
ーモードとフインガードコードモードとでは、下
鍵域で押圧している鍵が同じであつても一般に和
音は異なるので、モード切換前と切換後とでは異
なる和音及びベース音及びアルペジヨ音が発音さ
れる。 尚、フインガードコードモードからシングルフ
インガーモードに切換わつた場合は、フインガー
ドコードモードのときに記憶した遅延フリツプフ
ロツプ２８９（第１２図）における和音成立記憶
を信号△によりクリアすると共に、信号△の
反転信号△Ｆによりオア回路４１０、アンド回路
４１１を介して和音変更記憶用の遅延フリツプフ
ロツプ２９９（第１２図）に“１”を記憶し、こ
れにより和音種類メモリ３６，３７（第１２図）
をクリアする。これは、モード切換に伴う新たな
和音検出に備えるためである。 (3‐b) …下鍵域で実際に押鍵されていず、メモリ
モードにより発音が維持されていた場合。 この場合は、モード切換時に“０”となる信号
△により、モード切換制御回路１５（第４図）
内の遅延フリツプフロツプ１０７におけるメモリ
モード信号Ｍの記憶がクリアされる。メモリモー
ド信号Ｍが“０”となることにより、下鍵域エニ
イキーオン信号LKAKO（第１４図）が“０”と
なり、ベース音キーデータKPあるいはシングル
フインガー和音キーデータSFKL（第１５図）が
発生されなくなる。従つて、自動ベースコードモ
ード用のチヤンネルがモード切換時に△に対応
する△ABCによつて一旦クリアされると、以後
は再割当てされない。 尚、モード切換パルス△ABCにもとづいて発
生されるオフチヤンネルタイミング信号OFchT
は第１１図のトランケート回路２２にも与えら
れ、シフトレジスタ２１７〜２２０と加算器２１
６から成る離鍵数カウンタにおける当該チヤンネ
ルのカウント値を強制的に“0001”とする。この
オフチヤンネルタイミング信号OFchTによつて
キーオン信号KO１がクリアされるときはニユー
キーオフ信号NKOFが発生されないため、この信
号OFchTによつてニユーキーオフ信号NKOFが
発生したのと同様の処理（すなわちカウント値を
“0001”とする）を行なう。これにより、信号
OFchTによつてクリアされたチヤンネルがトラ
ンケート可能となる。 尚、モード切換パルス△ABCはオートリズム
装置４５（第１図）のRUNメモリ４７をリセツ
トするためにも使用される。これは次の理由によ
る。自動ベースコードモードのメモリモードのと
きに、シンクロスタートスイツチSYNC（第１
図）をオンして、オートリズムをシンクロスター
トモードとした場合、下鍵域エニイキーオン信号
LKAKOは一度下鍵域の鍵が押圧されると以後
“１”を持続する（第１４図に示すようにメモリ
モード信号Ｍにより）ので、RUNメモリ４７が
セツトされたままになる。そのため、ノーマルモ
ードに切換わつたときに、パルス△ABCによつ
て該RUNメモリ４７をリセツトし、オートリズ
ムを待機状態に戻すようにしているのである。 尚、上記実施例では、一段鍵盤式の電子楽器に
この発明を適用した例が示されているが、複数鍵
盤を具える電子楽器にも適用することができる。
例えば、実施例における上鍵域を上鍵盤に置換
え、下鍵域を下鍵盤に置換えれば実施例とほぼ同
様に実施することができる。また、発音割当て回
路としては上記実施例のように時分割的に割当て
処理を行うものに限定されず、非時分割的に処理
を行うものであつてもよい。また、押鍵検出手段
も上記実施例のような時分割多重化されたキーデ
ータ（“１”または“０”によつて押鍵または離
鍵を示す多重化データ）を発生するキー走査回路
に限定されるものではなく、任意の構成のものを
採用してさしつかえない。 以上説明したようにこの発明によれば、楽音発
生チヤンネルと鍵域（あるいは鍵盤）との関係を
演奏モードに応じて変更し得るようにした電子楽
器において、モード切換パルス（△ABC，△
ABC〓）によつて少なくとも演奏モードの切換
えによつて楽音発生態様が変化する楽音発生チヤ
ンネルの割当てを消去するとともに、更にモード
切換パルスによつてパーカツシブ系エンベロープ
形成用のキーオン立上りパルス（KO2）の発生を
禁止するようにしたため、演奏モードの切換えに
よつて不要な音が出るのを防止でき、かつ演奏モ
ードの切換時に発生するおそれのある不自然なパ
ーカツシブ音の発生を確実に防止することができ
るという効果がある。
す。「U.PERC」は上鍵域パーカツシブ信号U.
PERCが発生したときを示す。「Ｌ，Ａ，Ｐ」は
下鍵域チヤンネル、アルペジヨチヤンネル、ベー
スチヤンネルを示す。「NG」はノーマルゲート信
号NGが発生したときを示す。アタツク信号ATと
してキーオン立上りパルスKO２が使用されると
き、楽音の振幅エンベロープはパーカツシブ系の
ものとなる。 自動ベースコードモードの場合、ノア回路５７
８からアンド回路５９４に与えられる自動ベース
コードモード信号ABC〓が“１”であり、下鍵
域チヤンネル（Ｌ）及びアルペジヨチヤンネル(A)
及びベースチヤンネル（Ｐ）のタイミングに対応
して信号LAPchが“１”となるときアンド回路
５９４の出力が“１”となる。このアンド回路５
９４の出力“１”はオア回路５９５を介してアン
ド回路５９６に加えられる。アンド回路５９６の
他の入力にはオア回路５９７を介してキーオン立
上りパルスKO２が加えられる。従つて、下鍵域
チヤンネル（Ｌ）及びアルペジヨチヤンネル(A)及
びベースチヤンネル（Ｐ）のタイミングではキー
オン立上りパルスKO２がアンド回路５９６で選
択され、オア回路５９８を介してアタツク信号
ATとして出力される。尚、このとき、オア回路
５９５の出力“１”をインバータ６００で反転し
た信号“０”がアンド回路５９９に加わり、キー
オン信号KO１が選択されないようになつてい
る。また、チヤンネルＬ，Ａ，Ｐのタイミングで
はアンド回路５９４の出力“１”がインバータ６
０１で反転され、ノア回路６０２に“０”が加わ
る。従つて、ノア回路６０２の出力は他の入力に
加わるキーオン立上りパルスKO２の状態によつ
て定まる。キーオン立上りパルスKO２が“１”
の間はノア回路６０２の出力は“０”であるが、
パルスKO２が“０”となるとノア回路６０２の
出力が“１”となり、オア回路６０３を介してデ
イケイ信号DCが発生される。 自動ベースコードモードのときにオートリズム
が止まり、ノーマルゲート信号NGが発生される
と、信号LAPchのタイミングでアンド回路６０
４の条件が成立し、該アンド回路６０４からオア
回路５９７にキーオン信号KO１が与えられる。
オア回路５９７の出力はキーオン立上りパルス
KO２とキーオン信号KO１を重ねた状態とな
り、パルスKO２がKO１によつて事実上置換え
られる。従つて、アンド回路５９６とノア回路６
０２はキーオン信号KO１にもとづいて動作し、
チヤンネルＬ，Ａ，Ｐのタイミングでもキーオン
信号KO１に対応するアタツク信号ATと、その
反転信号KO１に対応するデイケイ信号DCが得ら
れる。 上鍵域チヤンネルのタイミング（すなわちノー
マルモードにおける全チヤンネルのタイミングあ
るいは自動ベースコードモードにおける所定の一
部のチヤンネルのタイミング）においてはアンド
回路５９６の出力が“０”である。これは信号
ABC〓もしくは信号LAPchが“０”となるため
である。従つて、インバータ６００の出力が
“１”となり、アンド回路５９９が動作可能とな
る。これにより、キーオン信号KO１が該アンド
回路５９９で選択され、オア回路５９８を介して
アタツク信号ATとして出力される。このとき、
オア回路５９５の出力は“０”であるので、キー
オン立上りパルスKO２はアンド回路５９６で選
択されない。またアンド回路５９４の出力“０”
により、インバータ６０１の出力が“１”とな
り、ノア回路６０２の出力は“０”に固定され
る。従つてキーオン立上りパルスKO２の反転
（２）に対応するデイケイ信号DCは発生され
ない。キーオン信号KO１が“０”に立下るとイ
ンバータ６０５の出力が“１”となり、オア回路
６０３を介して該キーオン信号KO１の反転
（１）に対応するデイケイ信号DCが発生され
る。 上鍵域パーカツシブ信号Ｕ・PERCが“１”の
ときはオア回路５９５の出力が常に“１”とな
り、上鍵域チヤンネルのタイミングにおいてもア
ンド回路５９６を介してキーオン立上りパルス
KO２がアタツク信号ATとして選択される。一
方、上鍵域チヤンネルタイミングではアンド回路
５９４の出力は常に“０”であるので、キーオン
立上りパルスKO２の反転信号２はノア回路
６０２から発生されない。従つてデイケイ信号
DCとしてはキーオン信号KO１の反転信号１
が使用される。 キーオン信号KO１及びキーオン立上りパルス
KO２と同じチヤンネルタイミングで、すなわち
ラツチ回路５４２（第２８図）から出力される分
周比データと同じチヤンネルタイミングで、時分
割的に発生されるアタツク信号AT及びデイケイ
信号DCは各楽音発生系列ch１〜ch１０（第２８
図）のラツチ回路６０６，６０７，６０８，…に
供給される。各系列ch１〜ch１０のラツチ回路
６０６，６０７，６０８，…のラツチ制御入力
（Ｌ）にはラツチ回路５４６，５４７，５４８，
…と同様に、各系列ch１〜ch１０に対応するパ
ルスFB１〜FB１０とクロツクパルスφB′を夫々
入力したアンド回路の出力が与えられる。従つ
て、ラツチ回路５４６，５４７，５４８，…と同
様に、各系列ch１〜ch１０のラツチ回路６０
６，６０７，６０８，…には夫々に対応するチヤ
ンネルタイミングで供給されたアタツク信号AT
及びデイケイ信号DCだけがラツチされる。こう
して、各チヤンネルのアタツク信号AT及びデイ
ケイ信号DCは所定の系列ch１〜ch１０に分配さ
れ、ラツチ回路６０６，６０７，６０８…におい
て直流化される。 ラツチ回路６０６，６０７，６０８…にラツチ
された直流化されたアタツク信号AT′及びびデイ
ケイ信号DC′はエンベロープ発生回路６０９，６
１０，６１１…に供給される。系列ch１〜ch６
で使用されるエンベロープ発生回路６０９，６１
０…の一例を第３０図ａに示し、系列ch７〜ch
１０で使用されるエンベロープ発生回路６１１…
の一例を第３０図ｂに示す。第３０図ａあるいは
ｂにおいて、アタツク信号AT′が“１”のときコ
ンデンサCeまたはCe′がアタツク抵抗Ｒ１または
Ｒ１′及びトランジスタTr１またはTr１′を介し
て充電される。デイケイ信号DC′が“１”になる
と、デイケイ抵抗Ｒ２またはＲ２′及びトランジ
スタTr２またはTr２′を介してコンデンサCeま
たはCe′が放電される。このコンデンサCeまたは
Ce′の充放電波形がエンベロープ制御信号として
開閉回路５６３，５６４，５６０…に供給され
る。尚、コンデンサCeまたはCe′に並列に抵抗Ｒ
３またはＲ３′による放電回路が設けられてい
る。これは、アタツク信号AT′が“０”に立下つ
た後、デイケイ信号DC′がすぐに“１”に立上ら
ない場合に、該抵抗Ｒ３またはＲ３′を介して緩
やかに放電させるための回路である。例えば上鍵
域パーカツシブ信号U.PERCが発生したときがこ
れに該当する（前記第１０図参照）。 尚、系列ch１〜ch６のエンベロープ発生回路
（第３０図ａ）のデイケイ抵抗Ｒ２のすべての合
成値は、系列ch７〜ch１０のデイケイ抵抗Ｒ
２′（第３０図ｂ）の値よりも大きい。第２６図
のノア回路５７８から出力される自動ベースコー
ドモード信号ABC〓が系列ch１〜ch６のエンベ
ロープ発生回路６０９，６１０，…に供給されて
おり、この信号ABC〓が“１”のときエンベロ
ープ発生回路６０９，６１０…のトランジスタ
Tr３（第３０図ａ）をオフにし、デイケイ抵抗
Ｒ２を最大値にしている。すなわち、自動ベース
コードモードの場合は短いパルスKO２の反転信
号２がデイケイ信号DC′となるので発音開始
後速やかに放電状態となる。そのため、放電時間
を長くして、緩やかに減衰するパーカツシブ系の
エンベロープ波形を得るようにしているのであ
る。信号ABC〓が“０”のときはトランジスタ
Tr３がオンして、デイケイ抵抗Ｒ２の値が系列
ch７〜ch１０のデイケイ抵抗Ｒ２′の値と同じに
なるようになつている。これは、信号ABC〓が
“０”すなわちノーマルモードのときは系列ch１
〜ch６はch７〜ch１０と同様に上鍵域チヤンネ
ルとして利用されるためである。 第２６図のフリツプフロツプ５７２から出力さ
れるモード切換パルス△ABC〓が系列ch１〜ch
６のエンベロープ発生回路６０９，６１０…に供
給される。このモード切換パルス△ABC〓が発
生したときエンベロープ発生回路６０９，６１０
…（第３０図ａ）のトランジスタTr４がオン
し、デイケイ抵抗Ｒ２の値は最も小さくなる。こ
のモード切換パルス△ABC〓は第２６図のアン
ド回路６１２にも入力され、信号LAPchが
“１”のとき、すなわち上鍵域チヤンネル（Ｕ）
から下鍵域チヤンネル（Ｌ）あるいはアルペジヨ
チヤンネル(A)あるいはベースチヤンネル（Ｐ）へ
と、またはその逆に、楽音発生態様が切換えられ
る系列ch１〜ch６に対応するチヤンネル「３」，
「５」，「７」，「９」，「11」，「２」のタイミング
に
おいて、該アンド回路６１２の出力が“１”とな
る。このアンド回路６１２の出力“１”はオア回
路６０３を介してデイケイ信号DCとして出力さ
れる。従つて、モード切換パルス△ABC〓が発
生したときは、系列ch１〜ch６のエンベロープ
発生回路６０９，６１０…のトランジスタTr４
（第３０図ａ）がオンすると共に、該系列ch１〜
ch６に対して強制的にデイケイ信号DCが与えら
れ、デイケイ用のトランジスタTr２がオンす
る。これにより、コンデンサCeは急速放電さ
れ、系列ch１〜ch６でそれまで発音されていた
楽音が急速に消去される。 尚、発音割当て回路１８（第１図）の側におい
ても、モード切換時にモード切換制御回路１５
（第４図）から発生されるモード切換パルス△
ABCによりオフチヤンネルタイミング信号
OFchTをタイミング信号発生回路２０（第２０
図）から発生し、上記系列ch１〜ch６に対応す
るチヤンネルタイミング「３」，「５」，「７」，
「９」，「11」，「２」（第６図）に関するキーオンメ
モリ１７８（第１０図）の記憶（キーオン信号
KO１）をクリアするようにしている。しかし、
キーオン信号KO１のクリアのみ（すなわちそれ
に連動するデイケイ信号DCの発生のみ）ではデ
イケイ抵抗Ｒ２の関係で必らずしも直ちに音が消
去されるとは限らない。そこで、モード切換パル
ス△ABC〓によつてデイケイ抵抗Ｒ２を小さく
して急速放電させることにより、モード切換時に
直ちに消音するようにしているのである。このよ
うな２段構えの（信号OFchTとエンベロープ急
速放電）処理によつて、モード切換時に楽音発生
態様が切換えられる発音チヤンネルの一時的な消
音制御を確実に行うことができるようになり、モ
ード切換時におかしな音が出るのを確実に防止す
る。 一方、第２６図において、モード切換パルス△
ABC〓はキーオン立上りパルス発生回路５４の
ノア回路５９２にも入力される。モード切換パル
ス△ABC〓の発生によりノア回路５９２の出力
は“０”となり、アンド回路５８１を動作不能に
する。これにより、モード切換パルス△ABC〓
が発生する約31.5msの間、キーオン立上りパル
スKO２の発生が禁止される。これは次のような
不都合が生じないようにするためである。 例えば、上鍵域（下鍵域に変更されることのな
い上鍵域）で押鍵しているときにノーマルモード
から自動ベースコードモードに切換えたとする。
この押鍵中の上鍵域音が下鍵域チヤンネルに変更
されるべきチヤンネル（例えばチヤンネル
「３」）にそれまで割当てられていたとすると、モ
ード切換えによつて発生するオフチヤンネルタイ
ミング信号OFchTによつてそれまでの割当てが
クリアされる（キーオン信号KO１のクリアによ
つて強制的に離鍵扱いとなる）。しかし実際は上
鍵域で鍵が押され続けているので、その押鍵音が
今度は上鍵域専用のチヤンネル「４」，「６」，
「８」，「10」のいずれかに新たに割当てし直され
る。この新たな割当てによつて、実際は押鍵が維
持していたにもかかわらず、新たな割当てチヤン
ネルでキーオン信号KO１が“１”に立上り、キ
ーオン立上りパルス発生回路５４（第２６図）か
らキーオン立上りパルスKO２が発生される。こ
の場合、上鍵域の音色としてパーカツシブ系の音
色（例えばピアノ）が選択されているとすると、
音色選択回路５８５から発生される信号U.PERC
にもとづいて上鍵域チヤンネルのキーオン信号
KO２がアタツク信号ATとして選択される。従
つて、上記の場合、上鍵域で鍵が押され続けてい
るにもかかわらず、モード切換前（ノーマルモー
ドのとき）とモード切換直後においてキーオン立
上りパルスKO２に伴ないアタツク信号ATが２
度発生する。そのままにしておくと、鍵が１度し
か押されないのにパーカツシブ系エンベロープの
音が２度発生されてしまう（別チヤンネルで）と
いう不都合が生じる。そのため、モード切換パル
ス△ABC〓によつてモード切換直後に発生され
るキーオン立上りパルスKO２（特に上鍵域チヤ
ンネルのキーオン立上りパルスKO２、何故なら
下鍵域チヤンネル等はモード切換時に信号
OFchTによりクリアされキーオン信号KO１が発
生せず、従つてパルスKO２も発生しない）を禁
止し、２度目のキーオン立上りパルスKO２にも
とづいてアタツク信号ATが発生されることのな
いようにしているのである。 上記のような点も考慮して、モード切換パルス
△ABC〓（あるいは△ABC）の発生時間幅は、
再割当て処理に要する時間すなわちキー走査１サ
イクルに要する時間4.5msとキーオン立上りパル
スKO２の時間幅9ms乃至13.5msとを合計した時
間よりも長い時間、例えば31.5msに設定し、モ
ード切換時に発生される偽のキーオン立上りパル
スKO２を確実に除去できるようにしている。 各楽音発生系列ch１〜ch１０から発生された
音源信号はラインＭ２′〜Ｍ１６′，Ｃ４′，Ａ
４′，Ｐ８′を介して音色形成回路６１３に供給さ
れる。音色形成回路６１３では音色選択回路５８
５（第２６図）から与えられる音色選択信号TC
にもとづいて、メロデイ音源信号ラインＭ２′〜
Ｍ１６′の音源信号に対してはメロデイ音色を、
和音音源信号ラインＣ４′及びアルペジヨ音源信
号ラインＡ４′の音源信号に対しては和音音色
を、ベース音源信号ラインＰ８′の音源信号に対
してはベース音色を、夫々付与する。従つて、系
列ch１〜ch６が上鍵域（メロデイ）のために利
用されているとき（ノーマルモードのとき）は系
列ch１〜ch６の出力音源信号（Ｍ２′〜Ｍ１６′
の信号）にメロデイ音色が付与されるが、伴奏音
のために利用されているとき（自動ベースコード
モードのとき）は該系列ch１〜ch６の出力音源
信号（Ｃ４′，Ａ４′，Ｐ８′）に所定の伴奏音色
が付与される。 モード切換えに伴う処理の整理 鍵押圧中にノーマルモードから自動ベースコー
ドモード（フインガードコードモードあるいはシ
ングルフインガーモード）に切換えられた場合、
処理の形態は次の４つ（１−ａ乃至１−ｄ）に分
類できる。 (1‐a) …ノーマルモードのときに、C7〜G3の鍵域
の鍵が楽音発生系列ch７〜ch１０（第６図の
チヤンネル「４」，「６」，「８」，「10」に対応）
に発音割当てされていた場合。 この場合は、モード切換えに伴う処理は全くな
されず、自動ベースコードモードに切換つた後も
発音割当て状態は変化しない。何故なら、これら
の鍵域C7〜G3及び系列ch７〜ch１０（チヤンネ
ル）はノーマルモードのときも自動ベースコード
モードのときも上鍵域及び上鍵域チヤンネルであ
るからである。 (1‐b) …ノーマルモードのときに、C7〜G3の鍵域
の鍵が楽音発生系列ch１〜ch６（第６図のチ
ヤンネル「３」，「５」，「７」，「９」，「11」，
「２」に対応）に発音割当てされていた場合。 この場合は、モード切換時に発生される約
31.5ms幅のモード切換パルス△ABC（第５図）
にもとづいて、オフチヤンネルタイミング信号
OFchT（第２図）が上記系列ch１〜ch６のチヤ
ンネルタイミングに対応して発生される（第６
図）。この信号OFchTによつてカレントキーオン
メモリ１７７及びキーオンメモリ１７８（第１０
図）におけるキーオン信号KON′，KO１がクリ
アされ、かつ同時に発生されるモード切換パルス
△ABC〓（第２６図、第２９図）によつて上記
系列ch１〜ch６は急速減衰状態となるので、上
記系列ch１〜ch６に割当てられていたC7〜G3の
鍵が離鍵されたものと見なされると共にその楽音
が急速に消去される。 しかし、実際にはC7〜G3の鍵は押圧され続け
ている。従つて、信号OFchTによつてはクリア
されない上鍵域チヤンネル「４」，「６」，「８」，
「10」（第６図）すなわち楽音発生系列ch７〜ch
１０にこれらの鍵C7〜G3が再割当てされる。そ
れまで系列ch１〜ch６に割当てられていた鍵域
C7〜G3の音がパルス△ABC，△ABC〓によつて
クリアされたときからその同じ音が系列ch７〜
ch１０に再割当てされるまでには少くとも１走
査サイクル（4.5ms）の遅れがある。 この場合、上鍵域音色として持続音系の音色が
選択されているとすると、モード切換え前に系列
ch１〜ch６で持続発生されていたのと同じ音が
モード切換え後も系列ch７〜ch１０で持続発音
される。従つて、鍵域C7〜G3の鍵を押圧し続け
ている演奏者にとつては、モード切換えによつて
何の影響も受けることなく鍵押圧操作の通りに発
音が持続されているものと聴き取れる。但し、再
割当てまでの約4.5ms程度の時間遅れにより、実
際には持続音が一瞬途切れる。しかし、この程度
の短時間の途切れは、人間の耳には殆んど聴き取
られない。 他方、上鍵域音色としてパーカツシブ系の音色
が選択されている場合（U.PERCが“１”のと
き）は、上記再割当てによつて上鍵域用の楽音発
生系列ch７〜ch１０に対応してキーオン信号KO
１が立上りこれに伴ないキーオン立上りパルス
KO２が発生されるが（第２６図、第２９図）、
前述のようにパルス△ABC〓によつてこのパル
スKO２が禁止される。従つて、モード切換後の
再割当てによつて、パーカツシブ系の楽音がもう
１度発生されることは起らない。すなわち、モー
ド切換前にすでにパーカツシブ系の音が発生され
ているので、鍵が持続押圧されている限りは再び
パーカツシブ音が発生し直されることはない。 (1‐c) …ノーマルモードのときに、Ｆ＃３〜C2の
鍵域の鍵が上鍵域用の楽音発生系列ch７〜ch
１０に発音割当てされていた場合。 この場合は、モード切換時に発生されるモード
切換パルス△ABCにより下鍵域すなわちＦ＃３
〜C2のキーデータKDが一時阻止される（第７図
のアンド回路１４２参照）。従つて、系列ch７〜
ch１０に対応する上鍵域チヤンネル「４」，
「６」，「８」，「10」ではそれまで割当てられてい
たＦ＃３〜C2の鍵が離鍵されたものとして処理
され、このＦ＃３〜C2の鍵押圧に対応して系列
ch７〜ch１０で発生されていたメロデイ音色の
音がクリアされる。 パルス△ABCが消滅すると、下鍵域Ｆ＃３〜
C2のキーデータKDがキー走査回路１１から出力
されるようになる。このとき既に信号ABCは
“１”に立上つており（第５図参照）、下鍵域Ｆ
＃３〜C2の押鍵音（またはこの押鍵にもとづく
シングルフインガーモード和音構成音あるいは自
動ベース音あるいは自動アルペジヨ音）が下鍵域
チヤンネルあるいはベースチヤンネルあるいはア
ルペジヨチヤンネルに割当てられる。従つて、モ
ード切換え前から下鍵域Ｆ＃３〜C2の鍵が持続
して押圧されていたとしても、ABCモードに切
換わつたときはこれらの下鍵域Ｆ＃３〜C2の鍵
が新たに押圧されたのと同様に、下鍵域チヤンネ
ルあるいはアルペジヨチヤンネルあるいはベース
チヤンネルすなわち楽音発生系列ch１〜ch６に
新たに発音割当てされる。 (1‐d) …ノーマルモードのときに、Ｆ＃３〜C2の
鍵域の鍵が楽音発生系列ch１〜ch６に発音割
当てされていた場合。 この場合は、モード切換パルス△ABCにより
下鍵域Ｆ＃３〜C2のキーデータKDが阻止される
と共に、パルス△ABCにもとづくオフチヤンネ
ル信号OFchT及びパルス△ABC〓の働きにより
系列ch１〜ch６の割当てがクリアされ、それま
で発生されていたメロデイ音色の音が消去され
る。 パルス△ABCが消滅すると、上記（１−ｃ）
の場合と同様に下鍵域Ｆ＃３〜C2の押鍵音にも
とづく和音構成音あるいはアルペジヨ音あるいは
ベース音が系列ch１〜ch６に発音割当てされ
る。 下鍵域押鍵中（メモリモードにより押鍵中と見
なされる場合も含む）に自動ベースコードモード
からノーマルモードに切換えられた場合、処理の
形態は次の２つ（２−ａ及び２−ｂ）に分類でき
る。 (2‐a) …下鍵域で実際に鍵が押圧されている場
合。 モード切換パルス△ABC，△ABC〓により自
動ベースコードモード用のチヤンネル（系列ch
１〜ch６）に割当てられていた自動伴奏音（和
音、ベース音、アルペジヨ音）がクリアされる。
また、パルス△ABCにより下鍵域Ｆ＃３〜C2の
キーデータKDが一時阻止される。パルス△ABC
が消滅すると、鍵域Ｆ＃３〜C2のキーデータKD
が発音割当て回路１８に与えられるようになり、
既に上鍵域チヤンネルに切換わつている全チヤン
ネル（系列ch１〜ch１０）のいずれかに該鍵域
Ｆ＃３〜C2の押鍵音が再割当てされ、メロデイ
音として新たに発音される。 (2‐b) …下鍵域で実際に押鍵されていず、メモリ
モードによつて伴奏音が発生されていた場合。 モード切換パルス△ABC，△ABC〓により自
動ベースコードモード用のチヤンネル（系列ch
１〜ch６）がクリアされ、和音、ベース音及び
アルペジヨ音が止まる。下鍵域では鍵が押圧され
ていないので、パルス△ABCの消滅後に再割当
てされることもない。 下鍵域押鍵中（メモリモードにより押鍵中と見
なされる場合も含む）にシングルフインガーモー
ドからフインガードコードモードへ、あるいはそ
の逆に、切換えられた場合、処理の形態は次の２
つ（３−ａ及び３−ｂ）に分類できる。 (3‐a) …下鍵域で実際に鍵が押圧されている場
合。 この場合は、モード切換時にキー走査の１サイ
クルの間（4.5ms）だけ信号△が“０”となる
（第４図、第５図）。この信号△に対応してキー
走査１サイクル分の短いパルス△ABCも発生さ
れる。この短いパルス△ABCが発生する１走査
サイクルの間に自動ベースコードモード用のチヤ
ンネル（系列ch１〜ch６）の割合てがクリアさ
れる。その次の走査サイクルでは、モード切換後
の新たなモード（フインガードコードモードある
いはシングルフインガーモード）のための和音構
成音、ベース音、アルペジヨ音のキーデータ形成
及び発音割当て処理が行なわれ、自動ベースコー
ドモード用のチヤンネル（系列ch１〜ch６）に
は新たな伴奏音（和音構成音、ベース音、アルペ
ジヨ音）が夫々割当てられる。シングルフインガ
ーモードとフインガードコードモードとでは、下
鍵域で押圧している鍵が同じであつても一般に和
音は異なるので、モード切換前と切換後とでは異
なる和音及びベース音及びアルペジヨ音が発音さ
れる。 尚、フインガードコードモードからシングルフ
インガーモードに切換わつた場合は、フインガー
ドコードモードのときに記憶した遅延フリツプフ
ロツプ２８９（第１２図）における和音成立記憶
を信号△によりクリアすると共に、信号△の
反転信号△Ｆによりオア回路４１０、アンド回路
４１１を介して和音変更記憶用の遅延フリツプフ
ロツプ２９９（第１２図）に“１”を記憶し、こ
れにより和音種類メモリ３６，３７（第１２図）
をクリアする。これは、モード切換に伴う新たな
和音検出に備えるためである。 (3‐b) …下鍵域で実際に押鍵されていず、メモリ
モードにより発音が維持されていた場合。 この場合は、モード切換時に“０”となる信号
△により、モード切換制御回路１５（第４図）
内の遅延フリツプフロツプ１０７におけるメモリ
モード信号Ｍの記憶がクリアされる。メモリモー
ド信号Ｍが“０”となることにより、下鍵域エニ
イキーオン信号LKAKO（第１４図）が“０”と
なり、ベース音キーデータKPあるいはシングル
フインガー和音キーデータSFKL（第１５図）が
発生されなくなる。従つて、自動ベースコードモ
ード用のチヤンネルがモード切換時に△に対応
する△ABCによつて一旦クリアされると、以後
は再割当てされない。 尚、モード切換パルス△ABCにもとづいて発
生されるオフチヤンネルタイミング信号OFchT
は第１１図のトランケート回路２２にも与えら
れ、シフトレジスタ２１７〜２２０と加算器２１
６から成る離鍵数カウンタにおける当該チヤンネ
ルのカウント値を強制的に“0001”とする。この
オフチヤンネルタイミング信号OFchTによつて
キーオン信号KO１がクリアされるときはニユー
キーオフ信号NKOFが発生されないため、この信
号OFchTによつてニユーキーオフ信号NKOFが
発生したのと同様の処理（すなわちカウント値を
“0001”とする）を行なう。これにより、信号
OFchTによつてクリアされたチヤンネルがトラ
ンケート可能となる。 尚、モード切換パルス△ABCはオートリズム
装置４５（第１図）のRUNメモリ４７をリセツ
トするためにも使用される。これは次の理由によ
る。自動ベースコードモードのメモリモードのと
きに、シンクロスタートスイツチSYNC（第１
図）をオンして、オートリズムをシンクロスター
トモードとした場合、下鍵域エニイキーオン信号
LKAKOは一度下鍵域の鍵が押圧されると以後
“１”を持続する（第１４図に示すようにメモリ
モード信号Ｍにより）ので、RUNメモリ４７が
セツトされたままになる。そのため、ノーマルモ
ードに切換わつたときに、パルス△ABCによつ
て該RUNメモリ４７をリセツトし、オートリズ
ムを待機状態に戻すようにしているのである。 尚、上記実施例では、一段鍵盤式の電子楽器に
この発明を適用した例が示されているが、複数鍵
盤を具える電子楽器にも適用することができる。
例えば、実施例における上鍵域を上鍵盤に置換
え、下鍵域を下鍵盤に置換えれば実施例とほぼ同
様に実施することができる。また、発音割当て回
路としては上記実施例のように時分割的に割当て
処理を行うものに限定されず、非時分割的に処理
を行うものであつてもよい。また、押鍵検出手段
も上記実施例のような時分割多重化されたキーデ
ータ（“１”または“０”によつて押鍵または離
鍵を示す多重化データ）を発生するキー走査回路
に限定されるものではなく、任意の構成のものを
採用してさしつかえない。 以上説明したようにこの発明によれば、楽音発
生チヤンネルと鍵域（あるいは鍵盤）との関係を
演奏モードに応じて変更し得るようにした電子楽
器において、モード切換パルス（△ABC，△
ABC〓）によつて少なくとも演奏モードの切換
えによつて楽音発生態様が変化する楽音発生チヤ
ンネルの割当てを消去するとともに、更にモード
切換パルスによつてパーカツシブ系エンベロープ
形成用のキーオン立上りパルス（KO2）の発生を
禁止するようにしたため、演奏モードの切換えに
よつて不要な音が出るのを防止でき、かつ演奏モ
ードの切換時に発生するおそれのある不自然なパ
ーカツシブ音の発生を確実に防止することができ
るという効果がある。
第１図はこの発明の電子楽器の一実施例を示す
全体構成ブロツク図。第２図は第１図における発
音割当て回路内のタイミング信号発生回路の詳細
例を示す回路図。第３図は第２図の回路における
制御用信号類の発生例を示すタイミングチヤー
ト。第４図は第１図におけるモード選択回路の詳
細例を示す回路図。第５図は第４図の動作例を示
すタイミングチヤート。第６図は第２図の回路か
ら発生されるチヤンネルタイミング信号の発生例
を示すタイミングチヤート。第７図は第１図にお
けるキー走査回路の詳細例を示す回路図。第８図
は第７図の回路から発生されるタイミング信号類
の一例及びこれらのタイミング信号類によつて時
間制御されて１走査サイクル内で実行される各種
処理の時間関係を示すタイミングチヤート。第９
図は第１図におけるキー情報変換部の詳細例を示
す回路図。第１０図は第１図における発音割当て
制御部及びウインドウ回路の詳細例を示す回路
図。第１１図は第１図におけるトランケート回路
の詳細例を示す回路図。第１２図は第１図におけ
る和音検出制御回路の詳細例を示す回路図。第１
３図は第１図における下鍵域ニユーキーオン検出
回路の詳細例を示す回路図。第１４図は第１図に
おける下鍵域キーオンメモリの詳細例を示す回路
図。第１５図は第１図における自動ベースコード
処理回路の詳細例を示す回路図。第１６図は第１
５図の回路動作例、特に根音シフトレジスタを中
心とする動作例を示すタイミングチヤート。第１
７図は第１２図の回路におけるシングルフインガ
ーモードのときの処理動作例を示すタイミングチ
ヤート。第１８図は第１図におけるアルペジヨ音
キーデータ形成回路の詳細例を示す回路図。第１
９図は第１８図における同音名除去回路において
同音名数がカウントされるまでの動作例を示すタ
イミングチヤート。第２０図は第１８図における
同音名除去回路において同音名を除去したキーオ
ン信号を得るまでの動作例を示すタイミングチヤ
ート。第２１図は第１８図のキーデータ抽出回路
において加減算計数が可能な時間関係を示すタイ
ミングチヤート。第２２図及び第２３図は第１８
図の回路においてアルペジヨ音キーデータが抽出
されるまでの動作例を夫々示すタイミングチヤー
ト。第２４図は第１２図の下鍵域キーデータレジ
スタからアルペジヨ用の和音構成音キーデータが
発生される一例を示すタイミングチヤート。第２
５図は第９図の多重化回路から出力される多重化
されたキーコード類の状態の一例を各時分割タイ
ムスロツト毎に示す図。第２６図は第１図におけ
る復調回路及びタイミング信号発生部及び楽音制
御回路の詳細例を示す回路図。第２７図は第２６
図各部の出力信号の一例を示すタイミングチヤー
ト。第２８図は第１図における楽音発生回路の一
例を示すブロツク図。第２９図は第２６図の回路
におけるモード切換パルス等の再発生例及びキー
オン立上りパルスの発生例を示すタイミングチヤ
ート。第３０図ａ，ｂは第２８図におけるエンベ
ロープ発生回路の詳細例を夫々示す回路図。 １０……キースイツチマトリクス、１１……キ
ー走査回路、１３……モード選択回路、１５……
モード切換制御回路、１８……発音割当て回路、
５１……楽音発生回路、５４……キーオン立上り
パルス発生回路、５８１……キーオン立上りパル
ス禁止用アンド回路、１７８……キーオンメモ
リ、IO2……キーオン立上りパルス、△ABC，△
ABC〓……モード切換パルス、KO1……キーオ
ン信号。
全体構成ブロツク図。第２図は第１図における発
音割当て回路内のタイミング信号発生回路の詳細
例を示す回路図。第３図は第２図の回路における
制御用信号類の発生例を示すタイミングチヤー
ト。第４図は第１図におけるモード選択回路の詳
細例を示す回路図。第５図は第４図の動作例を示
すタイミングチヤート。第６図は第２図の回路か
ら発生されるチヤンネルタイミング信号の発生例
を示すタイミングチヤート。第７図は第１図にお
けるキー走査回路の詳細例を示す回路図。第８図
は第７図の回路から発生されるタイミング信号類
の一例及びこれらのタイミング信号類によつて時
間制御されて１走査サイクル内で実行される各種
処理の時間関係を示すタイミングチヤート。第９
図は第１図におけるキー情報変換部の詳細例を示
す回路図。第１０図は第１図における発音割当て
制御部及びウインドウ回路の詳細例を示す回路
図。第１１図は第１図におけるトランケート回路
の詳細例を示す回路図。第１２図は第１図におけ
る和音検出制御回路の詳細例を示す回路図。第１
３図は第１図における下鍵域ニユーキーオン検出
回路の詳細例を示す回路図。第１４図は第１図に
おける下鍵域キーオンメモリの詳細例を示す回路
図。第１５図は第１図における自動ベースコード
処理回路の詳細例を示す回路図。第１６図は第１
５図の回路動作例、特に根音シフトレジスタを中
心とする動作例を示すタイミングチヤート。第１
７図は第１２図の回路におけるシングルフインガ
ーモードのときの処理動作例を示すタイミングチ
ヤート。第１８図は第１図におけるアルペジヨ音
キーデータ形成回路の詳細例を示す回路図。第１
９図は第１８図における同音名除去回路において
同音名数がカウントされるまでの動作例を示すタ
イミングチヤート。第２０図は第１８図における
同音名除去回路において同音名を除去したキーオ
ン信号を得るまでの動作例を示すタイミングチヤ
ート。第２１図は第１８図のキーデータ抽出回路
において加減算計数が可能な時間関係を示すタイ
ミングチヤート。第２２図及び第２３図は第１８
図の回路においてアルペジヨ音キーデータが抽出
されるまでの動作例を夫々示すタイミングチヤー
ト。第２４図は第１２図の下鍵域キーデータレジ
スタからアルペジヨ用の和音構成音キーデータが
発生される一例を示すタイミングチヤート。第２
５図は第９図の多重化回路から出力される多重化
されたキーコード類の状態の一例を各時分割タイ
ムスロツト毎に示す図。第２６図は第１図におけ
る復調回路及びタイミング信号発生部及び楽音制
御回路の詳細例を示す回路図。第２７図は第２６
図各部の出力信号の一例を示すタイミングチヤー
ト。第２８図は第１図における楽音発生回路の一
例を示すブロツク図。第２９図は第２６図の回路
におけるモード切換パルス等の再発生例及びキー
オン立上りパルスの発生例を示すタイミングチヤ
ート。第３０図ａ，ｂは第２８図におけるエンベ
ロープ発生回路の詳細例を夫々示す回路図。 １０……キースイツチマトリクス、１１……キ
ー走査回路、１３……モード選択回路、１５……
モード切換制御回路、１８……発音割当て回路、
５１……楽音発生回路、５４……キーオン立上り
パルス発生回路、５８１……キーオン立上りパル
ス禁止用アンド回路、１７８……キーオンメモ
リ、IO2……キーオン立上りパルス、△ABC，△
ABC〓……モード切換パルス、KO1……キーオ
ン信号。
Claims (1)
- 【特許請求の範囲】 １ 複数の鍵を具える鍵盤と、鍵の総数よりも少
ない複数の楽音発生チヤンネルから成る楽音発生
手段と、前記鍵盤で押圧されている鍵を検出する
押鍵検出手段と、演奏モードを選択し、前記楽音
発生チヤンネル及び前記鍵盤の鍵を該演奏モード
に応じて夫々グループ化しかつグループ化された
各チヤンネルグループにおける楽音発生態様を該
演奏モードに応じて夫々異ならせるモード選択手
段と、前記押鍵検出手段で検出された押圧鍵にも
とづく音の発音を、前記演奏モードに応じて該押
圧鍵が属する鍵グループに対応してグループ化さ
れたチヤンネルグループ内のいずれかの楽音発生
チヤンネルに割当てる発音割当て手段とを具える
電子楽器において、 前記発音割当て手段によつていずれかの楽音発
生チヤンネルに新たな発音割当てがなされたとき
その楽音発生チヤンネルに対応してパーカツシブ
系エンベロープ形成用の短時間幅のキーオン立上
りパルスを発生し、前記楽音発生手段に供給する
キーオン立上りパルス発生手段と、 前記モード選択手段によつて選択される演奏モ
ードが切換えられたことを検出し、モード切換時
にモード切換パルスを発生するモード切換制御手
段と、 前記各楽音発生チヤンネルのうち少なくとも前
記演奏モードの切換えによつて楽音発生態様が変
化する楽音発生チヤンネルの割当てを前記モード
切換パルスにもとづいて消去する割当て消去手段
と、 前記モード切換パルスの発生時に前記キーオン
立上りパルスの発生を禁止する禁止手段と を具え、モード切換時の短時間の間パーカツシ
ブ系エンベロープの楽音の発生を禁止するように
したことを特徴とする電子楽器。 ２ 前記発音割当て手段は、発音割当てされたチ
ヤンネルに対応してキーオン信号を記憶するキー
オンメモリを含む手段であり、前記キーオン立上
りパルス発生手段は、前記キーオンメモリから出
力されるキーオン信号の立上りに応答して短時間
幅のキーオン立上りパルスを発生する回路である
特許請求の範囲第１項記載の電子楽器。 ３ 前記モード切換制御手段は、前記押鍵検出手
段におけるすべての鍵に関する押鍵の有無の検出
にもとづいて前記発音割当て手段が発音割当て処
理を行うのに要する最小限の押鍵検出割当て処理
サイクル時間と前記キーオン立上りパルスのパル
ス時間幅とを加算したものよりも長い時間幅の前
記モード切換パルスをモード切換検出時に発生す
るものであり、前記禁止手段は、前記モード切換
パルスの発生時間の間前記キーオン立上りパルス
発生回路からキーオン立上りパルスが出力される
のを禁止するゲート回路から成る手段である特許
請求の範囲第１項または第２項記載の電子楽器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5771480A JPS56106288A (en) | 1980-04-30 | 1980-04-30 | Electronic musical instrument |
| US06/228,883 US4350068A (en) | 1980-01-28 | 1981-01-27 | Electronic musical instrument with tone production channel groups |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5771480A JPS56106288A (en) | 1980-04-30 | 1980-04-30 | Electronic musical instrument |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56106288A JPS56106288A (en) | 1981-08-24 |
| JPS6255677B2 true JPS6255677B2 (ja) | 1987-11-20 |
Family
ID=13063609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5771480A Granted JPS56106288A (en) | 1980-01-28 | 1980-04-30 | Electronic musical instrument |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56106288A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01180571U (ja) * | 1988-06-06 | 1989-12-26 |
-
1980
- 1980-04-30 JP JP5771480A patent/JPS56106288A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01180571U (ja) * | 1988-06-06 | 1989-12-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56106288A (en) | 1981-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6249634B2 (ja) | ||
| JPS634195B2 (ja) | ||
| JPS6255675B2 (ja) | ||
| EP0035636B1 (en) | Chord generating apparatus of electronic musical instrument | |
| JPS62135892A (ja) | 発音割当て機能付電子楽器 | |
| US4356752A (en) | Automatic accompaniment system for electronic musical instrument | |
| JPS6255676B2 (ja) | ||
| JPH0127440B2 (ja) | ||
| JPS6033279B2 (ja) | 電子楽器 | |
| US4402245A (en) | Electronic musical instrument with special tone generator | |
| US4350068A (en) | Electronic musical instrument with tone production channel groups | |
| JPH0213318B2 (ja) | ||
| GB2027970A (en) | Electronic musical instrument with rhythm | |
| JPS6255677B2 (ja) | ||
| JPS5812595B2 (ja) | 電子楽器 | |
| JPS6255680B2 (ja) | ||
| JPS6255678B2 (ja) | ||
| JPS6255679B2 (ja) | ||
| US4354413A (en) | Accompaniment tone generator for electronic musical instrument | |
| JPH0319559B2 (ja) | ||
| JPS6326697A (ja) | 電子楽器の和音指定装置 | |
| JPS6116992B2 (ja) | ||
| JPS631595B2 (ja) | ||
| JPS593757B2 (ja) | 電子楽器 | |
| JPS634196B2 (ja) |