JPS6032974B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6032974B2 JPS6032974B2 JP52027978A JP2797877A JPS6032974B2 JP S6032974 B2 JPS6032974 B2 JP S6032974B2 JP 52027978 A JP52027978 A JP 52027978A JP 2797877 A JP2797877 A JP 2797877A JP S6032974 B2 JPS6032974 B2 JP S6032974B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- heat treatment
- impurities
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Formation Of Insulating Films (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
○｝ 発明の利用分野
本発明は、半導体装置の製造方法に関するものである。
‘２｝ 従来技術半導体集積回路の集積度は年々高くな
っており、それと共に配線の幅はますます細くなってい
る。
っており、それと共に配線の幅はますます細くなってい
る。
従来の配線方法としては、半導体基体中の拡散層による
ものの他、酸化珪素膜などの絶縁膜により半導体本体と
隔てて配線された多結晶Ｓｉや金属膜などが多く用いら
れていた。しかし、上に述べたように配線の幅が小さく
なるに従い、特に金属配線の断線（ひび割れ）などが生
じ不良の原因となることがある。これを防ぐために、こ
れまでＳｉ３Ｎ４を用いたＳｉの選択酸化法であるＬＯ
ＣＯＳ（ＩＳＯＰＬＡＮＡＲ）や、高濃度のＰ２０５を
含むＰＳＧ膜を用いたグラスフロー（高過熱処理による
ＰＳＧ膜の流動を利用する）法などが行なわれてきた。
しかしながら、前者のＬＯＣＯＳだけでは、断面防止の
点からは不十分であり、また後者のグラスフロー法は、
高濃度のＰを含むこと、高温（１０００℃以上）での熱
処理を必要とすることなどにより、適用範囲が限定され
る。例えば、高濃度のＰを含むため吸湿性があり、大気
中の日２０とＰＳＧ膜中のＰ２４が反応し、日３Ｐ０４
を生成し山の腐食をもたらす。そのため、パッケージの
改良、パッシベーション膜の改善などが必要とされてき
た。また、高温での熱処理を含むという点では、拡散層
の深さの正確なコントロールが困難となる。あるいは浅
い拡散層を形成することができないなどの問題がある。
そのため、短チャネルＭＯＳ−ＦＥＴを構成単位とする
高集積ＬＳＩでは不利であり、また拡散層の厚さの制御
を厳しく要求されるパィポーラ型ＬＳＩでは使用できな
い状態であった。たとえば、吸湿性の点から上限と考え
られるＰ２０５濃度１肌ｏｌのＰＳＧ膜では、少なくと
もｄｒｙＮ２中１０００００で約３び分間の熱処理を必
要とした。この熱処理時間ではＰにより形成された拡散
層は、濃度にも依存するが約１仏ｍ程度深くなる。又、
拡散係数の小さい船により形成された拡散層でも０．１
５〃ｍ程度深くなる。｛３｝ 発明の目的 本発明は、このようなＰＳＧ膜などの絶縁膜を用いたグ
ラスフロー法による平坦化技術を１０００ｑｏ以下の低
温で行なうことにより、以上詳述した問題点を解決する
ことを目的としたものである。
ものの他、酸化珪素膜などの絶縁膜により半導体本体と
隔てて配線された多結晶Ｓｉや金属膜などが多く用いら
れていた。しかし、上に述べたように配線の幅が小さく
なるに従い、特に金属配線の断線（ひび割れ）などが生
じ不良の原因となることがある。これを防ぐために、こ
れまでＳｉ３Ｎ４を用いたＳｉの選択酸化法であるＬＯ
ＣＯＳ（ＩＳＯＰＬＡＮＡＲ）や、高濃度のＰ２０５を
含むＰＳＧ膜を用いたグラスフロー（高過熱処理による
ＰＳＧ膜の流動を利用する）法などが行なわれてきた。
しかしながら、前者のＬＯＣＯＳだけでは、断面防止の
点からは不十分であり、また後者のグラスフロー法は、
高濃度のＰを含むこと、高温（１０００℃以上）での熱
処理を必要とすることなどにより、適用範囲が限定され
る。例えば、高濃度のＰを含むため吸湿性があり、大気
中の日２０とＰＳＧ膜中のＰ２４が反応し、日３Ｐ０４
を生成し山の腐食をもたらす。そのため、パッケージの
改良、パッシベーション膜の改善などが必要とされてき
た。また、高温での熱処理を含むという点では、拡散層
の深さの正確なコントロールが困難となる。あるいは浅
い拡散層を形成することができないなどの問題がある。
そのため、短チャネルＭＯＳ−ＦＥＴを構成単位とする
高集積ＬＳＩでは不利であり、また拡散層の厚さの制御
を厳しく要求されるパィポーラ型ＬＳＩでは使用できな
い状態であった。たとえば、吸湿性の点から上限と考え
られるＰ２０５濃度１肌ｏｌのＰＳＧ膜では、少なくと
もｄｒｙＮ２中１０００００で約３び分間の熱処理を必
要とした。この熱処理時間ではＰにより形成された拡散
層は、濃度にも依存するが約１仏ｍ程度深くなる。又、
拡散係数の小さい船により形成された拡散層でも０．１
５〃ｍ程度深くなる。｛３｝ 発明の目的 本発明は、このようなＰＳＧ膜などの絶縁膜を用いたグ
ラスフロー法による平坦化技術を１０００ｑｏ以下の低
温で行なうことにより、以上詳述した問題点を解決する
ことを目的としたものである。
‘４）発明の総括説明配線金属の段切れを防止するため
に、例えばＰＳＧ膜などの不純物を含む酸化珪素膜を用
いて高温で熱処理することはこれまでよく行なわれてき
ており、その不純物として、燐、剛素、砥素、鉛、亜鉛
、硫化柾ヒ素、およびハロゲン化物などがよく知られて
いる。
に、例えばＰＳＧ膜などの不純物を含む酸化珪素膜を用
いて高温で熱処理することはこれまでよく行なわれてき
ており、その不純物として、燐、剛素、砥素、鉛、亜鉛
、硫化柾ヒ素、およびハロゲン化物などがよく知られて
いる。
しかしこれらの不純物だけでは１０００ｏｏ以下の低温
で熱処理を行ない平坦化できるものは少ない。本発明は
、これらの不純物を含むガラス （Ｓｉ０２）にさらに他の不純物を含ませることによっ
て、軟化温度を低下することを目的としたものである。
で熱処理を行ない平坦化できるものは少ない。本発明は
、これらの不純物を含むガラス （Ｓｉ０２）にさらに他の不純物を含ませることによっ
て、軟化温度を低下することを目的としたものである。
前記元素は軟化点を下げる物質としてよく知られている
が、半導体デバイスを構成する場合、特性上好ましくな
いと思われるものが多い。ところで蛇は、第４族に属し
ており、Ｓｉ中に入ってもドナーあるいはアクセブタ準
位を形成しない点に着目し、検討を行なった。その結果
、Ｓｊ０２中に含まれる元素が戊だけあるいは鉛をのぞ
いた前記不純物のみでは軟化点を１０００ｑ０以下にす
ることは困難であるが、Ｇｅおよび前記不純物の少なく
とも一種を含むことにより、Ｓｉ０２膜は、１００００
０以下の軟化点をもつことがわかった。すなわち、本発
明においては、Ｓｉ０２にＧｅと他の不純物の少なくと
も一種を含ませたものを堆積したのち、グラスフローを
行なうことにより、上記目的を達成することを特徴とす
る。これらにより半導体装置製造上の余裕度が増し、種
々の可能性を与えることができる。（５｝ 実施例 まず、第１図及び第２図に、１０００ｏｏｄｒｙＮ２中
２０分の熱処理に対して、穣部がなめらかになる効果を
従釆法と本発明の一例（ＧドーブＰＳＣ）による場合に
ついて示したものであり、従来法に比べ、本発明による
方法の効果が分かる。
が、半導体デバイスを構成する場合、特性上好ましくな
いと思われるものが多い。ところで蛇は、第４族に属し
ており、Ｓｉ中に入ってもドナーあるいはアクセブタ準
位を形成しない点に着目し、検討を行なった。その結果
、Ｓｊ０２中に含まれる元素が戊だけあるいは鉛をのぞ
いた前記不純物のみでは軟化点を１０００ｑ０以下にす
ることは困難であるが、Ｇｅおよび前記不純物の少なく
とも一種を含むことにより、Ｓｉ０２膜は、１００００
０以下の軟化点をもつことがわかった。すなわち、本発
明においては、Ｓｉ０２にＧｅと他の不純物の少なくと
も一種を含ませたものを堆積したのち、グラスフローを
行なうことにより、上記目的を達成することを特徴とす
る。これらにより半導体装置製造上の余裕度が増し、種
々の可能性を与えることができる。（５｝ 実施例 まず、第１図及び第２図に、１０００ｏｏｄｒｙＮ２中
２０分の熱処理に対して、穣部がなめらかになる効果を
従釆法と本発明の一例（ＧドーブＰＳＣ）による場合に
ついて示したものであり、従来法に比べ、本発明による
方法の効果が分かる。
第３図及び第４図は、低温での効果を明確にするために
示したもので、８５０ｑｏｄｒｙＮ２中２０分の熱処理
に対する効果を、従釆法と本発明（ＱドープＰＳＧ）に
よる方法とに対して示したものである。従釆法では、ほ
とんど穣部の変形はみられないが、本発明を用いれば、
従来法による場合のｌｏｏぴｏｄｒｙＮ２中２０分の熱
処理以上の効果があり、綾部がなめらかに変形している
ことがわかる。第５図は２山ｍゲート長の短チャネルＦ
ＥＴを基調とする、ＭＯＳ型集積回路に本発明を応用し
た例を示したものである。
示したもので、８５０ｑｏｄｒｙＮ２中２０分の熱処理
に対する効果を、従釆法と本発明（ＱドープＰＳＧ）に
よる方法とに対して示したものである。従釆法では、ほ
とんど穣部の変形はみられないが、本発明を用いれば、
従来法による場合のｌｏｏぴｏｄｒｙＮ２中２０分の熱
処理以上の効果があり、綾部がなめらかに変形している
ことがわかる。第５図は２山ｍゲート長の短チャネルＦ
ＥＴを基調とする、ＭＯＳ型集積回路に本発明を応用し
た例を示したものである。
抵抗率１００一肌、Ｐ型Ｓｉｌｌに所定の素子間分離用
Ｓｉ０２膜１２及びゲートＳｉ０２膜１３を形成したの
ち、多結晶Ｓｊゲート１４の自己整合方式によりソース
及びドレィン拡散層１５を形成した。
Ｓｉ０２膜１２及びゲートＳｉ０２膜１３を形成したの
ち、多結晶Ｓｊゲート１４の自己整合方式によりソース
及びドレィン拡散層１５を形成した。
その後、Ｓｉ０２に対してＰ２０５１７ｍｏｌ％、蛇０
２ご２比ｈｏｌ％となるようにＮ２をベースとし、Ｓｉ
Ｈ４ガス、ＰＨ３ガスおよびＱＨ４ガスを０２ガスと混
合してウェハ温度４８０ｏｏで気相成長法によりＷ及び
ＰをドーピングしたＳｉ０２膜１６を形成した。この後
、ｄｒｙＮ２中８５０００、１０分の熱処理を行なって
、Ｓｉ０２膜１ ６の穣部をなだらかに変形させたのち
、所定のホトマスクを用いて、光食刻技術によりソース
、ドレィン、及びゲートとの電気的接続をとるためのコ
ンタクト孔を形成し、さらに、この褒めｒｙＮ２中８５
０００、５分の熱処理を行ない、コンタクト孔部の肩を
なだらかに変形させたのち、Ｎの配線１７を行なった。
以上の工程において、ソース及びドレィンの拡散層形成
のための不純物として、Ｐを用いても０．３仏ｍの拡散
深さｘｉの形成が可能であった。
２ご２比ｈｏｌ％となるようにＮ２をベースとし、Ｓｉ
Ｈ４ガス、ＰＨ３ガスおよびＱＨ４ガスを０２ガスと混
合してウェハ温度４８０ｏｏで気相成長法によりＷ及び
ＰをドーピングしたＳｉ０２膜１６を形成した。この後
、ｄｒｙＮ２中８５０００、１０分の熱処理を行なって
、Ｓｉ０２膜１ ６の穣部をなだらかに変形させたのち
、所定のホトマスクを用いて、光食刻技術によりソース
、ドレィン、及びゲートとの電気的接続をとるためのコ
ンタクト孔を形成し、さらに、この褒めｒｙＮ２中８５
０００、５分の熱処理を行ない、コンタクト孔部の肩を
なだらかに変形させたのち、Ｎの配線１７を行なった。
以上の工程において、ソース及びドレィンの拡散層形成
のための不純物として、Ｐを用いても０．３仏ｍの拡散
深さｘｉの形成が可能であった。
また、他の製作工程では、８５０００１０分熱処理→コ
ンタクト孔ホトェッチ→８５０℃５分熱処理のプロセス
工程を、コンタクト孔ホトェツチ→８５０ｑ０１０分熱
処理のプロセスに変更したが特に問題はなかった。また
、コンタクト孔の加工精度は、Ｑ，ＰをドーブしたＳｊ
０２膜が、ＰドープＳｊ０２膜に比べ、エッチング速度
が遅くなるため、従来のＧｅを含まない場合に比べ向上
した。
ンタクト孔ホトェッチ→８５０℃５分熱処理のプロセス
工程を、コンタクト孔ホトェツチ→８５０ｑ０１０分熱
処理のプロセスに変更したが特に問題はなかった。また
、コンタクト孔の加工精度は、Ｑ，ＰをドーブしたＳｊ
０２膜が、ＰドープＳｊ０２膜に比べ、エッチング速度
が遅くなるため、従来のＧｅを含まない場合に比べ向上
した。
また、蛇ドーブＰＳＧのかわりにＷドープ聡Ｇを用いた
結果も良好であり、特に問題はなかった。ここでは、Ｓ
ｉゲートＭＯＳプロセスへの適用について説明したが、
本発明は、本実施例に限らず、８００ｑｏ程度の熱処理
によって、悪影響を受けないものはすべて応用可能であ
り、従来の平坦化処理（グラスフロー）に比べ応用範囲
が広くなった。
結果も良好であり、特に問題はなかった。ここでは、Ｓ
ｉゲートＭＯＳプロセスへの適用について説明したが、
本発明は、本実施例に限らず、８００ｑｏ程度の熱処理
によって、悪影響を受けないものはすべて応用可能であ
り、従来の平坦化処理（グラスフロー）に比べ応用範囲
が広くなった。
第６図は、ＭＯＳ型集積回路の素子間分離に本技術を応
用した例である。
用した例である。
抵抗率１００肌、Ｐ型Ｓｉ２１表面に窒化膜２２（窒化
膜に限らず通常絶縁膜はすべて応用可能）を約１５仇ｍ
形成し、ホトェッチングにより、所定の部分のみ残して
他の部分の窒化膜を除去した。
膜に限らず通常絶縁膜はすべて応用可能）を約１５仇ｍ
形成し、ホトェッチングにより、所定の部分のみ残して
他の部分の窒化膜を除去した。
さらに、これをマスクとしてＳｊ基板を約１ムｍの深さ
に選択的に食刻除去した。この後、酸化を行ない食刻除
去された後のＳｉ表面には約１０仇ｍのＳｉ０２膜２３
を形成した。この後、Ｓｉ０２に対して、Ｂ２Ｑご７ｍ
ｏｌ％、Ｃｅ０２ご２比ｈｏｌ％となるように、先の例
と同様な方法で＆及びＰをドーブしたＳｉ０２膜２４を
１．５仏ｍ形成した（同図ィ）。この後ｄｒｙＮ２中１
０００ｏＣ３０分の熱処理を行ない充分流動させＳｉ０
２膜２４′とした（同図ロ）のち、全面均一エッチング
を行ない蛇ドーブＢＳＧ膜の埋め込み層２４″を形成し
た（同図ハ）。この埋め込み層２４″形成後は、通常の
工程を行ないＭＯＳ型集積回路を製造した。本法によれ
ば素子間分離がさらに平坦な絶縁膜により形成できる。
又、この実施例中位ドープ斑Ｇの熱処理を行なう際、Ｂ
の濃度、熱処理温度下地酸化膜厚などを適当に選ぶこと
により、埋め込み層を形成すると同時に、Ｓｊ中へのＢ
の拡散を行なうことも可能であり、フィールド部へのイ
オン打込工程、さらにはチャネル領域へのイオン打込工
程を省略することができる。
に選択的に食刻除去した。この後、酸化を行ない食刻除
去された後のＳｉ表面には約１０仇ｍのＳｉ０２膜２３
を形成した。この後、Ｓｉ０２に対して、Ｂ２Ｑご７ｍ
ｏｌ％、Ｃｅ０２ご２比ｈｏｌ％となるように、先の例
と同様な方法で＆及びＰをドーブしたＳｉ０２膜２４を
１．５仏ｍ形成した（同図ィ）。この後ｄｒｙＮ２中１
０００ｏＣ３０分の熱処理を行ない充分流動させＳｉ０
２膜２４′とした（同図ロ）のち、全面均一エッチング
を行ない蛇ドーブＢＳＧ膜の埋め込み層２４″を形成し
た（同図ハ）。この埋め込み層２４″形成後は、通常の
工程を行ないＭＯＳ型集積回路を製造した。本法によれ
ば素子間分離がさらに平坦な絶縁膜により形成できる。
又、この実施例中位ドープ斑Ｇの熱処理を行なう際、Ｂ
の濃度、熱処理温度下地酸化膜厚などを適当に選ぶこと
により、埋め込み層を形成すると同時に、Ｓｊ中へのＢ
の拡散を行なうことも可能であり、フィールド部へのイ
オン打込工程、さらにはチャネル領域へのイオン打込工
程を省略することができる。
なお、以上の実施例においては、ＣｅとともにＳｉ０２
に含有させる他の不純物としてＰとＢを例示したが、そ
の他、Ａｓ，Ｐｂ，Ｚｎなど不純物元素、又硫化枇素や
ハロゲン化物などの不純物、及び以上述べた不純物を２
種以上Ｓｉ０２に含有させても同様な効果があった。
に含有させる他の不純物としてＰとＢを例示したが、そ
の他、Ａｓ，Ｐｂ，Ｚｎなど不純物元素、又硫化枇素や
ハロゲン化物などの不純物、及び以上述べた不純物を２
種以上Ｓｉ０２に含有させても同様な効果があった。
■まとめ
以上説明したごと〈本発明によれば、低温（１００００
０以下）のグラスフロー処理が可能となり、ＭＯＳ型集
積回路にとどまらず、バイポーラ型集積回路での使用も
可能となる。
０以下）のグラスフロー処理が可能となり、ＭＯＳ型集
積回路にとどまらず、バイポーラ型集積回路での使用も
可能となる。
また、グラスフローで従来問題となっていた信頼性（山
の腐食）についても、Ｐ等の他の不純物の濃度を減少さ
せることができるため、改善できる。
の腐食）についても、Ｐ等の他の不純物の濃度を減少さ
せることができるため、改善できる。
第１図、第２図は、１０００ｑ○のグラスフローにおけ
る従来法と本発明を用いた場合の効果を示す基本的断面
図、第３図及び第４図は、８５０℃のグラスフローにお
ける上と同様の断面図、第５図及び第６図は、ＭＯＳ−
ＦＥＴ製造に本発明を応用した場合の説明図である。 多’図 努之図 第３図 多々図 象夕風 多ク図
る従来法と本発明を用いた場合の効果を示す基本的断面
図、第３図及び第４図は、８５０℃のグラスフローにお
ける上と同様の断面図、第５図及び第６図は、ＭＯＳ−
ＦＥＴ製造に本発明を応用した場合の説明図である。 多’図 努之図 第３図 多々図 象夕風 多ク図
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に窒化膜を設ける工程、 該窒化膜を
ホトエツチングにより所望形状に形成する工程、 該窒
化膜をマスクとして上記半導体基板を約１μｍの深さま
で食刻する工程、 上記食刻後は半導体基板表面に約１
００ｎｍのシリコン酸化膜を形成する工程、 Ｂ＿２Ｏ
＿５を約７ｍｏｌ％、ＧｅＯ＿２を約２０ｍｏｌ％含ん
だシリコン酸化膜を気相成長法により約１．５μｍ厚に
形成する工程。 約１０００℃で熱処理し、上記不純物を含んだシリコ
ン酸化膜を平坦化する工程、 全面エツチングを行い、
上記窒化膜が露出するまで上記不純物を含んだシリコン
酸化膜を除去する工程、 を含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52027978A JPS6032974B2 (ja) | 1977-03-16 | 1977-03-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52027978A JPS6032974B2 (ja) | 1977-03-16 | 1977-03-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53114355A JPS53114355A (en) | 1978-10-05 |
| JPS6032974B2 true JPS6032974B2 (ja) | 1985-07-31 |
Family
ID=12235939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52027978A Expired JPS6032974B2 (ja) | 1977-03-16 | 1977-03-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6032974B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5784147A (en) * | 1980-11-13 | 1982-05-26 | Seiko Epson Corp | Manufacture of integrated circuit |
| JPS57128944A (en) * | 1981-02-03 | 1982-08-10 | Nec Corp | Maufacture of semiconductor device |
| US4630343A (en) * | 1981-03-16 | 1986-12-23 | Fairchild Camera & Instrument Corp. | Product for making isolated semiconductor structure |
| EP0060205B1 (en) * | 1981-03-16 | 1986-10-15 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | Low temperature melting binary glasses for leveling surfaces of integrated circuits containing isolation grooves |
| US4431900A (en) * | 1982-01-15 | 1984-02-14 | Fairchild Camera & Instrument Corporation | Laser induced flow Ge-O based materials |
| GB8401250D0 (en) * | 1984-01-18 | 1984-02-22 | British Telecomm | Semiconductor fabrication |
-
1977
- 1977-03-16 JP JP52027978A patent/JPS6032974B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53114355A (en) | 1978-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007097B1 (ko) | 반도체 장치의 제조 방법 | |
| JPS6242385B2 (ja) | ||
| JPS5946107B2 (ja) | Ｍｉｓ型半導体装置の製造法 | |
| US4046606A (en) | Simultaneous location of areas having different conductivities | |
| JPS6032974B2 (ja) | 半導体装置の製造方法 | |
| JP3077760B2 (ja) | 固相拡散方法 | |
| GB2044533A (en) | A semiconductor device and method of manufacturing same | |
| JPS6115595B2 (ja) | ||
| JPS6310896B2 (ja) | ||
| JP2968548B2 (ja) | 半導体装置及びその製造方法 | |
| JPS643070B2 (ja) | ||
| JPH0481327B2 (ja) | ||
| JP2888461B2 (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| JP3432307B2 (ja) | 半導体装置の製造方法 | |
| JPS59222939A (ja) | 半導体装置 | |
| JPS60133740A (ja) | 半導体装置の製造方法 | |
| JPH07283323A (ja) | 半導体装置の製造方法 | |
| JPS596559A (ja) | 偏平チューブとコルゲートフィンの組付方法 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPS61147550A (ja) | 半導体装置の製造方法 | |
| JPS61251041A (ja) | 半導体装置 | |
| JPH01212469A (ja) | 半導体装置の製造方法 | |
| JPS60193330A (ja) | 半導体への不純物拡散方法 | |
| JPH0274042A (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JPS58112367A (ja) | 半導体装置 |