JPS6256680B2 - - Google Patents
Info
- Publication number
- JPS6256680B2 JPS6256680B2 JP970082A JP970082A JPS6256680B2 JP S6256680 B2 JPS6256680 B2 JP S6256680B2 JP 970082 A JP970082 A JP 970082A JP 970082 A JP970082 A JP 970082A JP S6256680 B2 JPS6256680 B2 JP S6256680B2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- electronic circuit
- circuit package
- supply
- subassembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005405 multipole Effects 0.000 description 11
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
Description
【発明の詳細な説明】
本発明は電子装置の実装構造に関し、特にグラ
ンド供給構造に関する。
ンド供給構造に関する。
従来、電子計算機等の電子装置の電子回路パツ
ケージへのグランド供給構造は、第１図に示す様
に、バツクパネル３のグランド層より多極コネク
タ２を経由し、電子回路パツケージ１にグランド
を供給する構造となつていた。
ケージへのグランド供給構造は、第１図に示す様
に、バツクパネル３のグランド層より多極コネク
タ２を経由し、電子回路パツケージ１にグランド
を供給する構造となつていた。
近年、電子回路部品の高集積化に伴い、電子回
路パツケージの高密度実装化が図られ、該電子回
路パツケージの必要とする入出力信号ピン数が増
大している。しかも、該入出力信号ピンの増大に
伴ない、同一タイミングで信号がスイツチングす
る、いわゆる同時動作を行う信号ピン数が増大し
ている。この同時動作を行う信号ピン数の増加に
従がつて、回路動作時にグランドに発生するノイ
ズも増加するため、正常な回路動作に支障をきた
すことになる。
路パツケージの高密度実装化が図られ、該電子回
路パツケージの必要とする入出力信号ピン数が増
大している。しかも、該入出力信号ピンの増大に
伴ない、同一タイミングで信号がスイツチングす
る、いわゆる同時動作を行う信号ピン数が増大し
ている。この同時動作を行う信号ピン数の増加に
従がつて、回路動作時にグランドに発生するノイ
ズも増加するため、正常な回路動作に支障をきた
すことになる。
この障害を従来方式で除去する為には、多極コ
ネクタ２のグランドピン数を増やさねばならな
い。しかし、この手段では、第１図の多極コネク
タ２の部分拡大断面図である第２図に示すよう
に、該多極コネクタと電子回路パツケージ１を接
続するリード４の数が増加し、よつて該リード４
が接近し、また距離が長くなり、リード部のイン
ダクタンス、キヤパシタンス及びインピーダンス
が増大するため、回路動作に悪影響を与える。そ
れ故、多極コネクタ２の総ピン数の制限を受け、
安定したグランドを得るため該多極コネクタのグ
ランドピン数を増加させると、信号ピン数を増や
すことができなくなる。従来構造は、このような
欠点を有していた。
ネクタ２のグランドピン数を増やさねばならな
い。しかし、この手段では、第１図の多極コネク
タ２の部分拡大断面図である第２図に示すよう
に、該多極コネクタと電子回路パツケージ１を接
続するリード４の数が増加し、よつて該リード４
が接近し、また距離が長くなり、リード部のイン
ダクタンス、キヤパシタンス及びインピーダンス
が増大するため、回路動作に悪影響を与える。そ
れ故、多極コネクタ２の総ピン数の制限を受け、
安定したグランドを得るため該多極コネクタのグ
ランドピン数を増加させると、信号ピン数を増や
すことができなくなる。従来構造は、このような
欠点を有していた。
本発明は、斯かる欠点に鑑みてなされたもの
で、グランド供給用のコネクタ及びプリント板か
ら成るサブアセンブリを、バツク・パネル上の未
使用空間を利用して配設することにより、電子回
路パツケージの多極コネクタのグランドピン数を
増すことなく、安定したグランドを供給でき、し
かも、グランド経路を低インピーダンスに保つこ
とができる電子装置の実装構造を提供することを
目的とする。
で、グランド供給用のコネクタ及びプリント板か
ら成るサブアセンブリを、バツク・パネル上の未
使用空間を利用して配設することにより、電子回
路パツケージの多極コネクタのグランドピン数を
増すことなく、安定したグランドを供給でき、し
かも、グランド経路を低インピーダンスに保つこ
とができる電子装置の実装構造を提供することを
目的とする。
すなわち、本発明は、バツク・パネル上に電子
回路パツケージ用コネクタとグランド供給サブア
センブリ用コネクタとを交互に隣接して搭載する
と共に、これらのコネクタに電子回路パツケージ
とグランド供給サブアセンブリとをそれぞれ挿
入、嵌合せしめて成り、上記電子回路パツケージ
及びグランド供給サブアセンブリは、各々そのプ
リント板の両面に相互に接続するグランド端子を
設けて成り、両者の対応するグランド端子を介し
て電子回路パツケージにグランドを供給するよう
構成したものである。
回路パツケージ用コネクタとグランド供給サブア
センブリ用コネクタとを交互に隣接して搭載する
と共に、これらのコネクタに電子回路パツケージ
とグランド供給サブアセンブリとをそれぞれ挿
入、嵌合せしめて成り、上記電子回路パツケージ
及びグランド供給サブアセンブリは、各々そのプ
リント板の両面に相互に接続するグランド端子を
設けて成り、両者の対応するグランド端子を介し
て電子回路パツケージにグランドを供給するよう
構成したものである。
以下、本発明を図面に示す実施例に基づいて説
明する。
明する。
第３図は本発明の電子装置実装構造の一実施例
を示す部分斜視図、第４図はその上面図である。
これらの図に示す実施例の実装構造は、バツク・
パネル３上の隣接する電子回路パツケージ１の多
極コネクタ２の間に、グランド供給用のコネクタ
１２及びプリント板１３から成るサブアセンブリ
１１を実装し、該プリント板１３上にグランド端
子として取り付けたバネ１４と、上記電子回路パ
ツケージ１上の対応する位置にグランド端子とし
て設けたグランド・バス・バー７とを接触させ、
該電子回路パツケージ１にグランドを供給する構
成をとる。
を示す部分斜視図、第４図はその上面図である。
これらの図に示す実施例の実装構造は、バツク・
パネル３上の隣接する電子回路パツケージ１の多
極コネクタ２の間に、グランド供給用のコネクタ
１２及びプリント板１３から成るサブアセンブリ
１１を実装し、該プリント板１３上にグランド端
子として取り付けたバネ１４と、上記電子回路パ
ツケージ１上の対応する位置にグランド端子とし
て設けたグランド・バス・バー７とを接触させ、
該電子回路パツケージ１にグランドを供給する構
成をとる。
ここで、グランド用コネクタ１２及びプリント
板１３から成るサブアセンブリ１１は、バツク・
パネル３に予め挿入しておき、その後電子回路パ
ツケージ１を挿入することにより、上記バネ１４
及びグランド・バス・バー７を接触させる構造と
なつている。保護板１０は該電子回路パツケージ
１挿入時に、上記バネ１４が開きすぎることを防
ぎ、挿入を容易にする為のストツパーである。本
実施例では、グランド・バス・バーとバネとを
各々グランド端子としたが、これに限定されるも
のでないこと勿論である。
板１３から成るサブアセンブリ１１は、バツク・
パネル３に予め挿入しておき、その後電子回路パ
ツケージ１を挿入することにより、上記バネ１４
及びグランド・バス・バー７を接触させる構造と
なつている。保護板１０は該電子回路パツケージ
１挿入時に、上記バネ１４が開きすぎることを防
ぎ、挿入を容易にする為のストツパーである。本
実施例では、グランド・バス・バーとバネとを
各々グランド端子としたが、これに限定されるも
のでないこと勿論である。
近年、電子回路部品５の高集積化、高速化に伴
ない、該電子回路部品の発熱量は増加している。
これに伴ないヒート・シンク６の高さも高くなつ
ており、電子回路パツケージ１上でヒート・シン
クのない部分は未使用の空間となつている。本発
明は、この未使用空間を有効に利用し、別の場所
に新たな部品搭載エリアを設けずに、安定したグ
ランドを供給する構造となつている。
ない、該電子回路部品の発熱量は増加している。
これに伴ないヒート・シンク６の高さも高くなつ
ており、電子回路パツケージ１上でヒート・シン
クのない部分は未使用の空間となつている。本発
明は、この未使用空間を有効に利用し、別の場所
に新たな部品搭載エリアを設けずに、安定したグ
ランドを供給する構造となつている。
上述の実装構造を用いることにより、従来構造
による欠点は解消される。すなわち、上記未使用
空間を利用して、電子回路パツケージの多極コネ
クタのグランドピン数を増やすことなく、安定し
たグランドを供給でき、しかも、グランド経路を
低インピーダンスに保つことができる。
による欠点は解消される。すなわち、上記未使用
空間を利用して、電子回路パツケージの多極コネ
クタのグランドピン数を増やすことなく、安定し
たグランドを供給でき、しかも、グランド経路を
低インピーダンスに保つことができる。
なお、前記のサブアセンブリをグランド供給用
としてだけでなく、電源供給用、信号用としても
使用できることは言うまでもない。
としてだけでなく、電源供給用、信号用としても
使用できることは言うまでもない。
本発明は以上説明したようにグランド供給用の
コネクタ及びプリント板から成るサブアセンブリ
を、バツク・パネル上の未使用空間を利用して配
設することにより、電子回路パツケージの多極コ
ネクタのグランドピン数を増やすことなく、安定
したグランドを供給でき、しかも、グランド経路
を低インピーダンスに保つことができる効果があ
る。
コネクタ及びプリント板から成るサブアセンブリ
を、バツク・パネル上の未使用空間を利用して配
設することにより、電子回路パツケージの多極コ
ネクタのグランドピン数を増やすことなく、安定
したグランドを供給でき、しかも、グランド経路
を低インピーダンスに保つことができる効果があ
る。
第１図は従来のグランド供給経路の一例を示す
斜視図、第２図はその部分拡大断面図、第３図は
本発明実装構造の一例を示す部分斜視図、第４図
はその上面図である。 １……電子回路パツケージ、２，１２……多極
コネクタ、３……バツク・パネル、４……多極コ
ネクタ・リード、５……電子回路部品、６……ヒ
ート・シンク、７……グランド・バス・バー、１
１……グランド供給サブアセンブリ、１３……
（グランド供給用）プリント板、１４……（グラ
ンド供給用）バネ、１５……保護板。
斜視図、第２図はその部分拡大断面図、第３図は
本発明実装構造の一例を示す部分斜視図、第４図
はその上面図である。 １……電子回路パツケージ、２，１２……多極
コネクタ、３……バツク・パネル、４……多極コ
ネクタ・リード、５……電子回路部品、６……ヒ
ート・シンク、７……グランド・バス・バー、１
１……グランド供給サブアセンブリ、１３……
（グランド供給用）プリント板、１４……（グラ
ンド供給用）バネ、１５……保護板。
Claims (1)
- 【特許請求の範囲】 １ バツク・パネル上に電子回路パツケージ用コ
ネクタとグランド供給サブアセンブリ用コネクタ
とを交互に隣接して搭載すると共に、これらのコ
ネクタに電子回路パツケージとグランド供給サブ
アセンブリとをそれぞれ挿入、嵌合せしめて成
り、 上記電子回路パツケージ及びグランド供給サブ
アセンブリは、各々そのプリント板の両面に相互
に接続するグランド端子を設け、該両者のグラン
ド端子を介して電子回路パツケージにグランドを
供給するよう構成されて成ることを特徴とする電
子装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP970082A JPS58127399A (ja) | 1982-01-25 | 1982-01-25 | 電子装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP970082A JPS58127399A (ja) | 1982-01-25 | 1982-01-25 | 電子装置の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58127399A JPS58127399A (ja) | 1983-07-29 |
| JPS6256680B2 true JPS6256680B2 (ja) | 1987-11-26 |
Family
ID=11727502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP970082A Granted JPS58127399A (ja) | 1982-01-25 | 1982-01-25 | 電子装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58127399A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61156289U (ja) * | 1985-03-19 | 1986-09-27 |
-
1982
- 1982-01-25 JP JP970082A patent/JPS58127399A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58127399A (ja) | 1983-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6995461B2 (en) | Semiconductor device | |
| US5671121A (en) | Kangaroo multi-package interconnection concept | |
| JPH09223861A (ja) | 半導体集積回路及びプリント配線基板 | |
| US5500786A (en) | Insulating element having height greater than heights of neighboring components | |
| JPS616846A (ja) | コンデンサ付プラグインパツケ−ジ | |
| JPS62181610A (ja) | 電子回路内蔵ジヨイントボツクス | |
| KR20010021009A (ko) | 반도체 장치 및 그 실장 구조 | |
| JPH04246882A (ja) | フレキシブルプリント回路基板 | |
| JP3468355B2 (ja) | 半導体装置及び半導体装置システム | |
| JPS58127399A (ja) | 電子装置の実装構造 | |
| JPH0632396B2 (ja) | 電子回路 | |
| JPH0143803Y2 (ja) | ||
| JPS61145888A (ja) | 印刷配線基板接続装置 | |
| JPS608375Y2 (ja) | 保安器モジユ−ル用ソケツト | |
| JP2502994Y2 (ja) | 半導体集積回路装置 | |
| KR940008645Y1 (ko) | 멀티 칩 모듈 | |
| JP2919010B2 (ja) | 半導体集積回路実装構造 | |
| JPS63261685A (ja) | 多端子コネクタ | |
| JPS62219996A (ja) | 電子部品の実装構造 | |
| JPH0336061Y2 (ja) | ||
| JPS5816203Y2 (ja) | 電気部品搭載基板插入用棚板筐体 | |
| JPS60225324A (ja) | 小形リレ−端子 | |
| JPS5811027Y2 (ja) | コネクタ | |
| KR0133664Y1 (ko) | 하이브리드 ic의 리드프레임 | |
| JPH04364995A (ja) | Ｉｃカード |