JPS6258317A - Reporting system for power supply abnormality of input and output device - Google Patents
Reporting system for power supply abnormality of input and output deviceInfo
- Publication number
- JPS6258317A JPS6258317A JP60182245A JP18224585A JPS6258317A JP S6258317 A JPS6258317 A JP S6258317A JP 60182245 A JP60182245 A JP 60182245A JP 18224585 A JP18224585 A JP 18224585A JP S6258317 A JPS6258317 A JP S6258317A
- Authority
- JP
- Japan
- Prior art keywords
- input
- counter
- power supply
- abnormality
- given
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
入出力装置の情報記憶装置として半導体メモリを使用す
る場合に、この半導体メモリに記憶されている情報、特
に入力情報については他にバックアップ手段を備えるこ
とが事実上困難であることから電源を二重化して情報の
消失を防止することが行なわれている。[Detailed Description of the Invention] [Industrial Application Field] When a semiconductor memory is used as an information storage device for an input/output device, it is necessary to use other backup means for the information stored in the semiconductor memory, especially input information. Since it is practically difficult to prepare for this, redundant power supplies are being used to prevent information loss.
このような、二重化電源を備える入出力装置においては
、一方の電源に異常を生じても他方の電源によって動作
を継続することが可能であるから、一方の電源に異常が
生じても上位装置から起動される毎にその異常を報告す
る必要はなく、保守係員等により異常を生じた電源装置
を交換するに必要な程度に電源の異常を操作員または保
守係員等に報告すれば足りる。In such an input/output device equipped with a redundant power supply, even if an abnormality occurs in one power supply, it is possible to continue operation using the other power supply, so even if an abnormality occurs in one power supply, it is possible to continue operation from the host device. It is not necessary to report the abnormality each time the system is started, and it is sufficient for the maintenance staff to report the abnormality of the power supply to the operator or maintenance staff to the extent necessary to replace the power supply unit in which the abnormality has occurred.
したがって、本発明はこのような二重化電源を備えた入
出力装置に広く適用することができる。Therefore, the present invention can be widely applied to input/output devices equipped with such dual power supplies.
従来は、二重化電源のいずれか一方に故障が生じてもホ
スト計算機に報告することを繰返していたため処理が中
断し、あるいは無用な処理時間を要する欠点があった。Conventionally, even if a failure occurs in either one of the redundant power supplies, it is repeatedly reported to the host computer, which has the disadvantage of interrupting processing or requiring unnecessary processing time.
入出力制御装置に入出力装置からの異常警報の存在する
期間中に上位装置から起動された回数を計数するカウン
タを設け、このカウンタの計数値が特定の値になったと
きにのみ電源の異常を上位装置に報告するようにして、
(カウンタの特定の計数値−工)回の上位装置からの起
動に対しては通常の処理を行なうようにした。The input/output control device is equipped with a counter that counts the number of times it is activated from the host device during the period when an abnormality alarm from the input/output device is present, and only when the count value of this counter reaches a specific value, a power supply abnormality is detected. to be reported to the higher-level device,
Normal processing is performed for the (specific count value of the counter - engineering) times of activation from the host device.
第1図は本発明の実施例を示すもので、ホスト電子計算
機(P)のチャネル(CH)に接続された入出力制御装
置(C)にはインタフェースを介して入出力装置(D)
が接続されている。FIG. 1 shows an embodiment of the present invention, in which an input/output control device (C) connected to a channel (CH) of a host computer (P) is connected to an input/output device (D) via an interface.
is connected.
入出力装置(D)は半導体ディスク装置などの半導体メ
モリ(1)が設けられており、その記憶内容の消滅等の
事故を防止するために夫々電池(3a、3b)によって
バックアップされた2組の電源装置(2a、2b)によ
って二重化された電源部(2)を備え、逆流防止用のダ
イオードを介して並列給電を行なう。これら電源装置(
2a。The input/output device (D) is equipped with a semiconductor memory (1) such as a semiconductor disk device, and in order to prevent accidents such as erasure of the stored contents, two sets of semiconductor memories (1) each backed up by batteries (3a, 3b) are provided. It has a power supply section (2) that is duplicated by power supply devices (2a, 2b), and supplies power in parallel through a diode for preventing backflow. These power supplies (
2a.
2b)および電池(3a、3b)は監視部(4)によっ
て常時その異常が監視されており、異常が発生すると入
出力制御装置インタフェース制御部(5)および入出力
制御装置(C)内のデバイスインタフェース制御部(6
)を介して入出力制御装置(C)の制御用マイクロプロ
セッサ(7)に異常警報を伝送する。2b) and batteries (3a, 3b) are constantly monitored for abnormalities by the monitoring unit (4), and when an abnormality occurs, the devices in the input/output control unit interface control unit (5) and the input/output control unit (C) Interface control unit (6
) to the control microprocessor (7) of the input/output control device (C).
このマイクロプロセッサ(7)は、第2図に示すように
、ホスト電子計算機(P)のチャネル(CH)から起動
されると上記監視部(4)からの異常警報の有無を検出
し、異常警報がなければ起動に対する処理を実行するが
、若し異常警報が存在するとこの入出力制御装置(C)
内に設けられたカウンタ(8)の数値を参照してその値
が0であればカウンタ(8)の値をNにプリセントする
と共にチャネルインタフェース制御部(9)を介してホ
スト電子計算機(P)に対し故障の存在を報告する介入
要求を応答する。マイクロプロセッサ(7)がカウンタ
(8)の数値を参照したときに、その値が0でない場合
にはこのカウンタの数値から1を減算すると共に起動に
対する処理を実行する。As shown in FIG. 2, when this microprocessor (7) is activated from the channel (CH) of the host computer (P), it detects the presence or absence of an abnormality alarm from the monitoring section (4) and generates an abnormality alarm. If there is no alarm, the process for startup is executed, but if there is an abnormal alarm, this input/output control device (C)
If the value is 0, the value of the counter (8) is presented to N and sent to the host computer (P) via the channel interface control unit (9). responds with an intervention request to report the existence of a fault. When the microprocessor (7) refers to the numerical value of the counter (8), if the value is not 0, it subtracts 1 from the numerical value of this counter and executes processing for activation.
また、別の動作態様として、監視部(4)からの故障警
報の消失によってカウンタ(8)を0にリセットすると
共に、故障警報の存在時に起動がかかる度にこのカウン
タ(8)をカウントアツプするようにしておけば、この
カウンタがNを計数したとき、あるいはオーバフローし
たときにホスト電子計算機(P)に介入要求を送出する
ことができる。このような態様によれば、カウンタがN
を計数する以前あるいはオーバーフローする以前に電源
の瞬断等の自然回復するような故障であれば処理の中断
を生ずることがないという効果も達成することができる
。In addition, as another operation mode, the counter (8) is reset to 0 when the failure alarm disappears from the monitoring unit (4), and this counter (8) is counted up each time it is activated when a failure alarm exists. If this is done, an intervention request can be sent to the host computer (P) when this counter counts N or overflows. According to such an aspect, the counter is N
It is also possible to achieve the effect that processing will not be interrupted if there is a failure that recovers naturally, such as a momentary power interruption, before counting or overflowing.
なお、カウンタのプリセット値Nあるいはオーバーフロ
ー値は、一方の電源のみに存在し得る期間と起動の頻度
あるいは回路構成の便宜などを考慮して適宜設定するこ
とができる。Note that the preset value N or overflow value of the counter can be appropriately set in consideration of the period that can exist in only one power supply, the frequency of activation, convenience of the circuit configuration, etc.
本発明では上記のような構成によって、カウンタにプリ
セットされる数N回の起動に対して1回の割合で起動に
対する処理を行なわずホスト電子計算機に故障の存在が
報告されるが、その余のN−1回の起動に対しては故障
のないときと同様に処理が実行されるので、故障のない
電源により動作可能な期間中に無用な処理の中断を生ず
ることがないという格別の効果を達成することができる
。In the present invention, with the above-described configuration, the existence of a failure is reported to the host computer without processing the startup at a rate of once for every N startups, which is preset in the counter. For N-1 startups, the process is executed in the same way as when there was no failure, so this has the special effect of not causing unnecessary processing interruptions during the period of operation with a failure-free power supply. can be achieved.
第1図は本発明の実施例、第2図は入出力制御装置内の
マイクロプロセッサの本発明に関する処理のフローチャ
ートである。
第1図において、Pは上位装置であるホスト電子計算機
、Cは入出力制御装置、Dは入出力装置、4は監視部、
8はカウンタを示す。
3b 焚滉4り・1
第1図
マ弓グロ7℃で・ゾfの
/lJL蒐7U−干イート
第2図FIG. 1 is an embodiment of the present invention, and FIG. 2 is a flowchart of processing related to the present invention by a microprocessor in an input/output control device. In FIG. 1, P is a host computer which is a host device, C is an input/output control device, D is an input/output device, 4 is a monitoring unit,
8 indicates a counter. 3b Burning 4ri・1 Fig. 1 Ma-yuguro at 7℃・Zof/lJL蒐7U-Dried Eat Fig. 2
Claims (1)
出する監視部(4)を設けて電源の異常時に異常警報を
入出力制御装置(C)に送出させ、この入出力制御装置
(C)には異常警報の存在する期間中に上位装置(P)
から起動された回数を計数するカウンタ(8)を設けて
、このカウンタ(8)が所定の値となったときのみ電源
の異常を上位装置に報告するようにしたことを特徴とす
る入出力装置の電源異常報告方式。The input/output device (D) having a redundant power supply is provided with a monitoring section (4) for detecting abnormalities in the power supply, and when the power supply is abnormal, an abnormality alarm is sent to the input/output control device (C). ), the host device (P)
An input/output device characterized in that it is provided with a counter (8) that counts the number of times it has been started up, and that an abnormality in the power supply is reported to a host device only when this counter (8) reaches a predetermined value. Power abnormality reporting method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182245A JPS6258317A (en) | 1985-08-20 | 1985-08-20 | Reporting system for power supply abnormality of input and output device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182245A JPS6258317A (en) | 1985-08-20 | 1985-08-20 | Reporting system for power supply abnormality of input and output device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6258317A true JPS6258317A (en) | 1987-03-14 |
Family
ID=16114883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60182245A Pending JPS6258317A (en) | 1985-08-20 | 1985-08-20 | Reporting system for power supply abnormality of input and output device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6258317A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5899861A (en) * | 1981-12-09 | 1983-06-14 | Fujitsu Ltd | Error information reporting system |
-
1985
- 1985-08-20 JP JP60182245A patent/JPS6258317A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5899861A (en) * | 1981-12-09 | 1983-06-14 | Fujitsu Ltd | Error information reporting system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6258317A (en) | Reporting system for power supply abnormality of input and output device | |
| JPH0588926A (en) | Automatic switching circuit for monitor and control system | |
| JPS6019540B2 (en) | Configuration switching control method | |
| JP2744113B2 (en) | Computer system | |
| JPS61169036A (en) | System supervisory device | |
| JPS592152A (en) | Resetting system in case of fault | |
| JPS6290068A (en) | Standby system monitoring method | |
| JP3107104B2 (en) | Standby redundancy method | |
| JPH0441383Y2 (en) | ||
| JPS62123531A (en) | Cpu supervisory unit | |
| JPS62221015A (en) | Computer system | |
| JPS62106564A (en) | Using/spare processor switching control system for information processing system | |
| JPS61123943A (en) | Microprocessor device | |
| JPH01245322A (en) | Power failure control circuit for microprocessor | |
| JPS6330660B2 (en) | ||
| JPH03145249A (en) | Monitor control system for duplex system | |
| JPS59121553A (en) | Failure supervising device | |
| JPS63269234A (en) | System switching device | |
| JPH05224768A (en) | Automatic start monitoring mechanism for computer system | |
| JPS62256162A (en) | Change over controller for duplex computer system | |
| JPS63158636A (en) | Processor trouble detection system | |
| JPS63232654A (en) | Line controller | |
| JPS63191434A (en) | Clock circuit | |
| JPH02196341A (en) | Fault restoring system for information processor | |
| JPS6257037A (en) | Abnormality detection system for computer system |