JPS6258533B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は高集積化を図つた半導体装置に関する
ものである。

一般に、高集積化を図つた半導体装置（以下
LSIという）では、その高集積化と共に外部導出
ピン数の増大を伴ない、100ゲートの論理素子で
50〜80ピン、500ゲートで80〜130ピン、1000ゲー
トで100〜200ピン、10000ゲートで200〜500ピン
の信号導入出ピン及び電源、グランドピンを必要
とする。したがつて、このようなLSI素子をパツ
ケージに組込む場合、パツケージ側の電極配線も
ピン数の増大と共に微細化が要求されるようにな
る。即ち、内装するLSI素子の電極と接続関係に
おかれるパツケージ内部電極は、LSI素子の電極
数に対応して形成しなければならず、このため
LSI素子の電極の配列ピツチに合わせてパツケー
ジ内部電極ピツチも微細化しなければならない。

例えば、従来の一般的な16〜40ピンパツケージ
の内部電極配列ピツチは0.3〜0.8mm程度であり、
その電極幅は0.2〜0.4mm程度であるが、これが50
〜500ピンのパツケージになると内部電極の配列
ピツチは0.1〜0.3mmとなり、電極幅は0.05〜0.15
mmにしなければならない。

このため、内部電極の形成に際して有効であつ
たセラミツクパツケージ上へのメタライズインク
による印刷手法ではこのような微細な内部電極の
形成には最早対処できず、LSI素子をパツケージ
する上での一つの障害となつている。

したがつて、本発明の目的は内部電極の微細化
を実現して高集積回路素子のパツケージを可能に
した半導体装置及びその製造方法を提供すること
にある。

このような目的を達成するために本発明装置
は、印刷手法にて形成し、外部導出ピンを接続す
る外リード部と、蒸着等によつて形成し、半導体
素子電極と接続する内リード部とで内部電極を構
成したことを特徴としている。また、本発明方法
は最初に印刷手法にて外部導出ピンの接続可能な
外リード部を形成した後に、微細幅の形成が可能
な蒸着等の手法によつて半導体素子の電極と接続
可能な内リード部を前記外リード部に一部が重な
るようにして内部電極を形成することを特徴とす
るものである。

以下、図面に示す本発明の実施例を説明する。

第１図及び第２図は本発明の半導体装置の封止
部を破断して示す平面図及びその−線断面
図、また第３図は第２図の一部拡大図である。図
示のように、この半導体装置は、パツケージ本体
として、例えばアルミナを主成分としてシリカマ
グネシア、カルシア等の材質を用いた通常のグリ
ーンシートプロセスによつて製造されたセラミツ
クベース１を有する。そして、このセラミツクベ
ース１上には半導体素子２を固着するための金属
層３及びこの素子２に形成した微細電極４に対応
してこれと接続されるパツケージ内部電極５が形
成される。これら金属層３及び内部電極５は、先
ずセラミツクベース１のグリーンシート状態にお
いて、各該当箇所にタングステンまたはモリブデ
ンペーストを印刷しておき、次にこれを焼成して
グリーンシート状態から磁器化を達成することに
より、メタライズベーストの金属化及びセラミツ
クベース１への所望の接合強度を得る。このと
き、本発明にあつては、内部電極５に相当するメ
タライズは、放射状に形成する電極の外側半分に
相当する部分のみについて行ない、これを外リー
ド部６とする。但し、スルーホールメタライズ７
及び外部導出ピン接続メタライズ８は同時にこれ
を行ない、特にスルーホールメタライズ７は外リ
ード部６のメタライズ９とピン接続メタライズ８
の印刷以前にグリーンシートに孔を形成してお
き、ペーストをこの孔内に注入することにより形
成する。尚、この印刷手法によるメタライズ形成
方法は既に公知であるので（例えば特公昭40−
8458）、詳細な説明は省略する。

ここで、前記金属層としてのメタライズ３及び
他のメタライズ７，９の表面にはその後の工程を
進め易くするために、めつき等の手法により適切
な金属で膜１０，１１，１２を形成しておく。適
切な金属としては、ニツケル、クロム、鉄その他
900℃の温度に耐え得るニツケル系金属が好まし
い。

そして、前記外部導出ピン接続用メタライズ８
部には、外部導出ピン１３をろう付けする。ろう
材１４としては、充分な接合強度が得られると共
に、その後の加工工程における耐熱性を得るため
に、共晶銀ろうの他銀または銅を主成分とするろ
う材が採用される。

次に、前記した内部電極５の中、半導体素子２
の電極４に接続される中心側の部位（ここでは内
リード部１５とする）が形成される。この内リー
ド部１５は、幅寸法が0.05〜0.15mm程度でかつ配
列ピツチが0.1〜0.3mmと極めて微細に形成されて
おり、その外側の一部が前記メタライズ９の内側
一部に重なつてここで互に導通状態となつてい
る。

この内リード部１５は導電性を有することは勿
論であるが、その外にセラミツクベース１に接合
強度の強い状態で接着でき、また、素子２の電極
４との接続部材（ワイヤ等）と良好な接合がで
き、さらにメタライズ９との接合部で治金学的に
安定でかつ耐蝕性に優れていなければならない。
これには、金または銀を材料とすることが考えら
れるが、先ず高価であるという問題があり、また
これは治金学的にも他の金属と反応しやすくかつ
貴な金属であるため、他の金属との接合部では電
解腐蝕が生じやすく、更にエツチング等の微細加
工がしにくく、融点が高いという種々の問題があ
る。銅系や鉄系の金属はその酸化性のために対象
とはなり得ない。

種々の検討の結果、本発明ではアルミニウム系
金属を材料として採用した。即ち、素子側接続部
材（金またはアルミニウム）との接続が可能であ
り、メタライズ９のめつき層１２のニツケル系金
属と治金学的に問題がなく、微細加工が容易であ
る上に融点が低くて蒸着が容易であり、セラミツ
ク等との接合強度が強く、電気伝導度が良くて安
価であることがその理由である。

このアルミニウム系金属の内リード部１５とし
ての形成方法は、真空蒸着（スパツタリングを含
む）が好ましい。この際、加熱蒸着（100〜300
℃）または蒸着後の水素雰囲気による加熱（300
〜500℃）を行えば、セラミツクとの接合が良好
になることが判明している。また、蒸着後にホト
リソグラフイによつて形状加工を行なうことも可
能であるが、外リード部６との重なり部があるこ
とや中央凹部があること等から比較的に繁雑な作
業となることが考えられるので、第４図及び第５
図に示すようなマスク１６を利用したマスク蒸着
が最も適切な加工法として採用される。

このマスク１６は、モリブデン、コバール、鉄
−ニツケル合金等の板をホトリソグラフイ加工を
行ない、内リード部１５に相当するスリツト１７
を形成したものである。また、外周一部を折曲げ
て舌片１８を形成し、この舌片１８を位置合せ用
のガイドとしかつその弾力性を利用してセラミツ
クベースに嵌着している。セラミツクベースには
寸法公差があるために、内リード部１５と外リー
ド部６との間で位置ずれが生じるおそれがある
が、内リード部１５の幅を外リード部６に対して
充分細く設計しておけば多少のずれは吸収でき
る。しかしながら、前記舌片１８の弾性作用によ
りマスクを常にセラミツクベース１の中心にセツ
トさせ、位置ずれを最少に抑えることもできる。
このように、ホトリソグラフイにてマスクを作る
ことにより、厚さ0.1mmのマスクであれば0.1mm幅
のマスクスリツト加工は容易であり、0.05mm厚の
マスクであれば0.05mm幅のマスクスリツトは容易
である。

なお、アルミニウム蒸着の接合強度をさらに向
上する手法としては、チタンまたはクロムを0.01
〜0.5μｍ厚に下地蒸着すればよく、必要に応じ
て採用できる。内リード部１５の厚さとしては、
導体として良好な機能を有する厚さ0.5〜４μｍ
が適当な範囲である。

以上ベースが完成されるのであり、半導体素子
２はベース中央に形成したメタライズ３に従来公
知の方法で接合され、ワイヤ１９によつて素子電
極４と内部電極５の内リード部１５の間が接続さ
れる。さらに、セラミツクキヤツプ２０が接合剤
にてセラミツクベース１に接着されかつ素子２を
保護すべく封止を行なうのである。例えば、素子
の接合剤としてはエポキシペースト、ワイヤの材
質にはアルミニウム線、そして封止接合剤にはエ
ポキシ等が最適である。

以上のように本発明の半導体装置はパツケージ
内部電極を印刷手法にて形成した外リード部と、
蒸着等によつて形成した内リード部とで構成して
いるので、高集積化された半導体素子の電極の微
細配列ピツチや電極幅に夫々対応した微細電極を
得ることができ、高集積半導体素子のパツケージ
を実現することができる。また、内部電極を微細
に構成したのにも拘らず、外部導出ピンを高強度
にろう付けできるという効果もある。さらに本発
明の半導体装置の製造方法によれば、パツケージ
と共に形成した外リード部に重ねて蒸着等の方法
によつて内リード部を形成しているので、内部電
極の微細化を比較的簡単な工程で実現でき、高集
積化に伴なう工数増やコスト増を抑制することが
できるのである。

【図面の簡単な説明】

第１図は本発明の半導体装置の一部破断平面
図、第２図は第１図の−線に沿う断面図、第
３図は第２図の一部拡大図、第４図はマスクの平
面図、第５図は第４図の−線に沿う断面図で
ある。 １……セラミツクベース、２……半導体素子、
４……素子電極、５……内部電極、６……外リー
ド部、９……メタライズ、１２……めつき層、１
３……外部導出ピン、１４……ろう材、１５……
内リード部、１６……マスク、１７……スリツ
ト、１８……舌片。

Claims (1)

1. 【特許請求の範囲】 １ 内部に取着した半導体素子の電極に接続され
   る一方で、外部導出ピンと接続される内部電極を
   備えた半導体装置であつて、前記内部電極は、タ
   ングステンまたはモリブデン系金属粉末でメタラ
   イズされ、その上にニツケル系金属のめつきを施
   した外リード部と、この外リード部と一部が接続
   されるようにアルミニウム系金属の蒸着等によつ
   て形成した内リード部とからなり、半導体素子の
   電極をこの内リード部に接続するように構成した
   ことを特徴とする半導体装置。 ２ 外部導出ピンを外リード部若しくはこれに接
   続されるメタライズに銀ろう等のろう材にて接続
   してなる特許請求の範囲第１項記載の半導体装
   置。 ３ 内部に取着した半導体素子の電極に接続され
   る一方で外部導出ピンと接続される内部電極とを
   備えた半導体装置の製造方法であつて、前記内部
   電極の外側部分を構成する外リード部をパツケー
   ジベースの形成と同時に印刷法を用いて形成し、
   その後に内部電極の内側部分を構成する内リード
   部をその一部が前記外リード部に重なるようにし
   て蒸着等の方法を用いて形成することを特徴とす
   る半導体装置の製造方法。