JPS6258598B2 - - Google Patents

Info

Publication number
JPS6258598B2
JPS6258598B2 JP18421580A JP18421580A JPS6258598B2 JP S6258598 B2 JPS6258598 B2 JP S6258598B2 JP 18421580 A JP18421580 A JP 18421580A JP 18421580 A JP18421580 A JP 18421580A JP S6258598 B2 JPS6258598 B2 JP S6258598B2
Authority
JP
Japan
Prior art keywords
data
pulse
sampling
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP18421580A
Other languages
English (en)
Other versions
JPS57107688A (en
Inventor
Toshuki Tanabe
Hiroo Kitazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP18421580A priority Critical patent/JPS57107688A/ja
Publication of JPS57107688A publication Critical patent/JPS57107688A/ja
Publication of JPS6258598B2 publication Critical patent/JPS6258598B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/08Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Description

【発明の詳細な説明】
この発明は文字情報を含むテレビジヨン信号を
受信し再生するシステム等に用いて有効なサンプ
リングパルス補正方式に関する。 通信システムにおいて、送られてくるデータを
サンプリングパルスにてサンプリングする場合、
データのビツトとサンプリングパルスの位相は精
度よく一致していることが要求される。しかしな
がら、送られてくるデータは外乱とか内部要因に
よつて、常に一定の位相、振幅に保たれていると
は限らない。このため、サンプリングパルスの位
相を自動調整することによつて正確にデータを抽
出する手段が望まれている。 この発明は上記の事情に鑑みてなされたもの
で、自動的にサンプリング用のクロツクパルスの
位相を調整することはもちろんのこと、送られて
くるデータのスライスレベルをも自動的に調整し
て、データを正確に抽出することのできるサンプ
リングパルスを得るサンプリングパルス補正方式
を提供することを目的とする。 以下この発明の実施例を図面を参照して説明す
る。 まずこの発明が適用されたカラーテレビジヨン
受像機における文字多重放送受信システムについ
て説明する。 文字多重放送にて扱われるテレビジヨン信号の
フオーマツトは、第1図に示すように設定されて
いる。 第1図a,bは、複合映像信号の最初のフイー
ルドと次のフイールドの垂直帰線期間部分を示す
もので、Vは垂直同期信号である。この垂直帰線
期間部分の後部、たとえば前のフイールドが終つ
てから20H目(H;1水平期間)には、文字放送
パケツト1,2が設定されている。この文字放送
パケツトのフオーマツトは、 第1図cに示すように設定されている。Hは水
平同期信号であり、5はカラーバーストである。
文字放送パケツト2は、ヘツダー部6、情報部7
によつて形成されている。この文字放送パケツト
2は、さらに詳細に示すと、第1図dに示すよう
になる。即ち、ヘツダー部6には、クロツク・ラ
ンイン(Clock run in)信号CRI、フレーミング
コードFC、アイデンテイフアイコードIDC、プ
ログラムコードPC1,PC2等によつて構成され
ている。 クロツクランイン信号CRIは、この文字放送パ
ケツト内のデータをサンプリングするに必要なク
ロツクパルスの位相合わせを行うための信号であ
る。フレミングコードFCは、データの始まりを
あらわすコードである。アイデンテイフアイコー
ドIDCは、表示形態とか伝送信号形式等を識別さ
せるためのコード、プログラムPC1,PC2は、
文字情報番組の種類を示すコードである。 上記したような文字放送パケツトは、たとえば
第2図に示すようなシステムにて処理される。1
1は、文字多重放送によるテレビジヨン信号の中
間周波が入力される入力端子である。この入力端
子に加えられた信号は、映像検波回路12によつ
て映像検波される。映像検波された複合映像信号
は、文字放送パケツトを抽出するとともに、波形
整形を行う波形整形回路13に入力される。ま
た、複合映像信号は、垂直同期信号V、水平同期
信号Hを分離する同期分離回路21に入力され
る。 前記同期分離回路21から分離された垂直同期
信号V、水平同期信号Hは、垂直位置カウンタ2
2に入力される。この垂直位置カウンタ22は、
垂直同期信号Vでリセツトされ、水平同期信号H
を計数するもので、前記文字放送パケツトが重畳
されている位置に対応した抜きとりパルスを得る
ことができる。 垂直位置カウンタ22にて得られた抜きとりパ
ルスは、前記波形整形回路13に入力される。こ
れによつて、波形整形回路13は、第1図で説明
した文字放送パケツトを抜きとり、かつ、その波
形整形を行う。この波形整形回路13から得られ
た出力は、サンプリング回路14に入力されると
ともに、クロツクランイン信号検出回路16に入
力される。 クロツクランイン信号検出回路16は、第1図
dで示した、クロツクランイン信号CRIを抽出す
るもので、その抽出されたクロツクランイン信号
は、クロツクパルス発生回路17に入力される。
このクロツクパルス発生回路17は、クロツクラ
ンイン信号と同期した連続クロツクパルスを発生
する機能を有する。このクロツクパルス発生回路
17から出力される連続クロツクパルスは、前記
サンプリング回路14に入力され、データサンプ
リングパルスとして用いられる。 サンプリング回路14においては、データサン
プリングパルスによつて、先の第1図dに示した
ような各種のデータがサンプリングされ、直列か
ら並列に変換され、バツフアメモリ15に貯えら
れる。また、サンプリング回路14の出力は、フ
レーミングコード検出回路18にも入力される。
このフレーミングコード検出回路18は、予じめ
定められたフレーミングコードと入力されたコー
ドとの比較動作によつて検出し、このコードが完
全に一致した点を検出し、バツフアメモリにおけ
るデータの始まり部を設定するものである。フレ
ーミングコード検出回路18は、たとえば水平位
置カウンタ23からのクロツクパルスによつて駆
動される。 水平位置カウンタ23は、同期分離回路21か
らの水平同期信号Hによつてリセツトされ、前記
クロツクパルス発生回路17からのクロツクパル
スをカウントしている。この水平位置カウンタ2
3のカウント情報は、アドレス回路24にも加え
られている。また、このアドレス回路24には、
先の垂直同期信号も入力されている。このアドレ
ス回路24は、現在入力している複合映像信号に
よつて得られている画像の水平方向に関するアド
レスデータを発生することができる。ここでは、
基本クロツクとしてLC共振によるゲーテツド
OSCの発振クロツクを用いる。 上記の如くバツフアメモリ15には、文字放送
パケツトが到来したときに、その内容が格納され
る。このバツフアメモリ15に格納されたデータ
は、マイクロコンピユータによつて処理される。 中央演算処理装置(以下CPUと称する)30
は、バツフアメモリ15のデータ内容を解読す
る。たとえば、データ形式がどのようなもので、
プログラムがどのようなものであるかである。 たとえば、文字放送として、天気予報を映した
い場合を例にとつて説明する。天気予報を映した
い場合は、キーボード40を操作することによつ
て、天気予報データを処理するための指令信号を
入力することができる。天気予報のプログラム
は、第1図にて示したプログラムコードによつて
指定されている。たとえば、プログラムコード
PC1のデータが天気予報を送つているものとす
ると、このプログラムコードPC1は、CPU30
で演算処理される。この結果、このプログラムコ
ードPC1のデータが、キーボード40から指定
されたデータと一致するものであれば、バツフア
メモリ15のデータは天気予報のためのデータで
あることが判る。キーボード40から指定された
天気予報再生のための指令信号は、ランダムアク
セスメモリ32(以後RAMと称する)に格納さ
れている。 バツフアメモリ15から読み出された天気予報
のパターンデータは、最終的には文字データ、記
号データとしてパターンメモリ33に記憶され
る。色データは、カラーメモリ34に記憶され
る。 バツフアメモリ15から読み出されるデータ
は、そのものが文字データ、記号データとしてパ
ターンメモリ33に記憶されるが、伝送方式がコ
ード伝送方式の場合には、バツフアメモリ15か
ら読み出されたデータを解読して、リードオンリ
ーメモリ31(以後ROMと称する)から予じめ
定められているキヤラクタデータ、つまり文字と
か記号、図形データを読み出し、これをパターン
メモリ33等に記憶させてもよい。そのため、更
に、キヤラクタROM39が用意されている。 上記の如く、バツフアメモリ15から導出され
たデータに基き、パターンメモリ33には、文
字、記号、図形データが記憶されるのであるが、
垂直期間における文字放送パケツトを1回だけ抽
出するのみで、文字表示に充分なデータは得られ
ない。したがつて、垂直同期期間がある毎に、か
つ所望のプログラムが検出される毎に、前記パタ
ーンメモリ33に順次蓄積される。 パターンメモリ33、カラーメモリ34にデー
タを蓄積する場合、このデータを何れの番地に格
納するかは、たとえばデータとともに格納番地を
指定するアドレス指定データを入力していてもよ
い。 前記パターンメモリ33、カラーメモリ34に
記憶されているデータを読み出して表示させる場
合には、パターンメモリ33のデータは絵柄デコ
ーダ35を介して、またカラーメモリ34のデー
タは色デコーダ36を介して直流に変換されて、
出力インターフエース37で合成される。そし
て、複合映像信号と合成回路38にて合成され
る。パターンメモリ33、カラーメモリ34のデ
ータ読出しタイミングは、CPU30からの指令
信号による。CPU30は、常時アドレス回路2
4から入力されるアドレスデータ(現在画面ビー
ム照射位置に相当する)を解続している。このア
ドレスデータがRAM32に設定されている希望
の表示指定データと一致した場合に、これらのア
ドレスデータに対応する読み出し信号がパターン
メモリ33、カラーメモリ34に加えられる。表
示指示データは、RAM32に記憶されたプログ
ラムに含まれており、この表示指定データの変
更、プログラムの切換えに応じて、表示形態は
種々に設定することができる。 上述の如く動作するシステムにおいて、文字放
送パケツトのデータを誤りなくサンプリングする
ことは、その性能評価の上で重要である。 次に、この発明に係るクロツクパルス発生手段
について、第3図を参照して説明する。 第3図において52は、映像検波段からの信号
が加えられる入力端子であつて、これはスライス
回路10Gの一方の入力端子に接続されている。
このスライス回路10Gの出力は、出力端子53
を介してサンプリング回路14に入力される。し
たがつて、このスライス回路10Gは、先の波形
整形回路13に相当する。 一方入力端子50には、クロツクパルスが加え
られる。このクロツクパルスは8/5SCSC
色副搬送波の周波数)の連続クロツクであり、た
とえば受像機本体において色再生用に作り出して
あるカラーバーストにクロツクパルスを発振して
出力する同期したCW波(キヤリアウエーブ波)
を、PLL回路を用いて8/5倍したもので、発振回
路によつて作られている。このクロツクパルス
は、遅延手段10Aによつて補正され、サンプリ
ングパルス出力端子51に導出される。この出力
端子51の出力サンプリングパルスは、先のサン
プリング回路14にデータサンプリングパルスと
して入力される。 第3図のシステムは、データサンプリングパル
スを適正な位相に補正する機能と、データのスラ
イスレベルを適正なレベルに設定する機能を有す
る。 まず、このシステムは、先の遅延手段10A、
遅延量制御手段10B、スライスレベル制御手段
10C、デジタルアナログ変換器10F等を有す
る。さらにまた、補正サンプリングパルスと入力
データのクロツクランイン信号のデジタル位相検
波手段10D、このデジタル位相検波手段10D
から出力されたデータを、位相補正情報、スライ
スレベル補正情報に変換する変換器10E等を有
する。 次に各部の動作を説明するに、まず、入力端子
54には、ゲートパルスが入力される。このゲー
トパルスは、先のクロツクランイン信号の期間に
対応して、このシステムが動作するように、その
動作タイミングを設定するものである。このゲー
トパルスは、先の垂直位置カウンタ22、水平位
置カウンタ23のカウント情報を論理回路に加え
て、クロツクランイン信号に対応する補正期間に
発生される。このシステムが動作すると、まず第
1の処理として出力端子51に得られるデータサ
ンプリングパルスの延長量が設定される。また第
2の処理として、スライス回路10Gにおけるデ
ータスライスレベルが設定される。 第4図は、デジタル位相検波手段10D及び変
換器10Eの出力情報を説明するのに示したタイ
ミングチヤートである。 第4図aは、たとえば出力端子51から導出さ
れたサンプリングパルスであつて、同図bはスラ
イス回路10Gから出力されたデータであり、波
形整形されたものである。この場合は、データに
対してサンプリングパルスの位相が遅れている例
である。 入力データは、サンプリングパルスのタイミン
グによつて、ラツチ回路55にラツチされる。し
たがつて、ラツチ回路55の出力は、第4図cに
示すような波形となる。次に、このラツチ回路5
5の出力はシフトレジスタ56に入力されシフト
される。この場合、シフトレジスタ56のクロツ
クパルスとしては、インバータ58を介してサン
プリングパルスの反転したものが入力されるか
ら、このシフトレジスタ56の出力端子59,6
0の出力波形は、それぞれ第4図e,gに示すよ
うな波形となる。さらにまた、スライス回路10
Gの出力データは、シフトレジスタ57にも入力
される。このシフトレジスタ57も、サンプリン
グパルスを反転したクロツクパルスによつて駆動
されるもので、その出力61,62,63の波形
はそれぞれ第4図d,f,hに示すような波形と
なる。 第4図d,e,f,g,hの各出力は、変換器
10Eに入力される。この変換器10Eにおいて
は、入力データに応じて所定の出力データを得る
ように予じめ論理回路によつて取決めがなされて
いる。この取決められた変換表は、後に示すよう
になされている。
【表】
【表】 この変換表を参考に、第4図のような位相関係
にあつたとすると、変換出力情報は、(D1、D2
D3、D4)=(1、0、0、0)となる。(A0、A1
A2、A3、A4)=(0、1、1、0、0)である。
上記の如く、データサンプリングパルスとデータ
との位相関係が確認されれば、サンプリングパル
スの位相が遅れていることであるから、サンプリ
ングパルスの位相を速める方向へ制御する必要が
ある。この制御手段は、先の遅延量制御手段10
Bであつて、この動作は後述する。 次に、データサンプリングパルスの位相がデー
タに対して進んでいる場合は、第5図に示すよう
なタイミングチヤートになる。 第5図aはデータサンプリングパルスであつ
て、同図bはスライス回路10Gから出力された
データであり、波形整形されたものである。この
ような位相関係の場合は、ラツチ回路55、各シ
フトレジスタ56,57の出力端子59,60,
61,62,63の出力波形は第5図e,g,
d,f,hのようになる。そして変換表からわか
るように、変換器10Eの出力情報(D1、D2
D3、D4)は、(0、1、0、0)となる。 上述の如く、第4図のタイミングチヤートは、
データに対してサンプリングパルスの位相が遅れ
ている場合の例を示し、第5図のタイミングチヤ
ートはデータに対してサンプリングパルスの位相
が進んでいる場合の例を示している。即ち、デー
タに対してサンプリングパルスの位相が遅れてい
る場合、変換器10Eの出力情報は(D1、D2
D3、D4)=(1、0、0、0)進んでいる場合
(D1、D2、D3、D4)=(0、1、0、0)となる。
変換器10Eの出力情報D1、D2は、データに対
するサンプリングパルスの遅延量に関する制御情
報となる。また出力情報D3、D4は、後述するス
ライスレベルに関する制御情報となる。 次に、上記データD1、D2を利用する遅延量制
御手段10Bについて説明する。即ち、上記情報
D1、D2を出力する出力端子64,65それぞ
れ、ナンド回路71,72の第3入力端子に接続
されている。このナンド回路71,72の第2入
力端子には、先の出力端子51からのサンプリン
グパルスが入力される。また、このナンド回路7
1,72の第3入力端子には、先のゲートパルス
も加えられる。したがつて、ナンド回路71,7
2は、それぞれ3入力が同時に存在したときに出
力パルスを得る。ナンド回路71,72の出力パ
ルスは、それぞれカウンタ73,74に入力され
る。 ナンド回路71,72は、何れか一方から出力
パルスを得ることができ、カウンタ回路73,7
4はそのカウント値がコンパレータ75により比
較される。このコンパレータ75は、カウンタ回
路73のカウント値が大きい場合は、出力端子7
6に「1」、出力端子77に「0」を出力し、ま
たカウンタ回路74のカウント値が大きい場合は
出力端子76に「0」、出力端子77に「1」を
出力する。コンパレータ75の出力端子76,7
7は、アンド回路78,79の各第2入力端子に
接続されている。一方アンド回路78,79の第
1入力端子には、タイミングパルスP1が加えられ
る。このタイミングパルスは、コンパレータ75
からの比較結果が得られた後に、例えばフレーミ
ング信号が開始するときに、加えられる。この結
果、アンド回路78あるいは79からは、アツプ
ダウンカウンタ80に対して、アツプカウントあ
るいはダウンカウントの指令信号が出力される。
これによつて、アツプダウンカウンタ80の出力
情報が可変され、これが遅延量補正手段10Aに
入力される。 ゲートパルスがクロツクランイン信号の期間入
力端子54に与えられると、そのときの情報
D1、D2に応じて、カウンタ73あるいは74は
データサンプリングパルスをカウントすることに
なる。そして、コンパレータ75の比較動作が得
られ、フレーミング信号の開始時には、アツプダ
ウンカウンタ80の出力データが決定される。な
おカウンタ73,74の内容は、文字放送パケツ
トの期間が終つた頃に、タイミングパルスP2が加
えられてクリアされ、次の回の動作に備える。 次に上記アツプダウンカウンタ80からの出力
情報の利用について説明する。この出力情報は、
選択回路85,86の制御情報として用いられ
る。つまり、アツプダウンカウンタ80の出力端
子81,82,83,84は、選択回路85,8
6の制御端子81a,82a,83a,84aに
接続される。この場合、最上位ビツトの出力端子
84aは、選択回路85の制御端子には直接、ま
た選択回路86の制御端子にはインバータ87を
介して接続される。このため、最上位ビツトの出
力端子84aが「0」の場合は、選択回路85が
動作モードとなり、選択回路86が非動作モード
となる。また最上位ビツトの出力端子84aが
「1」の場合は選択回路85が非動作モードとな
り、選択回路86が動作モードとなる。 選択回路85は、その制御情報に基き、アンド
回路88〜95の入力端子のパルスのうち、何れ
か一つを選択して出力端子85aに導出する。ま
た選択回路86も、その制御情報に基きアンド回
路96〜102の入力端子のパルス、アンド回路
102の出力端子のパルスのうち何れか一つを選
択して出力端子86aに導出する。選択回路85
あるいは86から導出された補正サンプリングパ
ルスは、ナンド回路104、イクスクルーシブオ
ア回路105を通して出力端子51に導出され
る。また、イクスクルーシブオア回路105に
は、ラツチ回路107の出力も加えられる。これ
は、アツプダウンカウンタ80がオーバーフロー
した場合には、データとサンプリングパルス位相
が大きく異つていることであるから、ナンド回路
106、ラツチ回路107を通してサンプリング
パルスを逆相に反転し、必要とされる遅延素子
(アンド回路88〜102)の数を半減するため
である。 上記の如く、補正サンプリングパルスは、アツ
プダウンカウンタ80からの情報に基き、その遅
延量が決定されて出力される。アンド回路88,
89,90,91,92,93,94…102の
入力端の各信号波形は第6図a〜g…hに示すよ
うになり、これらの何れかが選択される。第6図
iは、第6図fの信号が選択されて導出され、出
力端子51にあらわれた場合の例である。 次にデータスライスレベルに関する制御系につ
いて説明する。スライスレベルに関して基本とな
る情報は、変換器10Eの出力情報(D3、D4)で
ある。 即ち、出力情報(D3、D4)を導出する出力端子
66,67は、ナンド回路110,111の第2
入力端子に接続されている。このナンド回路11
0,111の第1入力端子には、出力端子51か
ら得られるデータサンプリングパルスが加えられ
る。またナンド回路110,111の第3入力端
子には、先のゲートパルスが加えられる。またナ
ンド回路110の第4入力端子には、アツプダウ
ンカウンタ118のアツプカウント時のオーバー
フロー出力が加えられる。さらにまたナンド回路
111の第4入力端子には、アツプダウンカウン
タ118のダウンカウント時のオーバーフロー出
力が加えられる。ナンド回路110,111、カ
ウンタ112,113、コンパレータ114、ア
ンド回路115,116、アツプダウンカウンタ
117,118等は、先の遅延量を制御するため
の補正量制御手段10Bと同様な動作を得る。こ
の場合は、可変範囲(出力データ)を大きくする
ために、アツプダウンカウンタ117,118を
縦列接続した構成である。 アツプダウンカウンタ117,118の出力情
報は、デジタルアナログ変換器10Fに入力され
る。そしてこれのアナログ出力は、データのスラ
イス回路10Gにスライスレベル設定用の信号と
して入力される。 次にデータをスライス回路に入力して、スライ
スレベルを適切なレベルに設定することの必要性
について述べる。つまり入力端子52に入力する
データが第7図aに示すような波形であり、その
適切なスライスレベルが図示のS1であつたとする
と、出力は同図bに示すようなデユーテイーが50
%の方形波信号となる。このデータを周波数が2
倍のクロツクパルス(同図cに示す)でサンプリ
ングすれば、該データの正確なデジタル変換され
たコードを得ることができる。ところがスライス
レベルが図示のS2に変化すると、スライス回路1
0Gの出力データは、第7図dに示すようにな
る。これをデータサンプリングパルス(同図eに
示す)でサンプリングした場合、図示の?で示す
位置のコードにあいまいな部分が生じ、正確なサ
ンプリングが得られない。したがつて、スライス
レベルを適切なレベルに設定する必要がある。 次にスライスレベルが高すぎた場合の制御動作
について、第8図の信号波形を参照して説明す
る。第8図aはサンプリングパルスであつて、同
図bはスライス回路10Gから出力されたデータ
である。このデータは、スライスレベルが高かつ
たためにパルスデユーテイーが50%以下になつて
いる。さらに同図cは、ラツチ回路55の出力で
あり、データのサンプリング状態が不安定であり
「0」となつている。この結果、変換器10Eの
入力端子59〜63の信号波形は、第8図e,
g,d,f,hの如くなる。このような信号が入
力した場合、変換器10Eの出力(D1〜D4)は、
第8図i〜lに示すように、(D1、D2、D3、D4
=(0、0、0、1)となる。この結果、スライ
スレベルに関する基本情報(D3、D4)が(0、
1)になつたことから、カウンタ113のカウン
ト値が可変され、アツプダウンカウンタ117,
118の出力情報が可変される。この出力情報
は、スライスレベルを下げる方向に変化し、スラ
イス回路10Gにおけるスライスレベルを適正な
ものに設定することができる。 上述したこの発明によるデータサンプリング方
式によると、特にデータサンプリングパルスの修
正を行うのに、その遅延量とスライスレベルの補
正機能を備えており、データのサンプリングを正
確なものとし得る。 この発明にあつては、デジタル位相検波段10
Dにおいて、補正サンプリングパルスと、入力デ
ータとの位相比較を行ない、その位相誤差に応じ
て出力端子59〜63に位相誤差に応じた情報を
得る。この場合、設定された入力データの周波数
に対して、補正サンプリングパルスの周波数は2
倍である。 次に、前記デジタル位相検波段10Dからの情
報が変換器10Eに入力される。これにより補正
サンプリングパルスの位相を調整するための情報
D1、D2、データのスライスベルを調整するため
の情報D3、D4は、予じめ変換テーブル(表)が
設定された変換器10Eから得られる。つまり、
変換器10Eは、入力情報に応じて、制御対象を
振り分けることになる。変換テーブル(表)は、
補正サンプリングパルスとデータとの位相が細か
いずれの場合は主として遅延量を制御するため情
報D1あるいはD2を可変し、大きいずれの場合は
スライスレベル制御するための情報D3あるいは
D4を可変するように設定されている。 このように、デジタル位相検波手段10Dと変
換器10Eとは、補正サンプリングパルスとデー
タとの位相比較を行い、かつ補正サンプリングパ
ルスの遅延(位相)量制御情報とデータのスライ
スレベル制御情報とを得ることができる。 次に変換器10Eから出力された情報D1〜D4
に基き、補正量を決定する場合、遅延量制御手段
10Bにおいては、カウンタ73,74、コンパ
レータ75、アンド回路78,79、アツプダウ
ンカウンタ80を用い、また、スライスレベル制
御手段10Cにおいても、カウンタ112,11
3、コンパレータ114、アンド回路115,1
16、アツプダウンカウンタ117,118を用
いている。 このことは、制御範囲を非常に細かいステツプ
で可変できるので、サンプリング精度を向上でき
る利点を有する。また、ビツト数(アツプダウン
カウンタ)を大きくすることによつて、広い制御
範囲を設定できることを意味する。よつて、サン
プリングパルスとデータとの最適位相合わせをよ
り一層正確に得られ、データの安定したかつ正確
なサンプリングに寄与できるものである。 上記したようにこの発明は自動的にサンプリン
グ用のクロツクパルスの位相を調整することはも
ちろんのこと、送られてくるデータのスライスレ
ベルをも自動的に調整して、データを正確に抽出
することのできるサンプリングパルス補正方式を
提供することができる。
【図面の簡単な説明】
第1図a〜dは文字多重放送にて用いられる文
字放送パケツトのフオーマツトを説明する図、第
2図は文字放送パケツトを処理するためのシステ
ムを示す図、第3図はこの発明の一実施例を示す
構成説明図、第4図a〜l、第5図a〜lはデジ
タル位相検波手段、変換器の動作を説明するのに
示したタイムチヤート、第6図a〜iは遅延手段
の動作を説明するのに示したタイムチヤート、第
7図a〜eは、データに対するスライスレベルを
設定することの必要性を説明した信号波形図、第
8図a〜lは、スライスレベルが高いときのデジ
タル位相検波手段、変換器の動作を説明するのに
示したタイムチヤートである。 10A……遅延手段、10B……遅延量制御手
段、10C……スライスレベル制御手段、10D
……デジタル位相検波手段、10E……変換器、
10F……デジタルアナログ変換器、10G……
スライス回路、71,72,110,111……
ナンド回路、73,74,112,113……カ
ウンタ、75,114……コンパレータ、78,
79,115,116……アンド回路、80,1
17,118……アツプダウンカウンタ。

Claims (1)

  1. 【特許請求の範囲】 1 設定されるスライスレベルに従つて抽出すべ
    きデータをスライスするスライス手段と、 このスライス手段によつてスライスされたデー
    タをサンプリングするためのサンプリングクロツ
    クと同一周波数で、夫々互いに異なつた位相を有
    するパルス列を発生するパルス列発生手段と、 このパルス列発生手段から発生されるパルス列
    のいずれか一つを設定されるパルス選択データに
    従つて前記サンプリングパルスとして選択して出
    力するパルス列選択手段と、 このパルス列選択手段から出力されたサンプリ
    ングパルスの少なくとも2倍の周波数を有するパ
    ルスで、前記スライスされたデータの少なくとも
    1周期期間をサンプリングして、該サンプリング
    パルスの位相及び前記スライスレベルの状態を検
    出する状態検出手段と、 この状態検出手段の検出結果に基づいて、前記
    サンプリングパルスの位相及び前記スライスレベ
    ルを適切な位相及びレベルに設定するための位相
    補正データ及びレベル補正データを出力する補正
    データ出力手段と、 この補正データ出力手段から所定期間に出力さ
    れる位相補正データを該位相補正データの種類に
    応じて計数し、計数値の多い種類の位相補正デー
    タに基いて前記パルス選択データを補正して前記
    パルス列選択手段に設定する位相補正手段と、 前記補正データ出力手段から所定期間に出力さ
    れるレベル補正データを該レベル補正データの種
    類に応じて計数し、計数値の多い種類のレベル補
    正データに基いて前記スライスデータを補正して
    前記スライス手段に設定するレベル補正手段とを
    具備したことを特徴とするサンプリングパルス補
    正方式。
JP18421580A 1980-12-25 1980-12-25 Sampling pulse correcting system Granted JPS57107688A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18421580A JPS57107688A (en) 1980-12-25 1980-12-25 Sampling pulse correcting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18421580A JPS57107688A (en) 1980-12-25 1980-12-25 Sampling pulse correcting system

Publications (2)

Publication Number Publication Date
JPS57107688A JPS57107688A (en) 1982-07-05
JPS6258598B2 true JPS6258598B2 (ja) 1987-12-07

Family

ID=16149375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18421580A Granted JPS57107688A (en) 1980-12-25 1980-12-25 Sampling pulse correcting system

Country Status (1)

Country Link
JP (1) JPS57107688A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020166720A1 (ja) 2019-02-14 2020-08-20 株式会社タダノ アウトリガ制御装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58172081A (ja) * 1982-04-02 1983-10-08 Hitachi Ltd 同期クロツク発生回路
JPS58204686A (ja) * 1982-05-21 1983-11-29 Sharp Corp 文字多重放送受信装置におけるサンプリングクロツク発生回路
JPS59143481A (ja) * 1983-02-04 1984-08-17 Matsushita Electric Ind Co Ltd デ−タクロツク復調装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020166720A1 (ja) 2019-02-14 2020-08-20 株式会社タダノ アウトリガ制御装置

Also Published As

Publication number Publication date
JPS57107688A (en) 1982-07-05

Similar Documents

Publication Publication Date Title
US5453794A (en) Multistandard video signal decoder
US4636859A (en) Didon digital demodulator
JPH0159795B2 (ja)
US20020008776A1 (en) Broadcast text data sampling apparatus and broadcast text data sampling method
US4745476A (en) Television sound signal processing apparatus
JPS6258598B2 (ja)
JPS6258597B2 (ja)
JPS6151476B2 (ja)
JPH029750B2 (ja)
JPH0231553B2 (ja)
US6066970A (en) Circuit for producing clock pulses from an inputted base band signal
JPH027231B2 (ja)
JPS63160476A (ja) 文字放送の録画・再生方法
JPH0230229B2 (ja)
JPS635327Y2 (ja)
JPH037188B2 (ja)
JPH0124992Y2 (ja)
JPH031878B2 (ja)
JPS6151473B2 (ja)
JPS632511B2 (ja)
JPS581387A (ja) サンプリングクロツク再生回路
JPS589448A (ja) 多重化信号受信装置
JP2540325Y2 (ja) クローズドキャプション放送受信装置
JPS6362144B2 (ja)
JPS6131674B2 (ja)