JPS6258879A

JPS6258879A - 整流回路

Info

Publication number: JPS6258879A
Application number: JP19477385A
Authority: JP
Inventors: Shizuo Yagi; 八木　志津夫; Isao Akitake; 秋武　勇夫; Shuzo Matsumoto; 脩三松本; Hironori Hanabusa; 花房　宏典
Original assignee: Hitachi Ltd; Hitachi Video Engineering Co Ltd
Current assignee: Hitachi Ltd; Hitachi Industry and Control Solutions Co Ltd
Priority date: 1985-09-05
Filing date: 1985-09-05
Publication date: 1987-03-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、ＩＣ化、ＬＳＩ化に好適な整流回路に関する
。

〔発明の背景〕

従来の整流回路には、例えば、昭和５５年２月２５日発
行の大越孝敬著　「基礎室、子回路ｊ　　ｐ−２０９〜
２１２に記載されるように、ダイオードが甲いられてい
る。かかる整流回路をバイポーラ形ＩＣ化することは容
易に実現できるが、これをＭ　ＯＳ　（Ｍ　ｅｔａｌ　
Ｏｘｉｄｅ　Ｓ　ｅｍｉｃｏｎｄｕｃｔｏｒ　）ヤニＣ
化すると、ダイオードの特性のバラツキが大きいために
、ダイオードをＩＣ内に紹み込むことができず、外付は
素子としなければならなかった。

このために、ＭＯ８型ＩＣ化された従来の整流回路は大
型になるし、また、生産性の点でも間頼があった。

〔発明の目的〕

本発明の目的は、かかる従来技術の問題点を解消し、外
付は部品を除いてＭＯ８型ＩＣ化を実現可能とした整流
回路を提供するにある。

〔発明の概要〕

この目的を達成するために、本発明は、入力信号電圧を
サンプリングし、これによって得られた各サンプル電圧
を常に一定極性で出力することにより、該入力信号電圧
の整流出力電圧を得るようにした点に特徴がある。

〔発明の実施例〕

以下、本発明の実施例を図面によって説明する。

節１図は本発明による整流回路の一実施例を示す回路図
であって、１は入力端子、２Ａ、２Ｂはサンプルホール
ド回路、２１〜２８はスイッチ、３１．３２はコンデン
サ、４は比較器、５は出力端子である。

同図において、整流されるべき入力信号電圧（被整流信
号電圧）ａが入力される入力端子１は、サンプルホール
ド回路２Ａ、２Ｂおよび比較器４に接続されている。

サンプルホールド回路２人は、入力端子１と接地端子と
の間に直列に接続されたスイッチ２１゜２２と、接地端
子とサンプルホールド回路２人の出力端子との間に直列
に接続されたスイッチ２３゜２４と、スイッチ２１，２
２０接続点とスイッチ２３．２４の接続点との間に接続
されたコンデンサ３１とからなる。また、サンプルホー
ルド回路２Ｂは、入力端子１とこのサンプルホールド回
路２Ｂの出力端子との間に直列に接続されたスイッチ２
５．２６と、スイッチ２５．２６の接続点と接地端子と
の間ｋｖ５続されたコンデンサ３２とからなる。サンプ
ルホールド回路２人の出力端子はスイッチ２７を介し、
また、サンプルホールド回路２Ｂの出力端子はスイッチ
２８を介して、夫々出力端子５に共通に接続されている
。

スイッチ２１．２３．２５は共通のクロックφ１によっ
てオン、オフ制御され、スイッチ２２，２４゜２６はこ
のクロックφ、と逆位相のクロックφ。

によって同時にオン、オフ制御される。

比較器４は、被整流信号電圧ａと基準電圧とを比較し、
互いに逆位相のスイッチ信号ｅ、ｄを発生する。ここで
は、説明を簡潔にするために、この基準電圧な零（Ｖ）
（接地電位）とし、比較器４は被整流信号電圧ａの極性
を判定するものとする。スイッチ２７はスイッチ信号ｄ
によってオン、オフ制御され、スイッチ２８はスイッチ
信号ｅＶＣよってオン、オフ制御される。これによって
スイッチ２７．２８は交互にオンし、サンプルホールド
回路２Ａ、２Ｂの出力電圧す、ｃを交互に選択して出力
端子５に供給する。

次に、この実施例の動作を、第１図の各部の信号の波形
を示す２２図を用いて説明する。なお、第２図の各信号
には第１図の対応する信号と同一符号をつけている。

まず、サンプルホールド回路２Ａにおいては、スイッチ
２１．２３がクロックφ、によってオンすると、スイッ
チ２２．２４はオフしているから、そのときの被整流信
号電圧ａの瞬時値に応じた電流がスイッチ２１．コンデ
ンサ３１．スイッチ２３を介して流れ、コンデンサ３１
で充電あるいは放電が行なわれる。これにより、コンデ
ンサ３１には、スイッチ２１．２３が閉じたときの被整
流信号電圧ａの瞬時値に応じた電圧がホールドされる。

すなわち、被整流信号電圧ａがサンプリングされてコン
デンサ３１にホールドされる。

次いで、クロックφ、ＶＣよってスイッチ２２゜２４が
メンすると、スイッチ２１．２３はオフするから、コン
デンサ３１にホールドされているサンフル電圧がサンプ
ルホールド回路２人から出力される。以上のように１ス
イツチ２１〜２４およびコンデンサ３１は動作し、これ
らはヌイツチト・キャパシタ回路を構成している。この
とき、コンデンサ３１からサンプル電圧を取り出す端子
は、コンデンサ３１にこのサンプル電圧を取り込む端子
とは反対側であるから、サンプルホールド回路２人が出
力するサンプル電圧は、コンデンサ３１に取り込まれる
ときのこのサンプル電圧とは極性が逆である。すなわち
、サンプルホールド回路２人の出力信号すは、クロック
φ、の周期毎にサンプルホールドされたものではあるが
、被整流信号電圧ａが極性反転されたものである。

これに対して、サンプルホールド回路２Ｂにおいては、
クロックφ１によってスイッチ２５が閉じると、スイッ
チ２６は開き、被整流信号電圧ａのサンプル電圧がコン
デンサ３２にホールドされる。次いで、クロックφ、に
よってスイッチ２６が閉じ、スイッチ２５が開いてコン
デンサ３２にホールドされているサンプル電圧がサンプ
ルホールド回路２Ｂから出力される。以上のようにスイ
ッチ２５．２６およびコンデンサ３２は動作し、これら
もスイツチト・キャパシタを構成している。

このとき、コンデンサ３２のサンプル電圧の取り込み端
子と取り出し端子とは同一であるから、サンプルホール
ド回路２Ｂから出力されるサンプル電圧と、コンデンサ
３２に取り込まれるときのこのサンプル電圧とは極性が
同じである。したがって、サンプルホールド回路２Ｂの
出力電圧Ｃは被整流信号電圧ａと同極性である。

スイッチ２７は、比較器４からのスイッチ信号ｄにより
、被整流信号電圧ａが負極性の期間オンし、正極性の期
間オフするように制御される。これとは逆に、スイッチ
２８は、比較器４からのスイッチ信号ｅにより、被整流
信号電圧ａが正極性の期間オンし、負極性の期間オフす
るように制御される。このために、スイッチ２７により
、サンプルホールド回路２人の出力電圧すの正極性の期
間が、またスイッチ２８により、サンプルホールド回路
２Ｂの出力信号Ｃの正極性の期間が交互に抽出され、出
力端子５には、被整流信号電圧ａが正極性に全波整流さ
れた出力電圧ｆが得られる。

このようにして被整流信号電圧ａを全波整流することが
できるが、ダイオードが用いられていないために、全体
としてＭＯ８型ＩＣ化しても、整流特性にバラツキは生
じない。

なお、スイッチ２７をスイッチ信号ｅで制御し、スイッ
チ２８をスイッチ信号ｄで制御することにより、被整流
信号電圧ａを負極性に全波整流することもできる。

第３図は本発明による整流回路の他の実施例を示す回路
図であって、第１図に対応する部分には同一符号をつけ
て重複する説明を省略する。

第１図で示した実施例では、スイッチ２８の入力側にサ
ンプルホールド回路２Ｂを設け、全波整流を行なわせる
ものであったが、第３図のこの実施例では、スイッチ２
８の入力側を接地したものであり、これによって半波整
流を行なわせるものである。

すなわち、第３図において、サンプルホールド回路２人
からは、第２図で示した波形の出力電圧すが得られ、こ
れがスイッチ信号ｄでオン、オフ制御されるスイッチ２
７に供給されるが、スイッチ信号ｅでオン、オフ制御さ
れるスイッチ２８には、接地電圧が供給される。この接
地電圧は比較回路４の上記基準電圧Ｋ［しい。

スイッチ２７は、被整流信号電圧ａが負極性の期間オン
し、サンプルホールド回路２人の出力信号すの正極性の
部分を抜き出し、スイッチ２８は、被整流信号電圧ａが
正極性の期間オンし、接地電圧を抜き出す。したがって
、被整流信号電圧ａの負極性の部分を反転した正極性の
電圧と接地電圧とが交互に選択されて、出力端子５に被
整流信号電圧ａを正極性に半波整流した出力電圧ｆ′が
得られる。

第４図は本発明による整流回路のさらに他の実施例を示
す回路図であって、６はアンドゲートであり、第１図に
対応する部分には同一符号をつけて重複する説明を省略
する。

この実施例は、スイッチ２７の入力側を接地し、かつ、
クロックφ、と比較器４かものスイッチ信号ｅとを入力
とするアンドゲート６の出力クロッりφ、によってサン
プルホールド回路２Ｂのスイッチ２６をオン、オフし、
第１図におけるスイッチ２８を省いた点で、ｐＪ１図に
示した実施例と異なるものであり、こねによって被整流
信号電圧ａを半波整流するものである。

第４図において、スイッチ２７は比較器４からのスイッ
チ信号ｄによってオン、オフ制御され、被整流信号電圧
ａの負極性期間、比較器４の上記基準電圧に等しい接地
電圧を出力する。

一方、アンドゲート６は、比較器４からのスイッチ信号
Ｃにより、被整流信号電圧ａの正極性期間クロックφ、
を通過させ、これがクロックφ。

としてサンプルホールド回路２Ｂのスイッチ２６をオン
、オフ制御する。これＫより、サンプルホールド回路２
Ｂからは、被整流信号電圧ａのうちの正極性の期間の電
圧Ｃ′が正極性で出力される。

したがって、出力端子５には、被整流信号電圧ａが正極
性に半波整流された電圧ｆ“が得られる。

第３図および第４図に示した実施例も、ダイオードを用
いていないから、全体をＭＯ３型ＩＣ’化しても、バラ
ツキのない整流特性が得られる。なお、これら実施例に
おいても、スイッチ２７をスイッチ信号ｅでオン、オフ
制御し、スイッチ２８をスイッチ信号ｄで、また、スイ
ッチ２６（第４図）をスイッチ信号ｄとクロックφ２と
のアンド処理出力でオン、オフ制御することＫより、被
整流信号電圧ａを負極性に半波整流することもできる。

さらにまた、第１図および第３図において、サンプルホ
ールド回路２Ａ、２Ｂ内でのスイッチ２２゜２４．２６
のオン、オフ制御するクロックを、第４図に示すスイッ
チ２６のオン、オフ制御するり四ツクの形成手段を同じ
手段で形成することもでき、これによって、これらサン
プルオールド回路２Ａ、２Ｂの出力側のスイッチ２７．
２８を省略することができる。

比較器４に設定される上記基準電圧は、必要に応じて零
（Ｖｌ以外の任意の値に設定できる。しかし、第３図に
おけるスイッチ２８の入力側の電圧、第４図におけるス
イッチ２７０入力側の電圧は、夫々この基準電圧に一致
させる。このときｋは、被整流信号電圧ａは、この基準
電圧未満あるいは以下に全波あるいは半波整流される。

〔発明の効果〕

以上説明したように、本発明によれば、全ての素子をＩ
Ｃ内に組み込んでＭＯ８型ＩＣ化しても、バラツキのな
い整流特性が得られるものであって、整流回路の小型化
を促進し、整流回路の特性を均一化して生産性の向上を
実現できるという優れた効果を斐ることかできる。

【図面の簡単な説明】

第１図は本発明による整流回路の一実施例を示す回路図
、第２図は第１図の各部の信号を示す波形図、第３図お
よび第４図は夫々本発明による整流回路の他の実施例を
示す回路図である。ｌ・・・・・・入力端子、２Ａ、２Ｂ・・・・・・サン
プルホールド回路、４・・・・・・比較器、５・・・・
・・出力端子、６・・・・・・アンドゲート。第１図第２図第３図

Claims

【特許請求の範囲】

（１）被整流信号電圧が設定された基準電圧以上となる
第１の期間と該被整流信号電圧が該基準電圧未満となる
第２の期間とを検出する第１の手段と、少なくとも一方
が該被整流信号電圧に応じた２つの信号電圧を出力する
第２の手段と、該第１、第２の期間毎に該第２の手段か
ら出力される２つの信号電圧を交互に選択する第３の手
段とからなり、該第３の手段から該被整流信号電圧を整
流した信号電圧を得ることができるように構成したこと
を特徴とする整流回路。
（２）特許請求の範囲第（１）項において、前記第２の
手段は、スイツチト・キャパシタによつて前記被整流信
号電圧をサンプルホールドして前記被整流信号電圧と逆
相の信号電圧を出力する第１のサンプルホールド回路と
、スイツチト・キャパシタによつて前記被整流信号電圧
をサンプルホールドして前記被整流信号電圧と同相の信
号電圧を出力する第２のサンプルホールド回路とからな
り、前記被整流信号電圧を全波整流することを特徴とす
る整流回路。
（３）特許請求の範囲第（１）項において、前記第２の
手段は、スイツチト・キャパシタによつて前記被整流信
号電圧をサンプルホールドして前記被整流信号電圧と逆
相あるいは同相の信号電圧を出力するサンプルホールド
回路と、前記第１の手段で設定された基準電圧に等しい
一定の信号電圧を出力する手段とからなり、前記被整流
電圧を半波整流することを特徴とする整流回路。