JPS6258910B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はインクジエツト記録装置に関するもの
で、特に１ドツトライン（以下「１ライン」とい
う）分の画像信号を１個のメモリで記憶・読み出
しするようにした安価で、集積化に適したインク
ジエツト記録装置に関するものである。

（従来の技術） 一般に、偏向型インクジエツト記憶装置を複写
機等に用いた場合、原稿の画像はラインスキヤナ
ーによつて読み取られ、１ラインシリアル信号と
して記録装置に送られてくる。このため、１ライ
ンシリアル信号を記録装置のヘツド構成に応じた
データ配列に直した上でヘツドに信号を供給して
印写する必要がある。例えば、ラインスキヤナー
によつて読み取られた１ラインのシリアル信号
D₁，D₂，…，D₃₆₀₀が記録装置に送られてきて、
これを第５図に示すように、各々が60段（一般的
にはｍ段）偏向の60個（一般的にはｍ個）のイン
クジエツトヘツドH₁，H₂，…，H₆₀を用いて、
210mmに3600個（60×60）のドツトからなる印
写ドツトラインとして記録する場合には、インク
ジエツトヘツドH₁でD₁〜D₆₀を、H₂でD₆₁〜D₁₂₀
を、…，H₆₀でD₃₅₄₁〜D₃₆₀₀をそれぞれ受け持たせ
て一列に印写を行う。その際同り偏向段のドツト
は60個のインクジエツトヘツドで同時に印写され
る。即ち、まず（D₁，D₆₁，…D₃₅₄₁）のグループ
が同時に印写され、次の偏向位置にきたとき
（D₂，D₆₂，…D₃₅₄₂）のグループが印写され、とい
うように同じ偏向位置ごとに60個ずつ印写され
る。そのように一般的にｍ×ｍ個のドツトからな
る直列入力信号をｍドツトずつ間隔を隔てたグル
ープの並列信号に変換するために、従来は、ｍ段
（60段）のシフトレジスタをｍ個（60個）シリー
ズに接続し、１ラインの画像信号をいつたんシフ
トレジスタに記憶させ、各ヘツドに対応したｍ個
（60個）おきのシフトレジスタの各出力からデー
タを並列に読み出し、それぞれｍ個（60個）のヘ
ツドに供給して印写させていた。

（従来技術の問題点） しかしこのような従来の方法によると、シフト
レジスタに画像信号を記憶させるサイクルと、シ
フトレジスタより画像信号を読み出し、記録させ
るサイクルとが必要となる。すなわち、１ライン
分の画像信号をシフトレジスタに記憶させる間印
写が行われないため、印写スピードが低下すると
いう欠点を有していた。また、出力の数が多いた
め、パツケージのピン数が多くなり、集積化をは
かる場合、著しく不利であつた。そして、印写ス
ピードを向上させるために、シフトレジスタを２
組用い、交互に記憶・読み出しさせるようにする
ことも考えられるが、装置が複雑となり高価とな
つてしまうばかりでなく、集積化にも不利とな
る。

本発明は、１ライン分のメモリ１個で２組のシ
フトレジスタを用いた場合と同等のスピードで印
写可能であり、通常の１パツケージのRAMを用
いることにより実現可能で、メモリおよび周辺の
集積化に有利かつ安価な記憶装置を提供しようと
するものである。

（問題点を解決するための手段） 本発明は、偏向段数がｍであるｍ個のヘツドを
１ドツトラインのドツト配列方向に一定の間隔で
配列し、そのドツト配列方向と直角方向に記録紙
を相対的に送るインクジエツト記録装置におい
て、 少なくとも１ドツトライン分の画像信号を記憶
する記憶容量を持ち、各記憶サイクルが読み出し
期間とそれに続く書き込み期間とからなる記憶手
段と、 記憶手段の列方向にも行方向にも順次にアドレ
ス指定でき、１ドツトライン毎にアドレス指定の
方向が列方向と行方向に切換えられるアドレス指
定手段と、 記憶手段に対する順次のアドレス指定におい
て、記憶手段の各アドレスの記憶サイクルの読み
出し期間に、既に記憶されている画像信号の１ビ
ツトを読み出し、その書き込み期間に新たな１ド
ツトライン画像信号の１ビツトを書き込む制御手
段と、 読み出した画像信号をｍ個のヘツドに供給する
手段と を備えたことを特徴とする。

（作 用） 本発明は、各メモリサイクルが読み出しサイク
ルとそれに続く書き込みサイクルからなる記憶手
段をアドレス指定手段を用いて順次的にアドレス
指定をして１ドツトライン分のシリアルな画像信
号を書き込みおよび読み出しを行う。その際、本
発明では、記憶手段のアドレス指定の方向を１ド
ツトライン毎に縦方向と横方向とに交互に切り換
える。アドレス指定手段により記憶手段の行方向
に順次アドレス指定して１ドツトラインの画像信
号ａの各ドツトを各メモリサイクルの読み出し期
間に順次読み出しを行う時に、同じメモリサイク
ルの書き込み期間には記憶手段の行方向に順次ア
ドレス指定して次の１ドツトラインの画像信号ｂ
の各ドツトを書き込む。次にそのように書き込ま
れた１ドツトラインの画像信号ｂの読み出しにお
いては、アドレス指定手段により記憶手段の列方
向に順次アドレス指定してその１ドツトラインの
画像信号ｂの各ドツトを各メモリサイクルの読み
出し期間に順次読み出しを行うとともに、同じメ
モリサイクルの書き込み期間にはアドレス指定手
段により記憶手段の列方向に順次アドレス指定し
て更に次の１ドツトラインの画像信号ｃの各ドツ
トを書き込む。

このように、１ドツトライン毎に読み出しおよ
び書き込みアドレス指定の方向を交互に変えるよ
うにすることにより、あるラインの信号の読み出
しとその次のラインの信号の書き込みを同時的に
行うことができるので、記憶手段の小型高速化を
実現し、印写速度を高速化することができるもの
である。

（実施例） 以下図面と共に本発明の実施例を説明する。

まず、本発明の原理を60段偏向の60個（ｍ＝
60）のインクジエツトヘツドによる１ラインドツ
ト数が3600ドツト（ｍ×ｍ）からなる例について
説明する。１ラインの3600個のドツトの直列の画
像信号ａ（a₁，a₂，a₃，…a₃₆₀₀）は、第４図ａに
示すようにメモリの60行60列の領域に縦方向に順
次書き込まれる。このように書き込まれた画像信
号を第４図ｂに示すように、１列ずつ横方向に
a₁，a₆₁，a₁₂₁，…のように順次読み出し、各１列
の60個の読み出し信号を60個のインクジエツトヘ
ツドに並列に供給して印写する。

この第４図ｂの読み出しにおいて、メモリ技術
において周知のように各メモリサイクルには読み
出し半サイクルに続いて書き込みの半サイクルが
あるので、その書き込みの半サイクルを利用し
て、次のラインの入力画像信号ｂ（b₁，b₂，b₃，
…，b₃₆₀₀）を書き込む。

この入力画像信号ｂを次に第４図ｃに示すよう
に縦方向にb₁，b₆₁，b₁₂₁…のように順次読み出す
と、60個のヘツドによる印写信号が順次得られ
る。この読み出しにおいて、第４図ｂの場合と同
様に、後半の書き込みの半サイクルを利用して第
４図ｃに示すように、入力された次のラインの画
像信号ｃ（c₁，c₂，c₃，…，c₃₆₀₀）を縦方向に書
き込む。

このように、縦方向のアクセスと横方向のアク
セスを交互に行うことにより、あるラインの記憶
信号の読み取りと、次のラインの書き込みを同時
に（即ち同じメモリサイクルの前半と後半で）行
うことができ、印写速度を高速化することができ
るものである。

第１図は、本発明によるインクジエツト記録装
置のヘツド駆動システムの一実施例の全体構成図
で、１は1.5MHzのクロツク発生器、２は60進の
行アドレスカウンタ、３は60進の列アドレスカウ
ンタ、４は64×64ビツトのスタテイツクRAMを
用いたメモリユニツト、５は60段のシフトレジス
タ、６はラツチ回路、７は1/30分周回路、８は1/
２分周回路、９はそれぞれ60段の偏向を行う60個
のヘツドからなるヘツドユニツトである。

第２図は、第１図におけるメモリユニツト６の
構成を示す図で、１１は行をセレクトする行アド
レスデコーダ、１２は列をセレクトする列アドレ
スデコーダ、１３は64×64ビツトのメモリアレ
イ、１４，１５はゲート、R₀〜R₅は行アドレス
デコーダ１１の入力線、C₀〜C₅は列アドレスデ
コーダ１２の入力線である。

次に第１図、第２図についてその作用を第４図
を参照しながら説明する。

（） 印写に先立つて、１ライン分の画像信号
がゲート１４を通してメモリユニツト４に記憶
される。このとき画像信号は先頭から順に のように記憶される。

即ち、60進行アドレスカウンタ２がクロツク
発生器１の1.5MHzのクロツクをカウントアツ
プし、60発目のパルス（キヤリー）毎に60進列
アドレスカウンタ３がカウントアツプして行く
ことにより、第２図のメモリアレイ１３の縦方
向に順次記憶し、60個のデータを記憶し終わる
と次の列に順次記憶し、これを繰り返すことに
より縦方向に60個のデータが、横方向に60個の
データがそれぞれ第４図ａに示すように、記憶
される。即ち60×60＝3600のデータが格納され
る。

（） メモリユニツト４に3600ドツトのデータ
を記憶すると次に印写動作に移る。（）にお
いて縦方向に記憶されたが、各行の60個のデー
タは、各ヘツドの60段の偏向を与える信号であ
り、各ヘツドのＮ段目の偏向を与えるデータは
Ｎ列目に記憶されているので、各ヘツドを同時
に印写させて行くために、読み出しを横方向に
順次行う。即ち、60進列アドレスカウンタ３が
クロツク発生器１のクロツクをカウントアツプ
し、60をカウントする毎に発生するキヤリーを
60進行アドレスカウンタ２がカウントアツプし
て行く。これにより読み出しは、 の順、即ち60個の各ヘツドの偏向第１段目印写
用データ、各ヘツドの偏向第２段目印写用デー
タ、…各ヘツドの偏向第60番目印写用データの
順で読み出される（第４図ｂ参照）。

（） 読み出された信号は、ゲート１５を通し
て出力され、60段のシフトレジスタ５に送ら
れ、シリアル信号からパラレル信号に変換さ
れ、ラツチ回路６へ送られる。ラツチ回路６
は、シリアル信号の60ビツトおきの画像信号を
60個パラレル出力し、これがヘツドユニツト９
に加えられるので、各ヘツドのそれぞれの偏向
段の印写が同時に行われる。なお、ヘツドユニ
ツトは、荷電制御偏向型インクジエツトヘツド
である。

このようにして、画像信号の書き込み、読み出
し、印写が行われるわけであるが、読み出しのア
ドレス制御に際しては、メモリユニツトのＲ／Ｗ
（リードライト）端子には1.5MHzのクロツクが供
給されており、第３図に示すように1.5MHzのク
ロツクのHIGHの部分で読み出し動作が行われ、
LOWの部分で画像信号の記憶が行われるので同
一アドレスの内容を読み出した後、同一アドレス
に次のラインの画像信号の記憶が行われる。この
ようにして、次のラインは第２図のメモリアレイ
の横方向に順次記憶される。

（），（）において、横方向に順次読み出す
と同時に次のラインの書き込みを行つたので次の
ラインの印写においては、読み出し書き込みを縦
方向に行う。これにより印写と記憶が行われるこ
ととなる。

以上、（），（）を繰り返すことによりメモ
リユニツト１個により記録紙全面の印写が可能と
なる。なお、シフトレジスタ５の出力は、励振ク
ロツク50KHzを1/2分周した25KHzのクロツクの
立上りでラツチ回路６に読み込まれ、滴の発生と
同期がとられており、励振クロツク周波数に対し
て1/2のサイクルにすることにより、ガードドロ
ツプを発生させている。ガードドロツプを必要と
しない場合は、クロツク発生器１の周波数を倍に
し、1/60に分周して、これを励振クロツクとし
て、そのままラツチ回路６に送ることにより全滴
印写が可能となる。

なお、以上の説明では、64×64、即ち、4096ビ
ツトのRAMを用いた例を示したが、60×60、即
ち3600ビツトのRAMでもよいことはもちろんで
ある。また、複写機について説明したが、フアク
シミリ等もよく、これに限定されるものではな
い。

（発明の効果） 以上に説明したように、本発明は、ｍ段の偏向
を行うｍ個のヘツドを１ドツトラインのドツト配
列方向に一定の間隔で配列し、そのドツト配列方
向と直角方向に記録紙を相対的に送るインクジエ
ツト記録装置において、各メモリサイクルが読み
出しサイクルとそれに続く書き込みサイクルから
なる１個のメモリを用い、メモリの行方向（列方
向）に順次アドレス指定して書き込まれた１ライ
ンシリアル信号を列方向（行方向）にアドレス指
定して読み出すようにすることにより、ヘツド構
成に応じた印写データ配列に変換する。その際メ
モリのあるドツトラインの信号の読み出しとその
次のドツトラインの信号の書き込みを同じメモリ
サイクルのアドレス指定により行うようにしたの
で、１個のシフトレジスタを１ドツトラインの画
像信号の記憶に用いた従来の装置のようにあるド
ツトラインの信号の読み出しがすべて終わるのを
待つて次のラインの画像信号の書き込みを行わな
ければならないものに比べて、印写スピードを向
上させることができる。また、それぞれ１ドツト
ラインの画像信号分の記憶容量を持つた２個のシ
フトレジスタを交互に用いることにより印写スピ
ードを向上させた従来装置に比べて、スピードは
同等であつても、メモリ容量が半分ですみ、構成
が簡単となるので、メモリおよび周辺の集積化に
有利となり、安価となる利点がある。

なお、本発明は、用いるヘツドの個数と各ヘツ
ドの偏向段数を等しくしているので、メモリの行
方向のアドレス指定と列方向のアドレス指定を同
じアドレス指定手段により実現可能であり、ヘツ
ドの個数ｍと各ヘツドの偏向段数ｎとが異なるよ
う構成するもの（本出願人による同日出願の特願
昭54−16830号の発明）に比べて構成が簡単とな
る。

【図面の簡単な説明】

第１図は、本発明によるインクジエツト記録装
置のヘツド駆動システムの全体構成図、第２図
は、第１図におけるメモリユニツトの構成図、第
３図はクロツク信号と読み出し・書き込みの関係
を示すタイムチヤート、第４図は本発明の原理を
説明するためのメモリの書き込み・読み出し順序
を示す図、第５図はヘツドと印写ドツトラインと
の関係を示す図である。 １……クロツク発生器、２……60進行アドレス
カウンタ、３……60進列アドレスカウンタ、４…
…メモリユニツト、５……シフトレジスタ、６…
…ラツチ回路、７，８……分周回路、９……ヘツ
ドユニツト、１１……行アドレスデコーダ、１２
……列アドレスデコーダ、１３……メモリアレ
イ、１４，１５……ゲート。

Claims (1)

1. 【特許請求の範囲】 １ 偏向段数がｍであるｍ個のヘツドを１ドツト
   ラインのドツト配列方向に一定の間隔で配列し、
   そのドツト配列方向と直角方向に記録紙を相対的
   に送るインクジエツト記録装置において、 少なくとも１ドツトライン分の画像信号を記憶
   する記憶容量を持ち、各記憶サイクルが読み出し
   期間とそれに続く書き込み期間とからなる記憶手
   段と、 記憶手段の列方向にも行方向にも順次にアドレ
   ス指定でき、１ドツトライン毎にアドレス指定の
   方向が列方向と行方向に切換えられるアドレス指
   定手段と、 記憶手段に対する順次のアドレス指定におい
   て、記憶手段の各アドレスの記憶サイクルの読み
   出し期間に、既に記憶されている画像信号の１ビ
   ツトを読み出し、その書き込み期間に新たな１ド
   ツトライン画像信号の１ビツトを書き込む制御手
   段と、 読み出した画像信号をｍ個のヘツドに供給する
   手段と を備えたことを特徴とするインクジエツト記録
   装置。 ２ アドレス指定手段は、行指定用のアドレスカ
   ウンタと列指定用のアドレスカウンタを有し、列
   方向のアドレス指定においては列指定用のアドレ
   スカウンタのキヤリーが行指定用のアドレスカウ
   ンタに入力され、行方向のアドレス指定において
   は行指定用のアドレスカウンタのキヤリーが列指
   定用のアドレスカウンタに入力されるよう切換接
   続されることを特徴とする特許請求の範囲第１項
   記載のインクジエツト記録装置。