JPS6259904B2 - - Google Patents
Info
- Publication number
- JPS6259904B2 JPS6259904B2 JP56211249A JP21124981A JPS6259904B2 JP S6259904 B2 JPS6259904 B2 JP S6259904B2 JP 56211249 A JP56211249 A JP 56211249A JP 21124981 A JP21124981 A JP 21124981A JP S6259904 B2 JPS6259904 B2 JP S6259904B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- channel stopper
- guard ring
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
- H10F30/225—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier working in avalanche mode, e.g. avalanche photodiodes
Landscapes
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明はアバランシエフオトダイオード（以下
APDと略す）の改良に係り、特にAPDのチヤン
ネルストツパの構造に関するものである。
APDと略す）の改良に係り、特にAPDのチヤン
ネルストツパの構造に関するものである。
(2) 技術の背景
今日の光通信技術においては、受信レベルの向
上が要求されている。そのためには受信レベルの
大きさを決める一つのフアクターであるAPDの
暗電流の低減化が望まれる。
上が要求されている。そのためには受信レベルの
大きさを決める一つのフアクターであるAPDの
暗電流の低減化が望まれる。
(3) 従来従術の問題点
従来のAPDのチヤンネルストツパは、ガード
リング部からやや離れた基板表面付近をn+又は
p+の高濃度層で覆うものであつた。この理由は
n+又はp+層からなるチヤンネルストツパとガー
ドリング部とを接続するとチヤンネルストツパ部
でブレークダウンしてしまうためである。しか
し、従来のこの構造では、ガードリング部とチヤ
ンネルストツパの間に反転層が広がるため、表面
のリークによる暗電流が増大するという欠点があ
り、暗電流の下限値は５ないし10μＡ程度であつ
た。
リング部からやや離れた基板表面付近をn+又は
p+の高濃度層で覆うものであつた。この理由は
n+又はp+層からなるチヤンネルストツパとガー
ドリング部とを接続するとチヤンネルストツパ部
でブレークダウンしてしまうためである。しか
し、従来のこの構造では、ガードリング部とチヤ
ンネルストツパの間に反転層が広がるため、表面
のリークによる暗電流が増大するという欠点があ
り、暗電流の下限値は５ないし10μＡ程度であつ
た。
(4) 発明の目的
本発明の目的は、APDのガードリング部外側
の基板表面付近を間隙なくチヤンネルストツパで
覆い、しかもチヤンネルストツパ内に濃度差をつ
けることにより、素子の表面リーク電流を低減
し、且つチヤンネルストツパ部でのブレークダウ
ンを防ぎ、受光部で有効にブレークダウンが起こ
るようにしたチヤンネルストツパの構造を提供す
ることにある。
の基板表面付近を間隙なくチヤンネルストツパで
覆い、しかもチヤンネルストツパ内に濃度差をつ
けることにより、素子の表面リーク電流を低減
し、且つチヤンネルストツパ部でのブレークダウ
ンを防ぎ、受光部で有効にブレークダウンが起こ
るようにしたチヤンネルストツパの構造を提供す
ることにある。
(5) 発明の構成
本発明においては、素子のガードリング部外側
の基板表面付近をすべてチヤンネルストツパで覆
う構造をもつことを特徴とする。このため反転層
の発生が抑制され、表面リーク電流が減少する。
又、ガードリング近傍のチヤンネルストツパ濃度
を基板濃度よりはやや高いが通常のn+又はp+の
濃度よりは低目にすることにより、ガードリング
とチヤンネルストツパ間の接合が傾斜型となり、
耐圧が高くなるためガードリングとチヤンネルス
トツパ間のブレークダウン電圧よりも、受光部で
のブレークダウン電圧が低くなるようにしたもの
である。
の基板表面付近をすべてチヤンネルストツパで覆
う構造をもつことを特徴とする。このため反転層
の発生が抑制され、表面リーク電流が減少する。
又、ガードリング近傍のチヤンネルストツパ濃度
を基板濃度よりはやや高いが通常のn+又はp+の
濃度よりは低目にすることにより、ガードリング
とチヤンネルストツパ間の接合が傾斜型となり、
耐圧が高くなるためガードリングとチヤンネルス
トツパ間のブレークダウン電圧よりも、受光部で
のブレークダウン電圧が低くなるようにしたもの
である。
(6) 発明の実施例
本発明による半導体受光素子の実施例を第１図
により説明する。不純物濃度が３×1014cm-3のn-
型Ge１の表面の所定の領域にAsイオンを注入し
てｎ型不純物層２を形成する（第１図ａ）。Asの
注入量は８×1012cm-2、注入エネルギーは
130KeVとし、注入後700℃、１時間熱処理する。
この条件のもとでｎ型不純物層２の表面濃度は５
×1016ないし１×1017cm-3、深さは約２μｍとな
る。
により説明する。不純物濃度が３×1014cm-3のn-
型Ge１の表面の所定の領域にAsイオンを注入し
てｎ型不純物層２を形成する（第１図ａ）。Asの
注入量は８×1012cm-2、注入エネルギーは
130KeVとし、注入後700℃、１時間熱処理する。
この条件のもとでｎ型不純物層２の表面濃度は５
×1016ないし１×1017cm-3、深さは約２μｍとな
る。
次に受光領域を形成すべくInをイオン注入（２
×1013cm-2、90KeV）し、ｐ型不純物注入層３を
形成し、ひき続きガードリング領域を形成すべく
上記Inのイオン注入層の周辺の領域にBeイオン
注入（１×1014cm-2、100KeV）してＰ型不純物
注入層４を形成する（第１図ｂ）。
×1013cm-2、90KeV）し、ｐ型不純物注入層３を
形成し、ひき続きガードリング領域を形成すべく
上記Inのイオン注入層の周辺の領域にBeイオン
注入（１×1014cm-2、100KeV）してＰ型不純物
注入層４を形成する（第１図ｂ）。
次に上記Beイオン注入層の周辺の領域にAsを
イオン注入する。この場合、Beイオン注入層に
直接接する周辺の領域５（以下第一の領域とい
う）と、第一の領域より周辺の領域６（以下第二
の領域という）とでAsの注入条件を異にしてお
こなう（第１図ｃ）。
イオン注入する。この場合、Beイオン注入層に
直接接する周辺の領域５（以下第一の領域とい
う）と、第一の領域より周辺の領域６（以下第二
の領域という）とでAsの注入条件を異にしてお
こなう（第１図ｃ）。
すなわち、第一の領域５においてはAsのイオ
ン注入量を1012ないし1013cm-2とし、第二の領域
６においては、ひとけたもしくはそれ以上の注入
量である１×1014cm-2程度のAsイオンを注入す
る。注入エネルギーはいずれの場合も130KeVと
する。
ン注入量を1012ないし1013cm-2とし、第二の領域
６においては、ひとけたもしくはそれ以上の注入
量である１×1014cm-2程度のAsイオンを注入す
る。注入エネルギーはいずれの場合も130KeVと
する。
次に上記のプロセスを施した半導体基板を熱処
理することによつて、注入されたイオンを活性化
し、かつ接合を形成させる。すなわち、イオン注
入された第１図の３，４，５，６の領域において
熱処理によつて半導体基板内部方向にそれぞれの
イオンが拡散し、p+層７、ｐ層８、ｎ層９、n+
層１０が形成される（第１図ｄ）。熱処理は600
℃、１時間でおこなう。
理することによつて、注入されたイオンを活性化
し、かつ接合を形成させる。すなわち、イオン注
入された第１図の３，４，５，６の領域において
熱処理によつて半導体基板内部方向にそれぞれの
イオンが拡散し、p+層７、ｐ層８、ｎ層９、n+
層１０が形成される（第１図ｄ）。熱処理は600
℃、１時間でおこなう。
この条件のもとで表面不純物濃度および深さは
受光部となるp+層７において、1018〜1019cm-3お
よび0.2μｍ、ガードリング層であるｐ層８にお
いて、２〜５×1017cm-3および５μｍ、チヤンネ
ルストツパとなる第一の領域であるｎ層９におい
て５×1015cm-3および1.0μｍ、第二の領域のn+層
１０において、1018〜1019cm-3および1.0μｍ程度
となる。
受光部となるp+層７において、1018〜1019cm-3お
よび0.2μｍ、ガードリング層であるｐ層８にお
いて、２〜５×1017cm-3および５μｍ、チヤンネ
ルストツパとなる第一の領域であるｎ層９におい
て５×1015cm-3および1.0μｍ、第二の領域のn+層
１０において、1018〜1019cm-3および1.0μｍ程度
となる。
本発明における半導体受光素子においては、チ
ヤンネルストツパを不純物濃度の異なる第一の領
域９と第二の領域１０とに分けて形成しているこ
とを特徴としている。前記の実施例でのべた如
く、本発明においては、第一の領域９は第二の領
域１０に比べて不純物濃度がひとけた程度低くと
つており、その表面濃度値は５×1015cm-3程度で
ある。
ヤンネルストツパを不純物濃度の異なる第一の領
域９と第二の領域１０とに分けて形成しているこ
とを特徴としている。前記の実施例でのべた如
く、本発明においては、第一の領域９は第二の領
域１０に比べて不純物濃度がひとけた程度低くと
つており、その表面濃度値は５×1015cm-3程度で
ある。
チヤンネルストツパとなる第一の領域のｎ層９
の濃度の最適値を決めるにあたつては、リーク電
流を押えるという観点からは高濃度であることが
望ましいが、ｐ層８をｎ層９との接合における耐
圧が受光部７で決まる耐圧より大きくなる程度に
濃度を押えるという配慮が必要である。
の濃度の最適値を決めるにあたつては、リーク電
流を押えるという観点からは高濃度であることが
望ましいが、ｐ層８をｎ層９との接合における耐
圧が受光部７で決まる耐圧より大きくなる程度に
濃度を押えるという配慮が必要である。
本発明においては、ガードリング部であるｐ層
８とチヤンネルストツパとなる第一の領域のｎ層
９とは共にイオン注入によつて形成されるため、
表面に沿つた横方向の接合における不純物濃度の
分布は傾斜型となる。このため、ｐ層８とｎ層９
との接合による耐圧が高くとれるという特徴をも
つている。ｎ型GeにBeをイオン注入（１×1014
cm-2100KeV）後、熱処理（600℃、1H）したと
きの耐圧ＶBのｎ型不純物濃度Ｎ依存性を第２図
に示す。
８とチヤンネルストツパとなる第一の領域のｎ層
９とは共にイオン注入によつて形成されるため、
表面に沿つた横方向の接合における不純物濃度の
分布は傾斜型となる。このため、ｐ層８とｎ層９
との接合による耐圧が高くとれるという特徴をも
つている。ｎ型GeにBeをイオン注入（１×1014
cm-2100KeV）後、熱処理（600℃、1H）したと
きの耐圧ＶBのｎ型不純物濃度Ｎ依存性を第２図
に示す。
通常Ge受光素子の受光部における耐圧は50V程
度であるので、ｐ層８とｎ層９との接合による耐
圧ＶBは60V程度確保する必要がある。第２図に
よれば、耐圧ＶBが60Vとなるｎ型不純物濃度は
およそ４×1015cm-3であり、チヤンネルストツパ
となる第一の領域のｎ層の最適濃度値が決定され
る。
度であるので、ｐ層８とｎ層９との接合による耐
圧ＶBは60V程度確保する必要がある。第２図に
よれば、耐圧ＶBが60Vとなるｎ型不純物濃度は
およそ４×1015cm-3であり、チヤンネルストツパ
となる第一の領域のｎ層の最適濃度値が決定され
る。
(7) 発明の効果
本発明によれば、素子の基板表面での反転層の
発生が抑制されるため、表面のリーク電流が低減
化される効果がある。本発明の実施例により、耐
圧50Vの受光素子において印字電圧45Vにおける
暗電流が１〜２μＡ程度に押えられた。このため
従来の受光素子の暗電流５μＡ程度のものにくら
べてシステムの受光レベルが1dB以上向上した。
発生が抑制されるため、表面のリーク電流が低減
化される効果がある。本発明の実施例により、耐
圧50Vの受光素子において印字電圧45Vにおける
暗電流が１〜２μＡ程度に押えられた。このため
従来の受光素子の暗電流５μＡ程度のものにくら
べてシステムの受光レベルが1dB以上向上した。
第１図ａ〜ｄは本発明による受光素子の実施を
示す断面図、第２図は最適濃度値を決定するため
の耐圧−濃度依存性をあらわす。 １はｎ型Ge、２はｎ型不純物層、３，４はｐ
型不純物注入層、５，６はｎ型不純物注入層、７
はP+層、８はｐ層、９はｎ層、１０はn+層をあ
らわす。
示す断面図、第２図は最適濃度値を決定するため
の耐圧−濃度依存性をあらわす。 １はｎ型Ge、２はｎ型不純物層、３，４はｐ
型不純物注入層、５，６はｎ型不純物注入層、７
はP+層、８はｐ層、９はｎ層、１０はn+層をあ
らわす。
Claims (1)
- 【特許請求の範囲】 １ 一導電型の基板表面の受光部に形成された逆
導電型の不純物領域と、該不純物領域の周辺に形
成された逆導電型のガードリング部とを有するア
バランシエフオトダイオードに於いて、 前記ガードリング部の外側の基板表面に該ガー
ドリング部に隙間なく接して形成され前記基板よ
り高い不純物濃度の一導電型のチヤンネルストツ
パを備え、 該チヤンネルストツパの前記ガードリング部に
接する第１の領域の不純物濃度を、該チヤンネル
ストツパの前記ガードリング部から離れた第２の
領域の不純物濃度より低くしてなることを特徴と
するアバランシエフオトダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56211249A JPS58115873A (ja) | 1981-12-28 | 1981-12-28 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56211249A JPS58115873A (ja) | 1981-12-28 | 1981-12-28 | 半導体受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58115873A JPS58115873A (ja) | 1983-07-09 |
| JPS6259904B2 true JPS6259904B2 (ja) | 1987-12-14 |
Family
ID=16602766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56211249A Granted JPS58115873A (ja) | 1981-12-28 | 1981-12-28 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58115873A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4857982A (en) * | 1988-01-06 | 1989-08-15 | University Of Southern California | Avalanche photodiode with floating guard ring |
| JPH0513798A (ja) * | 1991-07-01 | 1993-01-22 | Mitsubishi Electric Corp | 半導体受光装置 |
| US5859450A (en) * | 1997-09-30 | 1999-01-12 | Intel Corporation | Dark current reducing guard ring |
| DE102005031908B3 (de) * | 2005-07-07 | 2006-10-19 | Infineon Technologies Ag | Halbleiterbauelement mit einer Kanalstoppzone |
| CN106711274B (zh) * | 2016-11-30 | 2017-12-08 | 武汉光迅科技股份有限公司 | 一种雪崩光电二极管及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54141596A (en) * | 1978-04-26 | 1979-11-02 | Nec Corp | Semiconductor device |
-
1981
- 1981-12-28 JP JP56211249A patent/JPS58115873A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58115873A (ja) | 1983-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5043783A (en) | Solid state image sensor | |
| EP1034570B1 (en) | Dark current reducing guard ring | |
| JPH0656898B2 (ja) | 半導体装置 | |
| JPS6339109B2 (ja) | ||
| US5500376A (en) | Method for fabricating planar avalanche photodiode array | |
| US5233209A (en) | Guard ring structure with graded be implantation | |
| US4611223A (en) | Solid-state image sensor and manufacturing process thereof | |
| US4129878A (en) | Multi-element avalanche photodiode having reduced electrical noise | |
| JP2002190586A (ja) | 固体撮像装置およびその製造方法 | |
| CA1261045A (en) | Avalanche photodiode | |
| US20030153113A1 (en) | Novel invention for reducing dark current of CMOS image sensor with new structure | |
| US10658538B2 (en) | Optical detection device | |
| US4415370A (en) | Method of beryllium implantation in germanium substrate | |
| JPS58115873A (ja) | 半導体受光素子 | |
| US6627475B1 (en) | Buried photodiode structure for CMOS image sensor | |
| US7329556B2 (en) | High-sensitivity image sensor and fabrication method thereof | |
| JP2670553B2 (ja) | 半導体受光・増幅装置 | |
| JPH0230183A (ja) | 固体撮像素子 | |
| JPS6115369A (ja) | 半導体装置及びその製造方法 | |
| JP2584010B2 (ja) | 固体撮像装置およびその製造方法 | |
| JPS6147664A (ja) | 半導体装置 | |
| JPS6223156A (ja) | 固体撮像装置およびその製造方法 | |
| JPS633448B2 (ja) | ||
| KR930000884B1 (ko) | 포토다이오드 | |
| JPH08130324A (ja) | 高耐圧プレーナ型受光素子 |