JPS6147664A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6147664A JPS6147664A JP59169705A JP16970584A JPS6147664A JP S6147664 A JPS6147664 A JP S6147664A JP 59169705 A JP59169705 A JP 59169705A JP 16970584 A JP16970584 A JP 16970584A JP S6147664 A JPS6147664 A JP S6147664A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- diffusion layer
- processing circuit
- section
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/103—Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明はホトダイオード部とその信号処理回路を一体化
したバイポーラICに係る半導体装置に関する。
したバイポーラICに係る半導体装置に関する。
〈従来技術〉
第2図に従来例を示す、Aはホトダイオード部、Bは信
号処理回路部で画部分A、Bが一体化して形成されてい
る。ホトダイオード部AはP型基板1にN9埋込拡散層
2、N型エピタキシャルN3゜P44拡散4. N+拡
散層6が層状に形成されて構成される。
号処理回路部で画部分A、Bが一体化して形成されてい
る。ホトダイオード部AはP型基板1にN9埋込拡散層
2、N型エピタキシャルN3゜P44拡散4. N+拡
散層6が層状に形成されて構成される。
また信号処理回路部BはP型基板1にN+埋込拡散層2
、N型エピタキシャル層3.P11拡散4、N0拡散層
5,6が層状に形成されて構成される。7はP1分離拡
散層である。
、N型エピタキシャル層3.P11拡散4、N0拡散層
5,6が層状に形成されて構成される。7はP1分離拡
散層である。
ところでホトダイオードと信号処理回路を一体化したバ
イポーラICを高速化する場合、ホトダイオード部と信
号処理回路部のそれぞれを高速化する必要がある。その
ためには一般的にはホトダイオード部はその容量の低減
を図る必要があり、信号処理回路部は小数キャリアの蓄
積時間の低減が必要である。しかしながら、従来はこの
ような必要性を満した半導体装置の提供がなされていな
かった。
イポーラICを高速化する場合、ホトダイオード部と信
号処理回路部のそれぞれを高速化する必要がある。その
ためには一般的にはホトダイオード部はその容量の低減
を図る必要があり、信号処理回路部は小数キャリアの蓄
積時間の低減が必要である。しかしながら、従来はこの
ような必要性を満した半導体装置の提供がなされていな
かった。
く目的〉
本発明はホトダイオードと信号処理回路を一体化したバ
イポーラICに係る半導体装置において高速化を実現で
きる装置の提供を目的とする。
イポーラICに係る半導体装置において高速化を実現で
きる装置の提供を目的とする。
く構成〉
本発明者らは上記目的を達成するために、上記第1図に
おけるホトダイオード部AON型エピタキシャルN3の
比抵抗を大きくすることによりホトダイオード部の容量
を低減でき、また信号処理回路部BON型エピタキシャ
ル層3の比抵抗を小さくすることにより信号処理回路部
Bの小数キャリアの蓄積時間を低減できることに着目し
た結果、本発明をなした。すなわち、本発明はホトダイ
オード部とその信号処理回路部を一体化したバイポーラ
1.Cにおいて、ホトダイオード部以外の信号処理回路
部のエピタキシャル層の比抵抗をイオン注入により低下
させたことを特徴とする半導体装置である。
おけるホトダイオード部AON型エピタキシャルN3の
比抵抗を大きくすることによりホトダイオード部の容量
を低減でき、また信号処理回路部BON型エピタキシャ
ル層3の比抵抗を小さくすることにより信号処理回路部
Bの小数キャリアの蓄積時間を低減できることに着目し
た結果、本発明をなした。すなわち、本発明はホトダイ
オード部とその信号処理回路部を一体化したバイポーラ
1.Cにおいて、ホトダイオード部以外の信号処理回路
部のエピタキシャル層の比抵抗をイオン注入により低下
させたことを特徴とする半導体装置である。
〈実施例〉
第1図は本発明の半導体装置の実施例を示す断面図であ
る。第1図中において第1図の符号と同じ符号は同じ層
ないし領域を示すものとする。
る。第1図中において第1図の符号と同じ符号は同じ層
ないし領域を示すものとする。
ずな゛わち本発明はホトダイオード部Aを除いた信号処
理回路部BのN−型エピタキシャル層3内にイオン注入
によりN型拡散層8を形成している。
理回路部BのN−型エピタキシャル層3内にイオン注入
によりN型拡散層8を形成している。
このN型拡散N8はN4埋込拡散層2とタッチさビても
よい。またN型拡散層8は耐圧の点よりP+分離拡散層
7とはタッチさせないのがよい。イオン注入は2種類以
上のイオンを注入してもよい。
よい。またN型拡散層8は耐圧の点よりP+分離拡散層
7とはタッチさせないのがよい。イオン注入は2種類以
上のイオンを注入してもよい。
また信号処理部では必要に応じてイオン注入しない部分
を作ってもよい。
を作ってもよい。
イオン注入の工程はP“分離拡散層工程後、又はP+分
離拡散工程中に行なう。が、他の適当な時期に行なって
もよい。
離拡散工程中に行なう。が、他の適当な時期に行なって
もよい。
またイオン注入の他の通常の不純物拡散によりN型拡散
層8を形成することも可能であるが、一般的に不純物濃
度は低濃度であり、またバラツキを低減する必要もある
からイオン注入がよい。
層8を形成することも可能であるが、一般的に不純物濃
度は低濃度であり、またバラツキを低減する必要もある
からイオン注入がよい。
〈効果〉
本発明は以上の構成よりなり、ホトダイオード部とその
信号処理回路部を一体化したバイポーラICにおいて、
ホトダイオード部以外の信号処理回路部のエピタキシャ
ル層の比抵抗をイオン注入により低下させたので、ホト
ダイオードと信号処理回路を一体化したバイポーラIC
において、信号処理速度の高速化が達成できた。
信号処理回路部を一体化したバイポーラICにおいて、
ホトダイオード部以外の信号処理回路部のエピタキシャ
ル層の比抵抗をイオン注入により低下させたので、ホト
ダイオードと信号処理回路を一体化したバイポーラIC
において、信号処理速度の高速化が達成できた。
第1図は本発明の半導体装置の実施例を示す断面図、第
2図は従来の半導体装置の断面図である。 A−’ホトダイオード部 B・・・信号処理回路部 3・・・エピタキシャル層 8・・・N型拡散層
2図は従来の半導体装置の断面図である。 A−’ホトダイオード部 B・・・信号処理回路部 3・・・エピタキシャル層 8・・・N型拡散層
Claims (1)
- ホトダイオード部とその信号処理回路部を一体化したバ
イポーラICにおいて、ホトダイオード部以外の信号処
理回路部のエピタキシャル層の比抵抗をイオン注入によ
り低下させたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169705A JPS6147664A (ja) | 1984-08-13 | 1984-08-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169705A JPS6147664A (ja) | 1984-08-13 | 1984-08-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6147664A true JPS6147664A (ja) | 1986-03-08 |
Family
ID=15891344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59169705A Pending JPS6147664A (ja) | 1984-08-13 | 1984-08-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6147664A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63122164A (ja) * | 1986-11-11 | 1988-05-26 | Pioneer Electronic Corp | 光センサ集積回路 |
| JPS63182874A (ja) * | 1987-01-24 | 1988-07-28 | Hamamatsu Photonics Kk | 半導体光検出装置 |
| US5252851A (en) * | 1991-01-30 | 1993-10-12 | Sanyo Electric Co., Ltd. | Semiconductor integrated circuit with photo diode |
| JP2006128724A (ja) * | 2006-01-23 | 2006-05-18 | Toshiba Corp | 固体撮像装置 |
-
1984
- 1984-08-13 JP JP59169705A patent/JPS6147664A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63122164A (ja) * | 1986-11-11 | 1988-05-26 | Pioneer Electronic Corp | 光センサ集積回路 |
| JPS63182874A (ja) * | 1987-01-24 | 1988-07-28 | Hamamatsu Photonics Kk | 半導体光検出装置 |
| US5252851A (en) * | 1991-01-30 | 1993-10-12 | Sanyo Electric Co., Ltd. | Semiconductor integrated circuit with photo diode |
| JP2006128724A (ja) * | 2006-01-23 | 2006-05-18 | Toshiba Corp | 固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4282648A (en) | CMOS process | |
| US4760433A (en) | ESD protection transistors | |
| KR950006479B1 (ko) | 래터럴 트랜지스터 | |
| US5990535A (en) | Power integrated circuit | |
| JPS6331945B2 (ja) | ||
| EP0423791B1 (en) | MIS capacitive element | |
| JPS6147664A (ja) | 半導体装置 | |
| JPH055179B2 (ja) | ||
| JPH08195443A (ja) | 半導体装置及びその製造方法 | |
| EP0162165A3 (en) | A Hall effect device and method for fabricating such a device | |
| JPS604596B2 (ja) | 相補形mos集積回路の製造方法 | |
| GB2179494A (en) | Protection structure | |
| JPH05235346A (ja) | 半導体装置及びその製造方法 | |
| JPH01149464A (ja) | 半導体装置 | |
| JP2606444B2 (ja) | 半導体装置の製造方法 | |
| JPH0472771A (ja) | Mosfet | |
| KR900017177A (ko) | 반도체 장치 및 그 제조방법 | |
| JPH05335565A (ja) | 半導体装置 | |
| KR920007365B1 (ko) | 반도체장치의 제조방법 | |
| JPH03211872A (ja) | 半導体装置の製造方法 | |
| KR940009359B1 (ko) | 바이씨모스(bicmos)의 구조 및 제조방법 | |
| JPS627148A (ja) | 相補型半導体装置及びその製造方法 | |
| JPS63200560A (ja) | Cmos型半導体装置 | |
| JPS59115565A (ja) | 半導体集積回路の製造方法 | |
| JPS63224254A (ja) | 半導体装置 |