JPS6259933B2 - - Google Patents
Info
- Publication number
- JPS6259933B2 JPS6259933B2 JP12224178A JP12224178A JPS6259933B2 JP S6259933 B2 JPS6259933 B2 JP S6259933B2 JP 12224178 A JP12224178 A JP 12224178A JP 12224178 A JP12224178 A JP 12224178A JP S6259933 B2 JPS6259933 B2 JP S6259933B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- output
- signal
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000008034 disappearance Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、通常時には外部からの同期信号に同
期してパルスを出力すると共に、出力パルスの周
期が同期信号の周期に等しくなるように自動的に
校正し、外部よりの同期信号が断になつた場合に
は校正されたパルスを出力するパルス出力回路に
関するものである。
期してパルスを出力すると共に、出力パルスの周
期が同期信号の周期に等しくなるように自動的に
校正し、外部よりの同期信号が断になつた場合に
は校正されたパルスを出力するパルス出力回路に
関するものである。
従来この種の回路としては内蔵の自走発振器の
出力を分周して発生させたパルスを外部からの同
期信号に同期させて出力し、外部からの同期信号
が断になつた場合には内蔵の自走発振器の出力を
分周して発生させたパルスをそのまま出力させる
回路があつた。
出力を分周して発生させたパルスを外部からの同
期信号に同期させて出力し、外部からの同期信号
が断になつた場合には内蔵の自走発振器の出力を
分周して発生させたパルスをそのまま出力させる
回路があつた。
しかし、この方式の回路では自走発振器の発振
周波数が経年変化等の理由で正規の値から変化し
ている場合には、外部からの同期信号が断となつ
ている間の出力パルスの周期は自走発振器の発振
周波数が変化している分だけ誤差を生じ出力パル
スの位相は次第に正規の値からずれてくるという
欠点があつた。
周波数が経年変化等の理由で正規の値から変化し
ている場合には、外部からの同期信号が断となつ
ている間の出力パルスの周期は自走発振器の発振
周波数が変化している分だけ誤差を生じ出力パル
スの位相は次第に正規の値からずれてくるという
欠点があつた。
本発明はこの欠点を除去するために内蔵の自走
発振器の周波数誤差分を分周周期を制御すること
によつて補償し、出力パルスの位相だけでなく周
期も外部同期信号に一致させて、外部同期信号が
断になつている間も出力パルスの位相および周期
を正規の状態に維持するようにしたものである。
発振器の周波数誤差分を分周周期を制御すること
によつて補償し、出力パルスの位相だけでなく周
期も外部同期信号に一致させて、外部同期信号が
断になつている間も出力パルスの位相および周期
を正規の状態に維持するようにしたものである。
以下図面を参照して本発明の一実施例を詳細に
説明する。
説明する。
第１図は本発明の一実施例を示す回路ブロツク
図、第２図〜第７図は第１図の動作タイムチヤー
トである。
図、第２図〜第７図は第１図の動作タイムチヤー
トである。
まず本回路の定常状態における動作を第１図お
よび第２図を参照して説明する。
よび第２図を参照して説明する。
自走発振器２からの出力パルスは１４のカウン
タ回路を駆動し１／Ｎ分周回路１５によつて分周
され、フリツプフロツプ回路１６でデユーテイ50
％のパルスとして端子４より外部へ出力される。
しかし以上の回路のみでは一般に端子１に加えら
れる外部同期信号と端子４から出力される出力信
号とは位相および周期が異なつている。
タ回路を駆動し１／Ｎ分周回路１５によつて分周
され、フリツプフロツプ回路１６でデユーテイ50
％のパルスとして端子４より外部へ出力される。
しかし以上の回路のみでは一般に端子１に加えら
れる外部同期信号と端子４から出力される出力信
号とは位相および周期が異なつている。
そこでエクスクルシブオア回路５で外部同期信
号と出力信号の立上り及び立下りの不一致期間を
抽出したのち、オア回路６、単安定回路７及びア
ンド回路８により立上り部分のみの不一致期間を
分離し、その期間の自走発振器２の出力パルスを
２より大きい数で分周する分周回路１０を通して
分周し得られたパルスで、出力信号の立上りが遅
れている場合は負に、進んでいる場合は正にアツ
プダウンカウンタ９を加算する。この結果、出力
信号の方が遅れている場合は通常より小さい数
が、単安定回路７のリセツト時にラツチ回路１３
にラツチされ、１／Ｎ分周回路１５は通常よりも
小さい数で分周される結果、出力信号の周期は短
かくなり出力信号の立上りは外部同期信号に一致
する方向に移動するよう制御される。出力信号の
方が進んでいる場合には通常より大きい数で分周
することにより同様に外部同期信号に一致する方
向に移動するよう制御される。第２図は出力信号
の立上りが外部同期信号に比べて遅れている場合
について示す。第２図はアツプダウンカウンタ回
路９の値、すなわち１／Ｎ分周回路１５の分周比
Ｎが３だけ減算される場合を示す。出力信号の立
上りが進んでいる場合については容易に類推する
ことができるので図は省略する。
号と出力信号の立上り及び立下りの不一致期間を
抽出したのち、オア回路６、単安定回路７及びア
ンド回路８により立上り部分のみの不一致期間を
分離し、その期間の自走発振器２の出力パルスを
２より大きい数で分周する分周回路１０を通して
分周し得られたパルスで、出力信号の立上りが遅
れている場合は負に、進んでいる場合は正にアツ
プダウンカウンタ９を加算する。この結果、出力
信号の方が遅れている場合は通常より小さい数
が、単安定回路７のリセツト時にラツチ回路１３
にラツチされ、１／Ｎ分周回路１５は通常よりも
小さい数で分周される結果、出力信号の周期は短
かくなり出力信号の立上りは外部同期信号に一致
する方向に移動するよう制御される。出力信号の
方が進んでいる場合には通常より大きい数で分周
することにより同様に外部同期信号に一致する方
向に移動するよう制御される。第２図は出力信号
の立上りが外部同期信号に比べて遅れている場合
について示す。第２図はアツプダウンカウンタ回
路９の値、すなわち１／Ｎ分周回路１５の分周比
Ｎが３だけ減算される場合を示す。出力信号の立
上りが進んでいる場合については容易に類推する
ことができるので図は省略する。
次に電源投入時の動作を第１図および第３図を
参照して説明する。
参照して説明する。
電源投入時はいわゆるパワーオンリセツト信号
等が初期化信号入力端子３へ印加され同初期化信
号によりアツプダウンカウンタ回路９およびラツ
チ回路１３に初期値Ｎが設定され１／Ｎ分周回路
１５が初期化されて本パルス駆動回路は標準値Ｎ
による分周回路として動作を開始する。動作を開
始した時点で外部同期信号と出力信号の位相関係
によつて次の３つの場合があるが、いづれも定常
状態に移行することを以下に説明する。尚、第３
〜５図において、初期化信号の入力以前は電源断
状態であるので、一部波形の記載は省略してあ
る。
等が初期化信号入力端子３へ印加され同初期化信
号によりアツプダウンカウンタ回路９およびラツ
チ回路１３に初期値Ｎが設定され１／Ｎ分周回路
１５が初期化されて本パルス駆動回路は標準値Ｎ
による分周回路として動作を開始する。動作を開
始した時点で外部同期信号と出力信号の位相関係
によつて次の３つの場合があるが、いづれも定常
状態に移行することを以下に説明する。尚、第３
〜５図において、初期化信号の入力以前は電源断
状態であるので、一部波形の記載は省略してあ
る。
外部同期信号と出力信号の立上りが単安定回路
７の単一パルス中にある場合の動作は第３図に示
すように初期化信号でセツトされたフリツプフロ
ツプ１７は単安定回路７の最初のパルスの後縁で
リセツトされ以降定常状態の項で述べた動作に入
る。
７の単一パルス中にある場合の動作は第３図に示
すように初期化信号でセツトされたフリツプフロ
ツプ１７は単安定回路７の最初のパルスの後縁で
リセツトされ以降定常状態の項で述べた動作に入
る。
外部同期信号と出力信号の立上りが単安定回路
７の単一パルス中にない場合は、単安定回路７の
パルス復旧時に外部同期信号が１か０かによつて
２つの場合にわかれる。前者の場合を第４図に示
す。この場合は初期化信号でセツトされたフリツ
プフロツプ１７は単安定回路７の最初のパルスの
後縁でリセツトされ以降定常状態の項で述べた動
作に入る。後者の場合を第５図に示す。この場
合、初期化信号でセツトされたフリツプフロツプ
１７は外部同期信号が単安定回路７のパルス内で
１の状態が発生するまでリセツトされず、従つて
アツプダウンカウンタ回路９の出力は単安定回路
７のパルスの後縁でラツチ回路１３に設定され
る。尚、前述定常状態においては、フリツプフロ
ツプ回路１７は、アンド回路１２の出力
（CLEARパルス）でリセツトされており、出
力は“Ｈ”レベルに維持される。
７の単一パルス中にない場合は、単安定回路７の
パルス復旧時に外部同期信号が１か０かによつて
２つの場合にわかれる。前者の場合を第４図に示
す。この場合は初期化信号でセツトされたフリツ
プフロツプ１７は単安定回路７の最初のパルスの
後縁でリセツトされ以降定常状態の項で述べた動
作に入る。後者の場合を第５図に示す。この場
合、初期化信号でセツトされたフリツプフロツプ
１７は外部同期信号が単安定回路７のパルス内で
１の状態が発生するまでリセツトされず、従つて
アツプダウンカウンタ回路９の出力は単安定回路
７のパルスの後縁でラツチ回路１３に設定され
る。尚、前述定常状態においては、フリツプフロ
ツプ回路１７は、アンド回路１２の出力
（CLEARパルス）でリセツトされており、出
力は“Ｈ”レベルに維持される。
次に外部同期信号が消失および復旧した場合に
も定常状態に移行することを説明する。第６図は
外部同期信号が消失した場合のタイムチヤートで
ある。第６図および第７図に示したタイムチヤー
トは第２〜５図の説明から容易に類推できるので
説明は省略するが、第６図から明らかなように、
外部同期信号が消失し１に固定された状態になる
と本パルス駆動回路は消失前の外部同期信号と同
じ周波数および位相を保持したままで自走状態と
なる。
も定常状態に移行することを説明する。第６図は
外部同期信号が消失した場合のタイムチヤートで
ある。第６図および第７図に示したタイムチヤー
トは第２〜５図の説明から容易に類推できるので
説明は省略するが、第６図から明らかなように、
外部同期信号が消失し１に固定された状態になる
と本パルス駆動回路は消失前の外部同期信号と同
じ周波数および位相を保持したままで自走状態と
なる。
第７図は外部同期信号が復旧した場合のタイム
チヤートである。外部同期信号消失中自走状態に
あつた本パルス駆動回路が外部同期信号復旧に伴
なつて再び同期状態に入ることを示している。
チヤートである。外部同期信号消失中自走状態に
あつた本パルス駆動回路が外部同期信号復旧に伴
なつて再び同期状態に入ることを示している。
以上説明したように、本発明によればパルス駆
動回路の内蔵自走発振器の分周比を制御すること
により出力パルスの周期および位相を常に外部同
期信号に合致させておくことができ、従つて外部
同期信号が断になつている間にも外部同期信号に
代わつて安定なパルスを出力することができる。
動回路の内蔵自走発振器の分周比を制御すること
により出力パルスの周期および位相を常に外部同
期信号に合致させておくことができ、従つて外部
同期信号が断になつている間にも外部同期信号に
代わつて安定なパルスを出力することができる。
第１図は本発明の一実施例のブロツク図、第２
図〜第７図は第１図に示すブロツク図の動作を説
明するためのタイムチヤートである。 １…同期信号入力端子、２…自走発振器、３…
初期化信号入力端子、４…出力信号端子、５…エ
クスクルシブオア回路、６…オア回路、７…単安
定回路、８…アンド回路、９…アツプダウンカウ
ンタ回路、１０…分周回路、１１…アンド回路、
１２…アンド回路、１３…ラツチ回路、１４…カ
ウンタ回路、１５…１／Ｎ分周回路、１６…フリ
ツプフロツプ回路、１７…フリツプフロツプ回
路、１８…ノア回路、１９…初期値設定器。
図〜第７図は第１図に示すブロツク図の動作を説
明するためのタイムチヤートである。 １…同期信号入力端子、２…自走発振器、３…
初期化信号入力端子、４…出力信号端子、５…エ
クスクルシブオア回路、６…オア回路、７…単安
定回路、８…アンド回路、９…アツプダウンカウ
ンタ回路、１０…分周回路、１１…アンド回路、
１２…アンド回路、１３…ラツチ回路、１４…カ
ウンタ回路、１５…１／Ｎ分周回路、１６…フリ
ツプフロツプ回路、１７…フリツプフロツプ回
路、１８…ノア回路、１９…初期値設定器。
Claims (1)
- １ 外部からの同期信号に比べて十分に短かい周
期のパルスを出力する自走発振器と、この自走発
振器の出力を分周する分周回路と、前記分周回路
の出力パルスと同期信号との立上り時刻の差を前
記自走発振器のパルス巾を単位として計測する計
測手段と、この計測手段の出力により前記分周回
路の分周比を制御して前記分周器の出力パルスと
同期信号の立上り時刻及び周期を一致せしめる手
段とを具備して成ることを特徴とするパルス駆動
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12224178A JPS5549038A (en) | 1978-10-03 | 1978-10-03 | Pulse driver circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12224178A JPS5549038A (en) | 1978-10-03 | 1978-10-03 | Pulse driver circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5549038A JPS5549038A (en) | 1980-04-08 |
| JPS6259933B2 true JPS6259933B2 (ja) | 1987-12-14 |
Family
ID=14831075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12224178A Granted JPS5549038A (en) | 1978-10-03 | 1978-10-03 | Pulse driver circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5549038A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60203753A (ja) * | 1984-03-28 | 1985-10-15 | 日本軽金属株式会社 | 建築用不燃パネル |
-
1978
- 1978-10-03 JP JP12224178A patent/JPS5549038A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5549038A (en) | 1980-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2745869B2 (ja) | 可変クロック分周回路 | |
| US4641044A (en) | Clock generator with reset and initialization circuitry | |
| GB1533544A (en) | Phase-locked loop circuit | |
| JP2635667B2 (ja) | 自動周波数制御回路 | |
| JPS5935218B2 (ja) | Ｐｌｌ回路 | |
| JPS6259933B2 (ja) | ||
| JPS5818020B2 (ja) | 位相同期発振回路 | |
| JPS6339209A (ja) | 同期回路 | |
| JPS6319094B2 (ja) | ||
| JPH05315898A (ja) | トリガ同期回路 | |
| JPS61140221A (ja) | タイミング発生回路 | |
| JP2962087B2 (ja) | パワー制御回路 | |
| JPS6364086B2 (ja) | ||
| JPS6128426Y2 (ja) | ||
| KR950007876Y1 (ko) | 수평동기신호 안정화 회로 | |
| JPH0731567B2 (ja) | クロック制御回路 | |
| JPS6227632B2 (ja) | ||
| JP2553722B2 (ja) | ２相クロックの位相補正装置 | |
| JPS62161271A (ja) | レ−ザ−ビ−ムプリンタの同期回路 | |
| JPH0561817B2 (ja) | ||
| JPS61288574A (ja) | 同期分離回路 | |
| JPS6340048B2 (ja) | ||
| JPS5964928A (ja) | 集積回路 | |
| JPH0256855B2 (ja) | ||
| JPH021455B2 (ja) |