JPS6260242A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6260242A
JPS6260242A JP19997485A JP19997485A JPS6260242A JP S6260242 A JPS6260242 A JP S6260242A JP 19997485 A JP19997485 A JP 19997485A JP 19997485 A JP19997485 A JP 19997485A JP S6260242 A JPS6260242 A JP S6260242A
Authority
JP
Japan
Prior art keywords
film
polyimide
psg
polyimide organic
organic film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19997485A
Other languages
English (en)
Inventor
Shinichi Tonari
真一 隣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP19997485A priority Critical patent/JPS6260242A/ja
Publication of JPS6260242A publication Critical patent/JPS6260242A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層配線構造を有する半導体装置の製造方法に
関し、特に眉間絶縁膜としてポリイミド有機膜を用いた
半導体装置の製造方法に関する。
〔従来の技術〕
近年における半導体装置の微細化及び高集積化に伴って
、半導体基板上に形成する配線の多層化が進められてい
る。従来、この種の多層配線では層間絶縁膜としてCV
D法により形成したシリコン酸化膜やシリコン窒化膜を
用いているが、これらの膜は表面における平坦性極めて
悪く、この上に形成する上側配線層に段切れ等の不具合
を生じ、配線を微細化する上での障害となっている。こ
のため、これまでの半導体装置の製造工程では層間絶縁
膜の表面の平坦化を図るための工程が必須のものとされ
ており、この平坦化のための工程が半導体装置の製造工
程を複雑化し、かつ製造工程数を増大させる原因となっ
ている。
このようなことから、最近では層間絶縁膜にポリイミド
有機膜を使用する試みがなされており、このポリイミド
有機膜の特質により十分な平坦性が得られている。
〔発明が解決しようとする問題点〕
上述したように眉間絶縁膜にポリイミド有機膜を使用し
た場合、その下地膜にPSG膜を用いている半導体装置
では、ポリイミド有機膜とPSG膜との密着性(接着性
)が乏しく、層間絶縁膜乃至上層配線層の剥離を招き、
半導体装置としての信頼性が低下される等の問題が生じ
ている。この密着性についての詳細な原因、メカニズム
は明らかではないが、本発明者の検討によれば、両者の
界面において双方の膜が化学的或いは物理的に結合する
度合が小さいこと、またポリイミド有機膜はPSG膜に
比較して熱膨張係数が1〜2桁程大きいために熱的スト
レスを受は易いことが関係しているものと思われる。
〔問題点を解決するための手段〕 、 本発明の半導体装置の製造方法は、眉間絶縁膜としての
ポリイミド有機膜と、下地膜としてのPSG膜との密着
性を向上して信頼性の高い半導体装置を得るために、ポ
リイミド有機膜を形成した後、珪素、窒素、炭素、酸素
、水素及びこれらの元素の化合物の中のいずれか一種或
いは複数種をポリイミド有機膜と下地膜との界面にイオ
ン注入し、両者の界面においてポリイミドとPSGとを
混合せしめてその密着性を向上させる工程を有している
〔実施例〕
次に、本発明を図面を参照して説明する。
第1図乃至第4図は本発明の一実施例を製造工程順に示
す断面図である。
先ず、第1図のように、所定の半導体素子を形成した半
導体基板1の表面上に下地膜としてのPSG膜2を所要
の厚さに形成し、この−ヒにアルミニウム等の金属膜か
らなる下側配線層3を形成する。
次いで、第2図のように、ポリイミド有機材をスピンコ
ード法によって全面に塗布し、前記下側配線層3及びP
SG膜2を覆うポリイミド有機膜4を形成する。このポ
リイミド有機膜4の膜厚は、前記下側配線層3の厚さや
線幅等の下地構造に見合うだけの平坦性及び電気的特性
(例えば、層間静電容量)に応じた厚さとし、通常では
1μmに形成する。
しかる上で、第3図のように、珪素、窒素、炭素、酸素
、水素及びこれらの元素の化合物の中、いずれか一種或
いは複数種を前記ポリイミド有機膜4内にイオン注入法
によって導入する。この際、注入物がポリイミド有機膜
4とPSG膜2との界面近傍に分布されてイオン注入層
5を形成するようにイオン注入時の加速電圧を制御する
。例えば、珪素では約250KeV 、窒素では約15
0KeV、炭素では約200KeV、酸素では約150
KeV、水素では約30KeVに夫々設定する。
そして、第4図のように、下側配線層3に接続させるた
めのコンタクトホール7を形成する場合には、シリコン
酸化膜とフォトレジスト膜との積層構造のマスク膜6を
形成し、CF、を主体としたガスプラズマ中でシリコン
酸化膜を開孔し、また酸素ガスプラズマでポリイミド有
機膜4を開孔する。しかる上で、同図鎖線のようにアル
ミニウム等で上側配線層8を形成することにより、上側
配線層8と下側配線層2とをコンタクトホール7を通し
て接続させることができる。
したがって、このようにして製造された多層配線構造で
は、眉間絶縁膜としてのポリイミド有機膜4は、下地膜
としてのPSG膜2との界面に前述した種々の元素種の
イオン注入層5が形成されることになるため、両膜2.
4が界面において互いに物理的に混合し、両者の密着性
を向−トさせることになる。これにより、ポリイミド有
機膜4がPSG膜2から容易に剥離されることもなく、
多層配線構造、即ち半導体装置の信頼性を向上すること
ができる。勿論、ポリイミド有機膜の特性により、その
表面の平坦性を極めて良好なものにでき、上側配線層8
における段切れ等を防止して、配線の微細化を達成でき
ることは言うまでもない。
なお、前記実施例ではイオン注入層5を下側配線層3と
ポリイミド有機膜4との界面にも形成しており、両者間
での密着性を改善することもできる。
〔発明の効果〕
以」二説明したように本発明は、層間絶縁膜としてのポ
リイミド有機膜と、下地膜としてのPSG膜とを有する
多層配線構造の製造に際し、ポリイミド有機膜を形成し
た後、珪素、窒素、炭素、酸素、水素及びこれらの元素
の化合物の中のいずれか一種或いは複数種をポリイミド
有機膜と下地膜との界面にイオン注入しているので、両
者の界面においてポリイミドとPSGとを混合せしめて
その密着性を向上させることができ、ポリイミド有機膜
の長所である表面平坦性を利用して上側配線層の微細化
を図るとともにポリイミド有機膜の剥離等を防止し、高
集積でかつ信頼性の高い半導体装置を製造することがで
きる。
【図面の簡単な説明】
第1図乃至第4図は本発明の製造方法を工程順に示す断
面図である。 1・・・半導体基板、2・・・下地膜(PSG膜)、3
・・・下側配線層、4・・・ポリイミド有機膜、5・・
・イオン注入層、6・・・マスク、7・・・コンタクト
ホール、8・・・上側配線層。 代理人 弁理士   内 原  晋、、’、’、’、M
払(・イ5;7.J −7’rJ’r’E/ \−−/′ −へ      の べ       憾       帳 寸 怖

Claims (1)

  1. 【特許請求の範囲】 1、層間絶縁膜としてのポリイミド有機膜と、下地膜と
    してのPSG膜とを有する多層配線構造の半導体装置の
    製造に際し、前記ポリイミド有機膜を形成した後、珪素
    、窒素、炭素、酸素、水素及びこれらの元素の化合物の
    中のいずれか一種或いは複数種をポリイミド有機膜と下
    地膜との界面にイオン注入する工程を備え、これら両者
    の界面においてポリイミドとPSGとを混合せしめるこ
    とを特徴とする半導体装置の製造方法。 2、下地膜の上にPSG膜を形成するとともに、この下
    側配線層の上にポリイミド有機膜を形成し、しかる上で
    ポリイミド有機膜の表面から所要の加速電圧でイオン注
    入を行ってなる特許請求の範囲第1項記載の半導体装置
    の製造方法。
JP19997485A 1985-09-09 1985-09-09 半導体装置の製造方法 Pending JPS6260242A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19997485A JPS6260242A (ja) 1985-09-09 1985-09-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19997485A JPS6260242A (ja) 1985-09-09 1985-09-09 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6260242A true JPS6260242A (ja) 1987-03-16

Family

ID=16416680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19997485A Pending JPS6260242A (ja) 1985-09-09 1985-09-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6260242A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278258A (ja) * 1987-05-09 1988-11-15 Fujitsu Ltd 半導体装置の製造方法
US6177343B1 (en) 1995-09-14 2001-01-23 Sanyo Electric Co., Ltd. Process for producing semiconductor devices including an insulating layer with an impurity
US6214749B1 (en) 1994-09-14 2001-04-10 Sanyo Electric Co., Ltd. Process for producing semiconductor devices
US6235648B1 (en) 1997-09-26 2001-05-22 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6288438B1 (en) 1996-09-06 2001-09-11 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6326318B1 (en) 1995-09-14 2001-12-04 Sanyo Electric Co., Ltd. Process for producing semiconductor devices including an insulating layer with an impurity
US6690084B1 (en) 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
US6831015B1 (en) 1996-08-30 2004-12-14 Sanyo Electric Co., Ltd. Fabrication method of semiconductor device and abrasive liquid used therein
US6917110B2 (en) 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63278258A (ja) * 1987-05-09 1988-11-15 Fujitsu Ltd 半導体装置の製造方法
US6214749B1 (en) 1994-09-14 2001-04-10 Sanyo Electric Co., Ltd. Process for producing semiconductor devices
US6177343B1 (en) 1995-09-14 2001-01-23 Sanyo Electric Co., Ltd. Process for producing semiconductor devices including an insulating layer with an impurity
US6268657B1 (en) 1995-09-14 2001-07-31 Sanyo Electric Co., Ltd. Semiconductor devices and an insulating layer with an impurity
US6326318B1 (en) 1995-09-14 2001-12-04 Sanyo Electric Co., Ltd. Process for producing semiconductor devices including an insulating layer with an impurity
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
US6831015B1 (en) 1996-08-30 2004-12-14 Sanyo Electric Co., Ltd. Fabrication method of semiconductor device and abrasive liquid used therein
US6288438B1 (en) 1996-09-06 2001-09-11 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6235648B1 (en) 1997-09-26 2001-05-22 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6690084B1 (en) 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
US6917110B2 (en) 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer

Similar Documents

Publication Publication Date Title
US3801880A (en) Multilayer interconnected structure for semiconductor integrated circuit and process for manufacturing the same
EP0238089B1 (en) Three-dimensional integrated circuit and manufacturing method therefor
JPS6260242A (ja) 半導体装置の製造方法
US6960492B1 (en) Semiconductor device having multilayer wiring and manufacturing method therefor
JPS6041231A (ja) レプリカパタ−ニングを使用した集積回路構成体の製造方法
US6107674A (en) Isolated multi-chip devices
US6388337B1 (en) Post-processing a completed semiconductor device
JPS6070743A (ja) 半導体装置の製造方法
US20070082475A1 (en) Method for forming bonding pad and semiconductor device having the bonding pad formed thereby
US5793103A (en) Insulated cube with exposed wire lead
JPS6053051A (ja) 半導体装置の製造方法
US5609772A (en) Cube maskless lead open process using chemical mechanical polish/lead-tip expose process
JPH0230137A (ja) 半導体装置の配線形成方法
JPH0817923A (ja) 半導体集積回路装置およびその製造方法
JPH0117254B2 (ja)
JPH0194623A (ja) 多層配線半導体装置の製造方法
JPS5966150A (ja) 半導体装置およびその製造方法
JPH11274296A (ja) 多層配線構造及びその形成方法
KR100246101B1 (ko) 반도체 장치의 다층 금속 배선 구조 및 그 형성 방법
JPS61260639A (ja) 半導体装置の製造方法
JPH0794490A (ja) エッチング方法
JPH05335306A (ja) 半導体装置
JPS6347946A (ja) 半導体装置の製造方法
JPH0462855A (ja) 半導体装置およびその製造方法
JPH05308072A (ja) 半導体集積回路の製造方法