JPS6260760B2 - - Google Patents
Info
- Publication number
- JPS6260760B2 JPS6260760B2 JP54044720A JP4472079A JPS6260760B2 JP S6260760 B2 JPS6260760 B2 JP S6260760B2 JP 54044720 A JP54044720 A JP 54044720A JP 4472079 A JP4472079 A JP 4472079A JP S6260760 B2 JPS6260760 B2 JP S6260760B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- dma
- refresh
- signal
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
本発明はメモリのリフレツシユを簡単な構成で
行なえるようにした記憶回路制御方式に関するも
のである。
行なえるようにした記憶回路制御方式に関するも
のである。
従来のこの種の装置について第１図とともに説
明する。通常はCPU回路１から出力されるアド
レス信号ａと制御信号ｂによつてダイナミツク
RAMとこのダイナミツクRAMのアクセルに必要
な信号を発生する回路からなるRAM回路を駆動
し、情報の処理を行なつている。なおこの場合ア
ドレス信号ａはアドレスマルチプレクサ４を介し
てアドレス信号ｅとしてRAM回路２に供給され
ている。
明する。通常はCPU回路１から出力されるアド
レス信号ａと制御信号ｂによつてダイナミツク
RAMとこのダイナミツクRAMのアクセルに必要
な信号を発生する回路からなるRAM回路を駆動
し、情報の処理を行なつている。なおこの場合ア
ドレス信号ａはアドレスマルチプレクサ４を介し
てアドレス信号ｅとしてRAM回路２に供給され
ている。
RAM回路２のリフレツシユを行なうに際して
は、先ずタイマ３がCPU回路１に対して停止要
求信号ｃを出力し、CPU回路１が停止するとと
もに停止応答信号ｄを出力する。なおこの時
RAM回路２との直接入出力を行うDMA
（Direct、Memory Access）動作を必要とする他
の回路８がある場合には、DMA動作的にもCPU
回路の停止を必要とし、停止要求信号ｃを出力す
る。したがつてリフレツシユ動作とDMA動作と
の競合を調整するために優先判定回路７によつ
て、CPU回路１の停止応答信号ｄを優先度に応
じてリフレツシユ回路側の制御信号ｉと、DMA
動作側の制御信号ｊに振り分ける必要がある。リ
フレツシユ回路側に制御信号ｉが得られると、こ
れを受けてリフレツシユ動作が始まる。
は、先ずタイマ３がCPU回路１に対して停止要
求信号ｃを出力し、CPU回路１が停止するとと
もに停止応答信号ｄを出力する。なおこの時
RAM回路２との直接入出力を行うDMA
（Direct、Memory Access）動作を必要とする他
の回路８がある場合には、DMA動作的にもCPU
回路の停止を必要とし、停止要求信号ｃを出力す
る。したがつてリフレツシユ動作とDMA動作と
の競合を調整するために優先判定回路７によつ
て、CPU回路１の停止応答信号ｄを優先度に応
じてリフレツシユ回路側の制御信号ｉと、DMA
動作側の制御信号ｊに振り分ける必要がある。リ
フレツシユ回路側に制御信号ｉが得られると、こ
れを受けてリフレツシユ動作が始まる。
まずアドレスマルチプレクサ４がRAM回路２
に供給するアドレス信号ｅをCPU回路１のアド
レス信号ａからリフレツシユを順次行うためのア
ドレスをカウントしているリフレツシユアドレス
カウンタ５からのアドレス信号ｆに切換える。次
にリフレツシユ信号発生回路６がリフレツシユに
必要なスレローブ信号ｇをRAM回路に供給す
る。以上の動作でリフレツシユが行なわれる。し
かしこの装置はDMA動作を行なわせる回路とは
別に、アドレスマルチプレクサ４、リフレツシユ
信号発生回路６などのリフレツシユ回路が必要と
なる。
に供給するアドレス信号ｅをCPU回路１のアド
レス信号ａからリフレツシユを順次行うためのア
ドレスをカウントしているリフレツシユアドレス
カウンタ５からのアドレス信号ｆに切換える。次
にリフレツシユ信号発生回路６がリフレツシユに
必要なスレローブ信号ｇをRAM回路に供給す
る。以上の動作でリフレツシユが行なわれる。し
かしこの装置はDMA動作を行なわせる回路とは
別に、アドレスマルチプレクサ４、リフレツシユ
信号発生回路６などのリフレツシユ回路が必要と
なる。
本発明はDMAコントローラを巧みに用いてリ
フレツシユを行なうようにして、回路構成を簡単
にしたもので、以下にその実施例とともに説明す
る。第２図において、１１はこの記憶回路を使用
するCPU回路、１２は従来と同様のRAM回路で
あるが、リフレツシユのための特別な回路は設け
ていない。１３はリフレツシユ要求信号ｓを発生
するタイマ、１４はDMA動作を制御するDMAコ
ントローラで、そのDMA要求入力の１つとして
タイマ１３からのリフレツシユ要求信号ｓが入力
されている。１５はDMAを必要とする入出力装
置である。
フレツシユを行なうようにして、回路構成を簡単
にしたもので、以下にその実施例とともに説明す
る。第２図において、１１はこの記憶回路を使用
するCPU回路、１２は従来と同様のRAM回路で
あるが、リフレツシユのための特別な回路は設け
ていない。１３はリフレツシユ要求信号ｓを発生
するタイマ、１４はDMA動作を制御するDMAコ
ントローラで、そのDMA要求入力の１つとして
タイマ１３からのリフレツシユ要求信号ｓが入力
されている。１５はDMAを必要とする入出力装
置である。
本回路はダイナミツクRAMのリフレツシユを
DMAコントローラ１４が制御するDMA動作を用
いて行うもので、以下にその動作について説明す
る。
DMAコントローラ１４が制御するDMA動作を用
いて行うもので、以下にその動作について説明す
る。
ダイナミツクRAMのリフレツシユは、周知の
ようにリフレツシユのための信号を加えなくと
も、RAM回路１２の読み出し、書き込みによつ
ても行うことができる。従つて所定の周期で必要
なアドレスについてDMA動作を行えば、これは
ダイナミツクRAMの読み書きを伴うものである
から、リフレツシユを行うことになる。
ようにリフレツシユのための信号を加えなくと
も、RAM回路１２の読み出し、書き込みによつ
ても行うことができる。従つて所定の周期で必要
なアドレスについてDMA動作を行えば、これは
ダイナミツクRAMの読み書きを伴うものである
から、リフレツシユを行うことになる。
すなわち通常はCPU回路１１がRAM回路１２
に対してアドレス信号ｋと制御信号ｌを供給し、
RAM回路を制御して情報処理を行なつている。
しかしリフレツシユの際にはタイマ１３がDMA
コントローラ１４に対して、リフレツシユのため
のDMA要求信号５を出力する。DMAコントロー
ラの他のDMA要求入力端子には入出力装置から
のDMA要求が接続されており、上述したリフレ
ツシユのためのDMA要求も入出力装置からの
DMA要求と同様に扱われる。したがつてDMAコ
ントローラはDMA要求信号としてのリフレツシ
ユ要求信号ｓ等を受けると、CPU回路１１に対
して停止要求ｍを出し、CPU回路１１から停止
応答信号ｎが得られる。するとバス占有信号ｐを
出してCPU回路１１からアドレスバス、データ
バス、制御信号バスを切り放す。次にDMAコン
トローラ１４はDMA要求の中の最も優先度の高
い要求に該当するDMA動作を行う。まず、該当
する要求元に対して、DMA応答信号ｔあるいは
ｕが出される。信号ｔはリフレツシユのための
DMA要求に対して、信号ｕは入出力装置に対し
てのものである。さらにDMAコントローラ１４
は所定のアドレス信号ｑ及び制御信号ｒをバスに
出力する。リフレツシユのためのDMA動作が行
なわれた場合には、前述のようにRAM回路１２
のリフレツシユが行なわれる。
に対してアドレス信号ｋと制御信号ｌを供給し、
RAM回路を制御して情報処理を行なつている。
しかしリフレツシユの際にはタイマ１３がDMA
コントローラ１４に対して、リフレツシユのため
のDMA要求信号５を出力する。DMAコントロー
ラの他のDMA要求入力端子には入出力装置から
のDMA要求が接続されており、上述したリフレ
ツシユのためのDMA要求も入出力装置からの
DMA要求と同様に扱われる。したがつてDMAコ
ントローラはDMA要求信号としてのリフレツシ
ユ要求信号ｓ等を受けると、CPU回路１１に対
して停止要求ｍを出し、CPU回路１１から停止
応答信号ｎが得られる。するとバス占有信号ｐを
出してCPU回路１１からアドレスバス、データ
バス、制御信号バスを切り放す。次にDMAコン
トローラ１４はDMA要求の中の最も優先度の高
い要求に該当するDMA動作を行う。まず、該当
する要求元に対して、DMA応答信号ｔあるいは
ｕが出される。信号ｔはリフレツシユのための
DMA要求に対して、信号ｕは入出力装置に対し
てのものである。さらにDMAコントローラ１４
は所定のアドレス信号ｑ及び制御信号ｒをバスに
出力する。リフレツシユのためのDMA動作が行
なわれた場合には、前述のようにRAM回路１２
のリフレツシユが行なわれる。
上記実施例より明らかなように本発明によれば
従来必要であつた、アドレスマルチプレクサ、ア
ドレスカウンタ、リフレツシユ信号発生回路、優
先判定回路等が不要になり、回路構成が極めて簡
単になる。特にDMAコントローラの空きチヤネ
ルを用いることによつて回路素子の大幅な削減が
可能になる。
従来必要であつた、アドレスマルチプレクサ、ア
ドレスカウンタ、リフレツシユ信号発生回路、優
先判定回路等が不要になり、回路構成が極めて簡
単になる。特にDMAコントローラの空きチヤネ
ルを用いることによつて回路素子の大幅な削減が
可能になる。
またDMAコントローラを用いてRAMのリフレ
ツシユを行う他の方法として、DMAコントロー
ラを用いてCPUを停止させ、DACK信号を用い
てリフレツシユの起動をかけるものがあるが、こ
の場合にはDACK信号からリフレツシユ用の信号
を生成する回路が必要となる。したがつてこの方
法に比して本発明は簡単な構成でRAMのリフレ
ツシユを行わせることができる。
ツシユを行う他の方法として、DMAコントロー
ラを用いてCPUを停止させ、DACK信号を用い
てリフレツシユの起動をかけるものがあるが、こ
の場合にはDACK信号からリフレツシユ用の信号
を生成する回路が必要となる。したがつてこの方
法に比して本発明は簡単な構成でRAMのリフレ
ツシユを行わせることができる。
第１図は従来の記憶回路制御装置のブロツク
図、第２図は本発明の一実施例による記憶回路制
御方式を適用した装置のブロツク図である。 １１……CPU回路、１２……RAM回路、１４
……DMAコントローラ。
図、第２図は本発明の一実施例による記憶回路制
御方式を適用した装置のブロツク図である。 １１……CPU回路、１２……RAM回路、１４
……DMAコントローラ。
Claims (1)
- １ 入出力装置からの要求を受け、CPUを停止
させ、アドレス信号とメモリー制御信号と入出力
制御信号を出力することによつてDMA
（Direct、Memory Access）動作を行なわせる
DMAコントローラを設け、このDMAコントロー
ラのDMA要求入力に、リフレツシユ要求信号を
入力することによつてDMA動作を行なわせ、上
記DMAコントローラから出力されるアドレス信
号とメモリ制御信号を用いてダイナミツクRAM
のリフレツシユを行うことを特徴とする記憶回路
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4472079A JPS55139691A (en) | 1979-04-11 | 1979-04-11 | Memory circuit control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4472079A JPS55139691A (en) | 1979-04-11 | 1979-04-11 | Memory circuit control system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55139691A JPS55139691A (en) | 1980-10-31 |
| JPS6260760B2 true JPS6260760B2 (ja) | 1987-12-17 |
Family
ID=12699253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4472079A Granted JPS55139691A (en) | 1979-04-11 | 1979-04-11 | Memory circuit control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55139691A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4556952A (en) | 1981-08-12 | 1985-12-03 | International Business Machines Corporation | Refresh circuit for dynamic memory of a data processor employing a direct memory access controller |
| JPS60151742A (ja) * | 1984-01-18 | 1985-08-09 | Pioneer Electronic Corp | デイジタル信号発生装置 |
| JP2617132B2 (ja) * | 1989-05-10 | 1997-06-04 | 日本電気エンジニアリング株式会社 | ダイレクトメモリアクセス方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5254342A (en) * | 1975-10-30 | 1977-05-02 | Toshiba Corp | Dynamic memory refreshing |
-
1979
- 1979-04-11 JP JP4472079A patent/JPS55139691A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55139691A (en) | 1980-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62149099A (ja) | メモリアクセス制御回路 | |
| JPS6260760B2 (ja) | ||
| JPH08129881A (ja) | Ｓｄｒａｍ制御装置 | |
| JPH05282859A (ja) | メモリ集積回路 | |
| JP2909126B2 (ja) | メモリ制御装置 | |
| JPS58118089A (ja) | メモリ制御方式 | |
| JPS58159292A (ja) | メモリリフレツシユ方法 | |
| JPS63298796A (ja) | メモリ装置 | |
| JPS63186344A (ja) | 記憶装置 | |
| JP2552366B2 (ja) | ビットブロック転送制御装置 | |
| JPH03250488A (ja) | メモリバス制御方法 | |
| JPS58181134A (ja) | デ−タ転送回路 | |
| JPH052877A (ja) | 映像表示メモリアクセス方式 | |
| JPH0243194B2 (ja) | ||
| JPH0458675B2 (ja) | ||
| JPH0527944A (ja) | データ書き込み・送出装置 | |
| JPS59113593A (ja) | メモリ制御方式 | |
| JP3206013B2 (ja) | ダイレクト・メモリ・アクセス転送制御装置 | |
| JPS62110699A (ja) | ダイナミツクメモリ制御方法 | |
| JPH1074165A (ja) | 情報処理装置 | |
| JPS60101662A (ja) | Ｄｍａ転送方式 | |
| JPH0380322A (ja) | ダイナミック・ランダム・アクセス・メモリ制御装置 | |
| JPS60151894A (ja) | ダイナミツクｒａｍのリフレツシユ回路 | |
| JPS5971194A (ja) | ダイナミツクメモリの制御方式 | |
| JPH02294863A (ja) | ダイレクトメモリアクセス方式 |