JPS6261372A - GaAsLSI用ゲ−トおよびオ−ミツク電極の結合方法 - Google Patents

GaAsLSI用ゲ−トおよびオ−ミツク電極の結合方法

Info

Publication number
JPS6261372A
JPS6261372A JP19940285A JP19940285A JPS6261372A JP S6261372 A JPS6261372 A JP S6261372A JP 19940285 A JP19940285 A JP 19940285A JP 19940285 A JP19940285 A JP 19940285A JP S6261372 A JPS6261372 A JP S6261372A
Authority
JP
Japan
Prior art keywords
gate
ohmic
electrode
metal
ohmic electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19940285A
Other languages
English (en)
Inventor
Nobuo Kodera
小寺 信夫
Hiroshi Yanagisawa
柳沢 寛
Masaru Miyazaki
勝 宮崎
Shinji Kajita
梶田 伸二
Hironori Tanaka
田中 広紀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19940285A priority Critical patent/JPS6261372A/ja
Publication of JPS6261372A publication Critical patent/JPS6261372A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はGaAs  L S I用の電極結合方法に係
り、特にレイアウト面積の縮少を可能にする電極結合方
法に関する。
〔発明の背景〕
従来のGaAs  LSIのレイアウト設計では、高耐
熱ゲート金属の上にコンタクト孔を設け、さらにオーミ
ック電極金属の上にコンタクト孔を設け、それらのコン
タクト孔の間を別種の配線金属で結線するのが通例であ
った。この−例は、例えば電子通信学会技報、電子装置
研究会資料、FD81−22.PP45 (1981年
)における積山、大西等による“セルフアラインメント
形GaAs  MESFETVLS目貫向のTiWシリ
サイドゲート技術″と題する文献に論じられている。
具体的な従来例(平面図)を第1図に示す。m;では2
個のショットキー障壁ダイオードを直列に接続する例で
ある。ショク1−キー障壁はグー1−電極1とイオン打
込で形成するnチャネル2が接する領域で構成する。オ
ーミック接合は、nチャネルに連接するn3層3を設け
この上にAuGe合金。
Ni、Auを重ねて(以下オーミック金属4と呼ぶ)ア
ロイすることで構成する。
ゲート金属1の上には通常のL S IではS i O
2等酸化膜が被覆されているから、この酸化膜にコンタ
ク1〜孔5をあける。またオーミック電極4の−Lでも
同様にコンタク1一孔5をあける。これらのコンタクト
孔りに配線金属6が重なるように配置して2つのショッ
トギー障壁ダイオードが結合される。
このような従来レイアウトの欠点は、GaAs −LS
Iの中で前記したダイオードを複数個(ときには4個接
続することもある)直列接続する場合に、配線領域およ
びダイオードゲートの引出しパッドが元のデバイス(ダ
イオード)と同等の面積を占めるため、相対にレイアウ
ト面積が大きくなる点にあった、この事情はFETのゲ
ートを極と、他デバイスまたは当該デバイスのオーミッ
ク電極を接続する場合にも生じ、LSI設計」―の問題
となっていた。
〔発明の目的〕
本発明の目的は、オーミック電極とゲートI?電極との
結合を単純化してレイアウト面積を小さくできる電極結
合方法を提供することにある、〔発明の概要〕 従来技術の欠点は別に設けた配線夕利用して2つのコン
タクト孔をつなぐため、し、イアウド面積が大きくなる
ことであった。これを解決する5iの条件中、第2図に
その詳細を示すように、オー・ミック屯極4とつながる
高乙度n6層3の領域内にゲート電極(またはその引出
し部)1を配置することである。これを解決する第2の
〜34’F i:j:ユ、オーミック金属とゲート金属
との隣接共存を可能にすることである。ミクロン単位で
この2つの電極金属を隣接させるには、実際上ゲート金
属の上にオーミック金属が載置できる必要がある。Ga
AsLSIの製作工程では通常WSi(タングステンシ
リサイド)ゲートを先に形成しくゲート先行形成)その
後オーミック金属を被着形成するためオーミック電極が
ゲート電極の上にくることになる。
オーミック金属は通常AuGe −N i −A u薄
膜からなり、工程中で一佳これを溶融するアロイ作業が
必要になる。この場合、 GaAs上ではアロイ中にオ
ーミック金属が溶けても玉にならない形成条件が選ばれ
る。しかし、必らずしもゲーI−電極金属の上でオーミ
ック金属が玉にならない保障がない。
本発明者らはこの玉になる困難が実際上解決できること
を実験によって確かめた。
さらにゲート金属とオーミック金属がつねに間違いなく
電気的に結合できるために第3の条仇がある。これは配
線金属をゲート金属とオーミック金属の上にM、置する
ことである。この理由は以トに述べる。通常ゲート金/
Aは約3000人界の厚さである。一方、オーミック金
属も10(10〜2000人程の厚さで人界。この両者
が重なると、所謂1段切れ」現象が起きて両金属は電気
的につながらない、一般にオーミック金属はごく薄く形
成して使用するため、この段切れ現象は避けられない、
このため、第2図に示すように、配線金属6をゲート金
属1とオーミック金属4の両方を覆うように配置する必
要がある1通常GaAs  LSIt!作工程ではゲー
ト金属1とオーミック金属4の上にS i O,などの
絶縁性被膜(厚さ約4000〜toooo人) が全面
的に形成され、この上に電気配線が行えるようにする。
このため、第2図に示すように、コンタクト孔5を始め
に形成し、これがゲート金属1とオーミック金属4の両
方にまたがるような一つの孔となるように設計する必要
がある。配線金rit6はこのコンタクト孔5を完全に
覆うように配置すればよい。
〔発明の実施例〕
以丁本発明の一実施例を第3図により説明する。
ここではダイオード部品の構成例を示す、第1図(従来
例)と同様にショットキー障壁はゲート電極1どnチャ
ネル2との重ね合せで形成する。オーミック性の電極接
触は、nチャネル2に連なる高濃度n0層3を用意し、
これにオー・ミック金属4を重ねてアロイすることによ
り形成する。2つのダイオードのゲートff電極どオー
ミック電極の結合のために第2図と類似のレイアウトを
行なった。
n3層3はオーミック金属4の広さよりも大きいことが
絶対必要条件であるが、ゲート金属1はこのn″″層領
域に重なるだけで良いためここでは図のように比較的小
面積に設計した。
本実施例の効果は第3図と第1図を比較すれば明らかで
、著しい面積低減が可能である。
〔発明の効果〕
本発明はダイオードのみならずGaAs  L S I
の中でオーミック電極をもつ抵抗などの部品とFU:、
Tのゲート重積との結合、FET相互の電気的結合、な
ど広い範囲のデバイスの結合に適用できる。各部分で、
LSIのレイアウト面積が低減できるため、(1)LS
Iの集積度向上に効果があるばかりでなく、(2)LS
Iのチップ面積が小さくできるため配線遅延などを低減
できてLSIの高速化に役立つ。以上により1本発明の
工業上の有効性は明らかである。
【図面の簡単な説明】
第1図は従来の電極結合方法を示す平面図、第2図は本
発明の電極結合方法を説明する平面図、第3図はダイオ
ード直列接続を例に本発明の詳細な説明する平面図であ
る。 1・・・ゲート電極金属、2・・・nチャネル、3・・
・高濃度n+層、4・・・オーミック電極金属、5・・
・コンタクト孔、6・・・配線金属。

Claims (1)

  1. 【特許請求の範囲】 1、高耐熱ゲートを使用するGaAsLSIにおいて、
    ゲート部引出し電極が高濃度n^+層に重なるように配
    置され、そのn^+層上でオーミック電極がn^+層と
    アロイできるように配置され、そのゲート引出し電極と
    オーミック電極の両方に共通するようにコンタクト孔を
    あけてそのコンタクト孔を完全に覆うように配線金属を
    配置して、 ゲート電極とオーミック電極を電気的に結合するGaA
    sLSI用ゲートおよびオーミック電極の結合方法。
JP19940285A 1985-09-11 1985-09-11 GaAsLSI用ゲ−トおよびオ−ミツク電極の結合方法 Pending JPS6261372A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19940285A JPS6261372A (ja) 1985-09-11 1985-09-11 GaAsLSI用ゲ−トおよびオ−ミツク電極の結合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19940285A JPS6261372A (ja) 1985-09-11 1985-09-11 GaAsLSI用ゲ−トおよびオ−ミツク電極の結合方法

Publications (1)

Publication Number Publication Date
JPS6261372A true JPS6261372A (ja) 1987-03-18

Family

ID=16407191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19940285A Pending JPS6261372A (ja) 1985-09-11 1985-09-11 GaAsLSI用ゲ−トおよびオ−ミツク電極の結合方法

Country Status (1)

Country Link
JP (1) JPS6261372A (ja)

Similar Documents

Publication Publication Date Title
JP3559432B2 (ja) 半導体メタリゼイションシステムを形成する方法およびその構造
US4628338A (en) Semiconductor device
US11081573B2 (en) Semiconductor element
JPS6261372A (ja) GaAsLSI用ゲ−トおよびオ−ミツク電極の結合方法
JPS6236400B2 (ja)
JPS6020568A (ja) 半導体装置
KR910007513B1 (ko) 반도체장치의 배선접속부
JPH0212017B2 (ja)
JPS5934666A (ja) 半導体集積回路装置
JPS6128228B2 (ja)
JPH0255953B2 (ja)
JPH0427710B2 (ja)
JPH01102969A (ja) 化合物半導体素子
JP3018677B2 (ja) 半導体装置の製造方法
JP3381108B2 (ja) デュアルゲート型電界効果トランジスタ
JP2001135639A (ja) 半導体装置およびその製造方法
JPH0439228B2 (ja)
JPH04162531A (ja) 半導体装置の製造方法
JPS62188341A (ja) 半導体装置
JPS6265380A (ja) 半導体装置
EP0266093A2 (en) Process of making a high power multi-layer semiconductive switching device with multiple parallel contacts
JPS60169152A (ja) 配線接続方法
JPS62144355A (ja) 半導体集積回路
JPH01192141A (ja) 化合物半導体装置の配線方法
JPS5994866A (ja) シヨツトキ接合を有する半導体装置