JPS6128228B2 - - Google Patents
Info
- Publication number
- JPS6128228B2 JPS6128228B2 JP9605376A JP9605376A JPS6128228B2 JP S6128228 B2 JPS6128228 B2 JP S6128228B2 JP 9605376 A JP9605376 A JP 9605376A JP 9605376 A JP9605376 A JP 9605376A JP S6128228 B2 JPS6128228 B2 JP S6128228B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- conductor layer
- bonding
- ohmic
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 8
- 238000005275 alloying Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- -1 Ge/Ag Chemical class 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置において電極と該電極に対
するワイヤボンデング部等の外部引出導体取付部
の構造に関するものである。
するワイヤボンデング部等の外部引出導体取付部
の構造に関するものである。
従来のオーム性接触電極の構造は第１図に示し
たように、半導体結晶１２上に設けたオーム性接
触電極を組立外部引出導体取付部用領域とするも
ので、両者が共存共通になつている。このような
オーム性接触電極構造は次のような欠点を有して
いる。(1)オーム性電極とボンデング領域の共存に
より、ボンデング作業時の力による素子特性劣化
が起る。(2)ボンデング領域共存のため、実質的オ
ーム性電極の面積が広くなり、素子特性の劣化が
起る。(1)についてはボンデング時の力が加わるこ
とによる能動層領域への半導体結晶ひずみ、抵抗
増大がある。(2)については寄生素子となる容量、
抵抗成分が面積増大と共に大きくなる。特に、高
い周波数で動作させたり、高速スイツチング動作
させる素子では寄生素子軽減は高性能化のため最
とも重要な要素となる。
たように、半導体結晶１２上に設けたオーム性接
触電極を組立外部引出導体取付部用領域とするも
ので、両者が共存共通になつている。このような
オーム性接触電極構造は次のような欠点を有して
いる。(1)オーム性電極とボンデング領域の共存に
より、ボンデング作業時の力による素子特性劣化
が起る。(2)ボンデング領域共存のため、実質的オ
ーム性電極の面積が広くなり、素子特性の劣化が
起る。(1)についてはボンデング時の力が加わるこ
とによる能動層領域への半導体結晶ひずみ、抵抗
増大がある。(2)については寄生素子となる容量、
抵抗成分が面積増大と共に大きくなる。特に、高
い周波数で動作させたり、高速スイツチング動作
させる素子では寄生素子軽減は高性能化のため最
とも重要な要素となる。
本発明は上述の従来技術の欠点をなくし、オー
ム性電極の特性向上が計れ、寄生素子の少ないか
つ接続が良好な電極構造を提供するものである。
ム性電極の特性向上が計れ、寄生素子の少ないか
つ接続が良好な電極構造を提供するものである。
すなわち、本発明では、特願昭50−105897号で
述べた様に、電極と該電極のボンデングパツドを
分離し、両者を相互に接続するものであり、特
に、オーミツク電極部分に上記手法を適用したも
のである。
述べた様に、電極と該電極のボンデングパツドを
分離し、両者を相互に接続するものであり、特
に、オーミツク電極部分に上記手法を適用したも
のである。
本発明の構成要件は次のようなものである。第
１のオーム性電極ともう１つ別な機能、例えばボ
ンデング領域と分離して設ける。第２にオーム性
電極とボンデング領域のような別の機能のものと
の接触は半導体装置上に被着した別の金属で接続
する。このとき、ボンデング領域全面に別の金属
を被着しても良い。第３に、各電極部分の対向し
ている部分の形状は接続良好にするため、金属の
接触りよう線を多くするため、凸部又凹部にす
る。当然の事ながら、オーム性電極は寄生素子を
小さくし、且つ素子動作上支障のない様な面積と
する。
１のオーム性電極ともう１つ別な機能、例えばボ
ンデング領域と分離して設ける。第２にオーム性
電極とボンデング領域のような別の機能のものと
の接触は半導体装置上に被着した別の金属で接続
する。このとき、ボンデング領域全面に別の金属
を被着しても良い。第３に、各電極部分の対向し
ている部分の形状は接続良好にするため、金属の
接触りよう線を多くするため、凸部又凹部にす
る。当然の事ながら、オーム性電極は寄生素子を
小さくし、且つ素子動作上支障のない様な面積と
する。
これら３つの要件を満たす電極構造をシヨツト
キ接合型電界効果トランジスタを例にとつて第２
図に示した。基板１１上に設けられた能動層１２
上にソース１３、ドレイン１４、ゲート電極１５
がある。このときソース１３、ドレイン１４はオ
ーム性接触電極で、ボンデング領域をそれぞれの
電極に対応してソース電極用ボンデング領域１
３′、ドレイン電極用ボンデング領域１４′が設け
られている。その接続はこの場合はゲート金属１
５で接続されている（もちろん、他の金属で接続
しても良いが、ゲート金属１５を用いることが工
程上有利である）。その平面図は第３図に示す。
第３図でソース電極１３、ドレイン電極１４との
対向して設けてあるボンデング領域１３′，１
４′部分は他の金属１５′によつて接続する時、接
続断線を起させないため凹，凸形状に形成する。
すなわち、接続部には段差があることから、ある
断線確率が存在するが、このように凹，凸形状と
することによつて増えた接触りよう線の分だけ金
属１５′に対する接続部の長さを多くすることが
でき、これにより電極１３，１４およびボンデン
グ領域１３′，１４′と、金属１５′の接続性が向
上する。尚、このとき、ボンデング領域を接続用
金属１５′で全面を覆う事は可能で、そのとき、
少なくとも最上部の金属はボンデング可能な金属
にする必要がある。
キ接合型電界効果トランジスタを例にとつて第２
図に示した。基板１１上に設けられた能動層１２
上にソース１３、ドレイン１４、ゲート電極１５
がある。このときソース１３、ドレイン１４はオ
ーム性接触電極で、ボンデング領域をそれぞれの
電極に対応してソース電極用ボンデング領域１
３′、ドレイン電極用ボンデング領域１４′が設け
られている。その接続はこの場合はゲート金属１
５で接続されている（もちろん、他の金属で接続
しても良いが、ゲート金属１５を用いることが工
程上有利である）。その平面図は第３図に示す。
第３図でソース電極１３、ドレイン電極１４との
対向して設けてあるボンデング領域１３′，１
４′部分は他の金属１５′によつて接続する時、接
続断線を起させないため凹，凸形状に形成する。
すなわち、接続部には段差があることから、ある
断線確率が存在するが、このように凹，凸形状と
することによつて増えた接触りよう線の分だけ金
属１５′に対する接続部の長さを多くすることが
でき、これにより電極１３，１４およびボンデン
グ領域１３′，１４′と、金属１５′の接続性が向
上する。尚、このとき、ボンデング領域を接続用
金属１５′で全面を覆う事は可能で、そのとき、
少なくとも最上部の金属はボンデング可能な金属
にする必要がある。
以下、本発明を実施例によつて詳しく説明す
る。実施例ではヒ化ガリウム結晶を用いたシヨツ
トキ接合型電界効果トランジスタに応用した場合
について説明する。第４図はシヨツトキバリア型
電界効果トランジスタの製造工程断面図である。
第４図ａに示すようにヒ化ガリウム基板（半絶縁
性比抵抗108Ωcm）１１に能動層１２を設け、そ
の上にソース１３、ドレイン１４のオーム性電極
を設けた。このとき、オーム性接続電極幅は15μ
ｍであり、他の部分の能動層１２は除去し、半絶
縁性ヒ化ガリウム基板１１を露出してある。この
露出された基板１１上にボンデング用領域をオー
ム性電極１３′，１４′と分離して同一材料で同時
に形成した。もちろん、ボンデング用領域とオー
ム性電極とは別の材料で、又同一材料であつても
別の工程で形成しても良い。この電極材料は
Au・Ge／Ni／Auの連続蒸着で金属を被着し、各
オーム性電極１３，１４とボンデング領域１
３′，１４′のパターンはホトレジスト膜SiO2膜
１６を介した剥離法で形成した。その後、Au・
Ge／Ni／AuをH2雰囲気中で400℃５分間の熱処
理を行ない、オーム性電極は形成した。このとき
ボンデング領域は基板１２と合金化されるが、オ
ーム性電極とならない。その後、シヨツトキ接合
金属であるMo１７と、ボンデング用金具Au１８
を全面に被着し、ホトレジスト膜１９AZ1350Jを
6000Å塗布し、第４図ｂのようにホトレジスト膜
を残した。その後、ホトレジスト膜１９をマスク
としてイオンミリングでAu１８を除去し、Au１
９をマスクとしてOF4ガスのプラズマMo１８を
エツチングする。その後、ホトレジスト膜１９も
除去し、第４図ｃのようにする。第４図ｃのよう
にオーム性電極１３，１４と、ボンデング領域１
３′，１４′とはMo／Au１７′，１８′によつて接
続された。その結果、ボンデング作業で従来、15
％程度の発生率で特性不良チツプが発生したが、
本発明でほとんど特性不良チツプ（ワイヤボンデ
ング組立による）は発生しなかつた。また、ゲー
ト・ドレイン間の容量は同一パターンで0.005pF
改善され、利得が10GHzで1dBの改善が見られ
た。これらはボンデング領域を分離したことによ
つて、ワイヤボンデング作業時に能動層に傷をつ
けることがないなどのためである。また、能動層
を最小寸法にしたため、浮遊容量が減少したもの
と考えられる。
る。実施例ではヒ化ガリウム結晶を用いたシヨツ
トキ接合型電界効果トランジスタに応用した場合
について説明する。第４図はシヨツトキバリア型
電界効果トランジスタの製造工程断面図である。
第４図ａに示すようにヒ化ガリウム基板（半絶縁
性比抵抗108Ωcm）１１に能動層１２を設け、そ
の上にソース１３、ドレイン１４のオーム性電極
を設けた。このとき、オーム性接続電極幅は15μ
ｍであり、他の部分の能動層１２は除去し、半絶
縁性ヒ化ガリウム基板１１を露出してある。この
露出された基板１１上にボンデング用領域をオー
ム性電極１３′，１４′と分離して同一材料で同時
に形成した。もちろん、ボンデング用領域とオー
ム性電極とは別の材料で、又同一材料であつても
別の工程で形成しても良い。この電極材料は
Au・Ge／Ni／Auの連続蒸着で金属を被着し、各
オーム性電極１３，１４とボンデング領域１
３′，１４′のパターンはホトレジスト膜SiO2膜
１６を介した剥離法で形成した。その後、Au・
Ge／Ni／AuをH2雰囲気中で400℃５分間の熱処
理を行ない、オーム性電極は形成した。このとき
ボンデング領域は基板１２と合金化されるが、オ
ーム性電極とならない。その後、シヨツトキ接合
金属であるMo１７と、ボンデング用金具Au１８
を全面に被着し、ホトレジスト膜１９AZ1350Jを
6000Å塗布し、第４図ｂのようにホトレジスト膜
を残した。その後、ホトレジスト膜１９をマスク
としてイオンミリングでAu１８を除去し、Au１
９をマスクとしてOF4ガスのプラズマMo１８を
エツチングする。その後、ホトレジスト膜１９も
除去し、第４図ｃのようにする。第４図ｃのよう
にオーム性電極１３，１４と、ボンデング領域１
３′，１４′とはMo／Au１７′，１８′によつて接
続された。その結果、ボンデング作業で従来、15
％程度の発生率で特性不良チツプが発生したが、
本発明でほとんど特性不良チツプ（ワイヤボンデ
ング組立による）は発生しなかつた。また、ゲー
ト・ドレイン間の容量は同一パターンで0.005pF
改善され、利得が10GHzで1dBの改善が見られ
た。これらはボンデング領域を分離したことによ
つて、ワイヤボンデング作業時に能動層に傷をつ
けることがないなどのためである。また、能動層
を最小寸法にしたため、浮遊容量が減少したもの
と考えられる。
また、上記実施例と同じ方法を用い、ボンデン
グ領域を全面に接続金属を被着するだけでなく、
ボンデング領域の凸部分だけとオーム性電極全面
とを接続した結果、実施例と同じ効果を得た。
グ領域を全面に接続金属を被着するだけでなく、
ボンデング領域の凸部分だけとオーム性電極全面
とを接続した結果、実施例と同じ効果を得た。
さらに、特願昭50−105897号で述べた様に、ゲ
ート電極に関してもボンデングパツド部を分離す
ることにより、上述した効果をゲート電極に対し
ても得ることができ、又歩留の向上をはかること
ができる。
ート電極に関してもボンデングパツド部を分離す
ることにより、上述した効果をゲート電極に対し
ても得ることができ、又歩留の向上をはかること
ができる。
第５図にその一例を示す。１５はゲート電極
（例えばMo／Au）、２１はゲート電極引出し部
（Mo／Au）、２０はボンデングパツト部（例えば
Au・Ge／Ni／Au）である。
（例えばMo／Au）、２１はゲート電極引出し部
（Mo／Au）、２０はボンデングパツト部（例えば
Au・Ge／Ni／Au）である。
以上の実施例において、オーミツク電極として
Au・Ge／Ni／Auを用いたが、Au・Ge合金のみ
でも良く、又In・Ag，Au・Zn，Sn・Ag，In・
Ge・Ag，Sn・Ge・Ag等のその他の金属が使用
し得る。又シヨツトキー電極としても、他に
Cr／Mo／Au，Al，Ti／Mo／ｕ等も使用し得
る。
Au・Ge／Ni／Auを用いたが、Au・Ge合金のみ
でも良く、又In・Ag，Au・Zn，Sn・Ag，In・
Ge・Ag，Sn・Ge・Ag等のその他の金属が使用
し得る。又シヨツトキー電極としても、他に
Cr／Mo／Au，Al，Ti／Mo／ｕ等も使用し得
る。
以上説明したごとく、本発明のオーム性電極の
構造は素子特性向上に有効なものである。本発明
は半導体材料としてSi、他の化合物半導体にも応
用でき、特にMOS型トランジスタに応用でき
る。オーム性電極とボンデング領域を接続する金
属はオーム性接触用以外のものであれば特に限定
されるものでない。また、外部引出導体はボンデ
ングワイヤに限らず、フリツプチツプボンデング
可能な金属の盛り上げや、ビームリード電極とす
ることは本発明の思想を逸脱するものでないこと
はいうまでもない。
構造は素子特性向上に有効なものである。本発明
は半導体材料としてSi、他の化合物半導体にも応
用でき、特にMOS型トランジスタに応用でき
る。オーム性電極とボンデング領域を接続する金
属はオーム性接触用以外のものであれば特に限定
されるものでない。また、外部引出導体はボンデ
ングワイヤに限らず、フリツプチツプボンデング
可能な金属の盛り上げや、ビームリード電極とす
ることは本発明の思想を逸脱するものでないこと
はいうまでもない。
第１図は従来のオーム性電極の断面構造、第２
図は本発明のオーム性電極の断面構造、第３図は
本発明の平面電極構造、第４図は本発明のオーム
性電極の電極製作工程図、第５図は本発明の他の
実施例を示す図である。図において、 １１…基板結晶、１２…能動層、１３…オーム
性電極又はソースオーム性電極、１３′…ソース
電極のボンデング領域、１４…ドレインオーム性
電極、１４′…ドレイン電極のボンデング領域、
１５…ゲート電極、１５′…オーム性電極とボン
デング領域とを接続する金属、１６…SiO2膜、
１７…Mo金属、１８…Au金属、１７′，１８′…
オーム性電極とボンデング領域とを接続する金属
（Mo／Au）、１９…ホトレジスト膜である。
図は本発明のオーム性電極の断面構造、第３図は
本発明の平面電極構造、第４図は本発明のオーム
性電極の電極製作工程図、第５図は本発明の他の
実施例を示す図である。図において、 １１…基板結晶、１２…能動層、１３…オーム
性電極又はソースオーム性電極、１３′…ソース
電極のボンデング領域、１４…ドレインオーム性
電極、１４′…ドレイン電極のボンデング領域、
１５…ゲート電極、１５′…オーム性電極とボン
デング領域とを接続する金属、１６…SiO2膜、
１７…Mo金属、１８…Au金属、１７′，１８′…
オーム性電極とボンデング領域とを接続する金属
（Mo／Au）、１９…ホトレジスト膜である。
Claims (1)
- 【特許請求の範囲】 １ 所定の半導体基体上に能動層と、該能動層に
接する電極用導体層と、該能動層および電極用導
体層と離れて位置する外部引出し導体取付部用導
体層とを形成し、該電極用導体層と外部引出し導
体取付部用導体層を第３の導体層で導通せしめた
構造を有する半導体装置であつて、前記電極用導
体層と外部引出し導体取付部用導体層の対向せし
めた平面形状は凸部又は凹部のうちの少なくとも
一者を有する形状なることを特徴とする半導体装
置。 ２ 特許請求の範囲第１項記載の半導体装置にお
いて、前記第３の導体層は複数層より成ることを
特徴とする半導体装置。 ３ 特許請求の範囲第１項又は第２項記載の半導
体装置において、前記外部引出し導体取付部用導
体層と前記半導体基板とはその界面で少なくとも
合金化反応を呈して構成されていることを特徴と
する半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9605376A JPS5322362A (en) | 1976-08-13 | 1976-08-13 | Semiconductor d evice |
| NL7609676A NL7609676A (nl) | 1975-09-03 | 1976-08-31 | Verbindingsaansluiting voor een halfgeleider- inrichting. |
| DE2639373A DE2639373B2 (de) | 1975-09-03 | 1976-09-01 | Anschlußfleck für ein Halbleiterbauelement |
| GB36641/76A GB1509160A (en) | 1975-09-03 | 1976-09-03 | Bonding pad for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9605376A JPS5322362A (en) | 1976-08-13 | 1976-08-13 | Semiconductor d evice |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5322362A JPS5322362A (en) | 1978-03-01 |
| JPS6128228B2 true JPS6128228B2 (ja) | 1986-06-28 |
Family
ID=14154704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9605376A Granted JPS5322362A (en) | 1975-09-03 | 1976-08-13 | Semiconductor d evice |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5322362A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55147746U (ja) * | 1979-04-10 | 1980-10-23 |
-
1976
- 1976-08-13 JP JP9605376A patent/JPS5322362A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5322362A (en) | 1978-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7380310B2 (ja) | 電界効果トランジスタ及び半導体装置 | |
| US4141135A (en) | Semiconductor process using lapped substrate and lapped low resistivity semiconductor carrier | |
| US4695869A (en) | GAAS semiconductor device | |
| JPS6128228B2 (ja) | ||
| US5329154A (en) | Compound semiconductor integrated circuit having improved electrode bonding arrangements | |
| JPS6020568A (ja) | 半導体装置 | |
| JPS62150869A (ja) | 化合物半導体装置 | |
| JP2950285B2 (ja) | 半導体素子及びその電極の形成方法 | |
| JPS5842631B2 (ja) | 接合ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH11307577A (ja) | 半導体装置 | |
| JPH05243396A (ja) | 半導体装置及びその製造方法 | |
| JPH01102969A (ja) | 化合物半導体素子 | |
| JP2737654B2 (ja) | 集積回路の製造方法 | |
| JPS58134428A (ja) | 半導体装置の製造方法 | |
| JPH07321127A (ja) | 化合物半導体装置及びその製造方法 | |
| JP3018677B2 (ja) | 半導体装置の製造方法 | |
| JPS62122255A (ja) | 化合物半導体装置 | |
| JPS62229955A (ja) | 半導体装置 | |
| JPS61220462A (ja) | 化合物半導体装置 | |
| JP2513455B2 (ja) | 半導体装置の製造方法 | |
| JPS60200570A (ja) | 電子装置 | |
| EP0266093A2 (en) | Process of making a high power multi-layer semiconductive switching device with multiple parallel contacts | |
| JPS641050B2 (ja) | ||
| JPH05299634A (ja) | 化合物半導体素子およびその製法 | |
| JPS6261372A (ja) | ＧａＡｓＬＳＩ用ゲ−トおよびオ−ミツク電極の結合方法 |