JPS6261408A - ミキサ - Google Patents
ミキサInfo
- Publication number
- JPS6261408A JPS6261408A JP20139685A JP20139685A JPS6261408A JP S6261408 A JPS6261408 A JP S6261408A JP 20139685 A JP20139685 A JP 20139685A JP 20139685 A JP20139685 A JP 20139685A JP S6261408 A JPS6261408 A JP S6261408A
- Authority
- JP
- Japan
- Prior art keywords
- slot
- strip
- diodes
- terminal
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Amplitude Modulation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ストリップＳＳｔとスロット線路で形成さ
れ、入力端子を有するストリップ／スロット変換器と、
このストリップ／スロット変換器に接続された異なる極
性を接地した２つのダイオードと、この２つのダイオー
ドに接続された入力端子を有するストリップ／スロット
変換器と、とのストリップ／スロット変換器に接続され
たスロット抵域通過フィルタと、出力端子を有するスル
ーホールとから成るバランス型ミキサに関するものであ
る。
れ、入力端子を有するストリップ／スロット変換器と、
このストリップ／スロット変換器に接続された異なる極
性を接地した２つのダイオードと、この２つのダイオー
ドに接続された入力端子を有するストリップ／スロット
変換器と、とのストリップ／スロット変換器に接続され
たスロット抵域通過フィルタと、出力端子を有するスル
ーホールとから成るバランス型ミキサに関するものであ
る。
まずこの種のミキサの原理を説明する。第３図はこの発
明の基礎となるミキサの構成概念図であ ′す、同図
において（１）はストリップ／スロット変換器、（２）
は異なる極性端子を接地した２つのダイオード、（３）
はストリップ／スロット変換器、（４）は抵域通過フィ
ルタ、（５）はスルーホールである０ 第４図は第３図
の構成概念図を具体的なパターンで示した回路パターン
図である。同図で実線は基板の表面に形成されたストリ
ップ線路を示し、破線は基板の裏面に形成されたスロッ
ト線路を示す。
明の基礎となるミキサの構成概念図であ ′す、同図
において（１）はストリップ／スロット変換器、（２）
は異なる極性端子を接地した２つのダイオード、（３）
はストリップ／スロット変換器、（４）は抵域通過フィ
ルタ、（５）はスルーホールである０ 第４図は第３図
の構成概念図を具体的なパターンで示した回路パターン
図である。同図で実線は基板の表面に形成されたストリ
ップ線路を示し、破線は基板の裏面に形成されたスロッ
ト線路を示す。
端子１より入力されたＲＦ傷信号、ストリップ／スロッ
ト変換器（１）によりストリップ線路から２本のスロッ
ト線路に変換され、異なる極性端子を接地した２つのダ
イオード（２）に供給される。端子２より入力された局
発信号は、ストリップ／スロット変換！ （３１により
ストリップ線路から２本のスロット線路に変換され、異
なる極性端子を接地した２つのダイオード（２）に供給
される。異なる極性端子を接地した２つのダイオード（
２）で発生した中間周波は、ストリップ／スロット変換
器（３）と、抵域通過フィルタ（４）を通過し、スルー
ホール（５）により２本のスロット線路からストリップ
線路に変換され、端子３より出力される。
ト変換器（１）によりストリップ線路から２本のスロッ
ト線路に変換され、異なる極性端子を接地した２つのダ
イオード（２）に供給される。端子２より入力された局
発信号は、ストリップ／スロット変換！ （３１により
ストリップ線路から２本のスロット線路に変換され、異
なる極性端子を接地した２つのダイオード（２）に供給
される。異なる極性端子を接地した２つのダイオード（
２）で発生した中間周波は、ストリップ／スロット変換
器（３）と、抵域通過フィルタ（４）を通過し、スルー
ホール（５）により２本のスロット線路からストリップ
線路に変換され、端子３より出力される。
この回路では、局発信号電力が小さい場合、変換損失特
性を小さくするために２つのダイオード（２）にＤＣバ
イアスを印加する必要があるが、２つのダイオード（２
）の異なる極性端子が接地しているため、原理的に２つ
のダイオード（２）に同一極性のＤＣバイアスを印加す
ることは不可能であるという問題点があった。
性を小さくするために２つのダイオード（２）にＤＣバ
イアスを印加する必要があるが、２つのダイオード（２
）の異なる極性端子が接地しているため、原理的に２つ
のダイオード（２）に同一極性のＤＣバイアスを印加す
ることは不可能であるという問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、局発信号電力が小さい場合でも、２つのダイオー
ドにＤＣバイアスを印加し、変換損失特性を小さくする
ことを目的とする。
ので、局発信号電力が小さい場合でも、２つのダイオー
ドにＤＣバイアスを印加し、変換損失特性を小さくする
ことを目的とする。
この発明によるバランス型ミキサは、２つのダイオード
の同一極性端子を接地させ、抵域通過フィルタとスルー
ホールの間に出力端子を有するスロット／ストリップ変
換器を設けたものである。
の同一極性端子を接地させ、抵域通過フィルタとスルー
ホールの間に出力端子を有するスロット／ストリップ変
換器を設けたものである。
この発明においては、２つのダイオードの同じ極性端子
が接地しているため、同一極性のＤＣバイアスを２つの
ダイオードに印加することが可能になった。
が接地しているため、同一極性のＤＣバイアスを２つの
ダイオードに印加することが可能になった。
第１図は、ちこの発明の特徴をなすミキサの構成概念図
を示したものであり、（１）はストリップ／スロット変
換語、（６）は同じ極性端子を接地した２つのダイオー
ド、（３）はストリップ／スロット変換！、（４）は抵
域通過フィルタ、（７）はスロット／ストリップ変換器
、（５）はスルーホールである。
を示したものであり、（１）はストリップ／スロット変
換語、（６）は同じ極性端子を接地した２つのダイオー
ド、（３）はストリップ／スロット変換！、（４）は抵
域通過フィルタ、（７）はスロット／ストリップ変換器
、（５）はスルーホールである。
第２図は第１図の構成概念図を具体的なパターンで示し
た回路パターン図である。同図で実線は基板の表面に形
成されたストリップ線路を示し、破線は基板の裏面に形
成されたスロット線路を示す。端子１より入力されたＲ
Ｆ傷信号、ストリップ／スロット変換器（１）によりス
トリップ線路から２本のスロット線路に変換され、同じ
極性端子を接地した２つのダイオード（６）に供給され
る。端子２より入力された局発信号は、ストリップ／ス
ロット変換器（３）によりストリップ線路から２本のス
ロット線路に変換され、同じ極性端子を接地した２つの
ダイオード（６）に供給されろ。同じ極性端子を接地し
た２つのダイオード（６）で発生した中間周波はストリ
ップ／スロット変換器（３）と、抵域通過フィルタ（４
）を通過し、スロット／ストリップ変換代（７）により
２本のスロワ）・線路からストリップ線路に変換され、
端子３より出力される。端子４から入力されたＤＣバイ
アスはスルーホール（５）により裏面パターンに接続さ
れ、これに接続された同じ極性端子を接地した２つのダ
イオード（６）に同一極性のＤＣバイアスを印加する。
た回路パターン図である。同図で実線は基板の表面に形
成されたストリップ線路を示し、破線は基板の裏面に形
成されたスロット線路を示す。端子１より入力されたＲ
Ｆ傷信号、ストリップ／スロット変換器（１）によりス
トリップ線路から２本のスロット線路に変換され、同じ
極性端子を接地した２つのダイオード（６）に供給され
る。端子２より入力された局発信号は、ストリップ／ス
ロット変換器（３）によりストリップ線路から２本のス
ロット線路に変換され、同じ極性端子を接地した２つの
ダイオード（６）に供給されろ。同じ極性端子を接地し
た２つのダイオード（６）で発生した中間周波はストリ
ップ／スロット変換器（３）と、抵域通過フィルタ（４
）を通過し、スロット／ストリップ変換代（７）により
２本のスロワ）・線路からストリップ線路に変換され、
端子３より出力される。端子４から入力されたＤＣバイ
アスはスルーホール（５）により裏面パターンに接続さ
れ、これに接続された同じ極性端子を接地した２つのダ
イオード（６）に同一極性のＤＣバイアスを印加する。
この発明は以上説明したとおり、端子４より同じ極性端
子を接地した２つのダイオード（６）に同一極性のＤＣ
バイアスを印加することが可能になり、極発信号電力が
小さい場合でも、変換損失特性を小さくするという効果
がある。
子を接地した２つのダイオード（６）に同一極性のＤＣ
バイアスを印加することが可能になり、極発信号電力が
小さい場合でも、変換損失特性を小さくするという効果
がある。
第１図はこの発明によるミキサの構成概念図、第２図は
この発明によるミキサの回路パターン図、第３図はこの
発明の基礎となる構成概念図、第４図はこの発明の基礎
となるミキサの回路パターン図である。 図中、（１）はストリップ／スロット変換器、（２）は
異なる極性端子を接地した２つのダイオード、（３）は
ストリップ／スロット変換語、＋４１は抵域通過フィル
タ、（５）はスルーホール、（６）は同じ極性端子を接
地した２つのダイオード、（７）はスロット／ストリッ
プ変換器である。端子１はＲＦ信号端子、端子２は極発
信号端子、端子３は中間周波端子、端子４はＤＣバイア
ス端子である。 なお、図中同一部分には、同一符号を付して示しである
。
この発明によるミキサの回路パターン図、第３図はこの
発明の基礎となる構成概念図、第４図はこの発明の基礎
となるミキサの回路パターン図である。 図中、（１）はストリップ／スロット変換器、（２）は
異なる極性端子を接地した２つのダイオード、（３）は
ストリップ／スロット変換語、＋４１は抵域通過フィル
タ、（５）はスルーホール、（６）は同じ極性端子を接
地した２つのダイオード、（７）はスロット／ストリッ
プ変換器である。端子１はＲＦ信号端子、端子２は極発
信号端子、端子３は中間周波端子、端子４はＤＣバイア
ス端子である。 なお、図中同一部分には、同一符号を付して示しである
。
Claims (1)
- ストリップ線路とスロット細路で形成され、入力端子
を有するストリップ／スロット変換器と、このストリッ
プ／スロット変換器に接続された異なる極性端子を接地
した２つのダイオードと、この２つのダイオードに接続
された入力端子を有するストリップ／スロット変換器と
、このストリップ／スロット変換器に接続されたスロッ
ト抵域通過フィルタと、出力端子を有するスルーホール
とから成るバランス形ミキサにおいて、２つのダイオー
ドの同一極性端子を接地させ、抵域通過フィルタとスル
ーホールの間に出力端子を有するスロット／ストリップ
変換器を設けたことを特徴とするバランス型ミキサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20139685A JPS6261408A (ja) | 1985-09-11 | 1985-09-11 | ミキサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20139685A JPS6261408A (ja) | 1985-09-11 | 1985-09-11 | ミキサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6261408A true JPS6261408A (ja) | 1987-03-18 |
Family
ID=16440394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20139685A Pending JPS6261408A (ja) | 1985-09-11 | 1985-09-11 | ミキサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6261408A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0345171U (ja) * | 1989-09-08 | 1991-04-25 |
-
1985
- 1985-09-11 JP JP20139685A patent/JPS6261408A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0345171U (ja) * | 1989-09-08 | 1991-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2669435B2 (ja) | 単一チップ型レシーバ回路 | |
| JPH05167358A (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
| WO1994009563A1 (en) | A saw structure having serially coupled transducers | |
| JPS6253001A (ja) | 位相検出器 | |
| JPS6261408A (ja) | ミキサ | |
| JPS6271304A (ja) | バル−ン回路 | |
| JP2573173B2 (ja) | 高周波用周波数逓倍器 | |
| JPH0455006B2 (ja) | ||
| JPS57111121A (en) | Pulse width modulating method and its circuit by negative feedback circuit configuration | |
| JPH0354405Y2 (ja) | ||
| JPH0518707Y2 (ja) | ||
| JPH0522971Y2 (ja) | ||
| JPS54157066A (en) | Pulse width modulation output amplifying circuit | |
| JPH0342746Y2 (ja) | ||
| JPS5841594Y2 (ja) | 信号混合回路 | |
| JPS59151481A (ja) | レ−ザダイオ−ド駆動回路 | |
| JPH0227632Y2 (ja) | ||
| TODA et al. | Frequency-shift keying using frequency-dependent unidirectionality of a three-phase interdigital transducer | |
| JPH0265402A (ja) | 分布定数線路型振幅変調器 | |
| JPS60190018A (ja) | 周波数逓倍回路 | |
| JPS61265910A (ja) | ハイパワ増幅器 | |
| JPH0273708A (ja) | Ｆｅｔ回路 | |
| JPH01149609A (ja) | 静磁波遅延装置 | |
| JPS63189004A (ja) | 非線形信号発生回路 | |
| JPH04216215A (ja) | Ｉｃ回路 |