JPS6262064B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関する。

一般に高周波用または高速スイツチング素子に
適したバイポーラ・トランジスタにおいては、利
得帯域幅積ｆ_Tを大きくすることにある。そこで
ｆ_Tを大にするには素子寸法をできるだけ小さく
すると同時に、少数キヤリヤのベース走行時間を
特に短縮する必要がある。現在シリコントランジ
スタのほとんどがプレーナ形であり、エミツタお
よびベースは不純物拡散によつて形成されてい
る。この場合エミツタの寸法が小さくなると、接
合が曲面となり、実効的なベース走行時間は単な
るベース幅ではなく、コレクタ・ベース接合深さ
がどの程度か、にも依存してくる。したがつて、
ｆ_Tを改善するにはベース幅の縮少と同時にコレ
クタ・ベース接合深さも同時に減少することも要
求され、結局浅い拡散接合をいかにして実現する
かが問題となる。

ところで、従来のバイポーラ型npnトランジス
タは第１図に示す構造になつている。即ち、第１
図中の１はp^-型シリコン基板であり、この基板
１にはn⁺型埋込層２が、更に同基板１上にはｎ
型エピタキシヤル層３が設けられている。このエ
ピタキシヤル層３は素子分離のためのp⁺アイソ
レーシヨン領域４が設けられている。このアイソ
レーシヨン領域４で分離された島状のエピタキシ
ヤル層３にはｐ型のベース領域５が、該領域５内
にはn⁺型のエミツタ領域６が、更にエピタキシ
ヤル層３の別の箇所には前記n⁺埋込層２まで達
するコレクタ接続用拡散層７が、夫夫形成されて
いる。また、前記ｎ型エピタキシヤル層３上には
熱酸化膜８が設けられており、かつ該熱酸化膜８
上にはコンタクトホール９_１，９_２，９_３を介し
てエミツタ領域６、ベース領域５及びコレクタ接
続用拡散層７と接続したアルミニウム電極１０，
１１，１２が設けられている。しかしながら、か
かる構造のトランジスタにおいて、ベース領域５
の深さを浅くすると、それに伴なつてベース抵抗
が大きくなつてしまう。とりわけ、ベース領域５
が極端に浅くなると、ベース抵抗はベースコンタ
クトホール９_２の端とエミツタ領域６との間の距
離に依存することになる。このエミツタ領域６の
拡散窓とベースコンタクトホール９_２の位置関係
は、フオトエツチング技術で決まり、現在の光に
よる位置合せ技術ではこの距離ｌを２μｍ以下に
することは不可能である。

一方、バイポーラ論理素子であるI²L
（Integrated Injection Logic）を例にとると、従
来のI²Lは第２図に示す構造になつている。即
ち、第２図中の１はp^-型シリコン基板であり、
この基板１にはn⁺埋込層２が、更に同基板１上
にはp⁺型アイソレーシヨン領域４で分離された
ｎ型エピタキシヤル層３が、設けられている。こ
のエピタキシヤル層３にはｐ型のインジエクタ１
３、ｐ型のベース領域１４が、更に該ベース領域
１４内には複数のn⁺型のコレクタ領域１５…が
設けられている。そしてｎ型エピタキシヤル層３
上には熱酸化膜８が設けられており、この熱酸化
膜８上にはコンタクトホール９…を介して前記各
コレクタ領域１５…、ベース領域１４、インジエ
クタ１３及び前記n⁺埋込層２の延在部２′と接続
したアルミニウム電極１６_１，１６_２，１７，１
８，１９が設けられている。こうしたI²Lは、通
常のトランジスタのエミツタとコレクタを逆に使
う、いわゆる逆動作形の縦方向npnトランジスタ
と、このトランジスタのベースをコレクタとする
横方向pnpトランジスタの複合構造をもつたバイ
ポーラ論理素子である。しかしながら、上述した
I²Lにあつては、インバータとしての縦方向npn
トランジスタが逆形であるため、エミツタ・ベー
ス接合面積がコレクタ・ベース接合面積に比べて
はるかに大きくなつているため、バイポーラ素子
本来の高速動作が十分実施されていない。

即ち、ベースへのキヤリヤ注入は、コレクタ領
域直下を取り囲む広い面積のエミツタ領域全体か
ら行われているため、実効的なベース幅が大きく
なり、従つて電流増幅率が小さく、ｆ_Tが低くな
り、これがI²Lの性能とりわけスイツチングスピ
ードを妨げるという欠点があつた。

そこで、これらの欠点を補うため、IEDM
technical digest pp 201〜204、（1979）“Sub―
Nanosecond Self―Aligned I²L／MTL
Circuits”にI²Lのコレクタ領域に高濃度n⁺型ド
ープト多結晶シリコン層を使い、ベースコンタク
トホールとコレクタ領域をシリコン酸化膜の厚み
の相違によるセルフアライン手法で形成すること
を可能とし、さらに表面に露出するベース領域は
金属で被うことでベース抵抗を下げ、かつ素子の
微細化を可能にし、エミツタ・ベースとコレク
タ・ベース接合面積比を１に近づける構造を可能
にしたI²Lが示されており、その性能は、最小伝
播遅延時間tpd minで約0.8nsecという従来のI²L
では最高の性能を示している。しかしその反面、
この“Sub―Nanosecond Self―Aligned I²L／
MTL Circuits”には、数多くの問題点が存在す
る。以下この素子の製法を第３図ａ〜ｆ、第４図
及び第５図を参照して説明する。

まず、n⁺型半導体基板２２_１にｎ型エピタキ
シヤル成長層２３を形成し、その表面から、高濃
度n⁺型半導体層２２_２を形成し、エミツタ領域
とする（第３図ａ図示）。

次に、第３図ｂのように、シリコン窒化膜２４
を約1000Å堆積させ、所望のシリコン窒化膜を一
部開口し、その下のｎ型エピタキシヤル層２３を
選択的にエツチングする。そして第３図ｃのよう
に約1.0〜1.5μｍのシリコン酸化膜２５を形成す
る。このシリコン酸化膜２５はI²Lゲートの周辺
を囲むように設けているため、酸化膜カラー又は
酸化膜分離層とも言い、I²Lのゲートとゲート間
を分離し、エミツタからベースへ注入される少数
キヤリアの効果を高める役割をはたしている。そ
して、シリコン窒化膜２４を全て除去後、再度
5000Åのシリコン酸化膜２６を形成し、所望のシ
リコン酸化膜を開口した（同第３ｃ図示）。

次にベース領域２７とインジエクタ領域２８を
形成後、全面砒素ドープ多結晶シリコン層を3000
Å堆積させ、さらにその上にCVDシリコン酸化
膜（CVD―SiO₂）３０を3000Å堆積させる。そし
てこのCVD―SiO₂３０をフオトエツチング技術
でパターニングし、さらにCVD―SiO₂３０をマ
スクにHF：HNO₃：CH₃COOH＝１：３：８の混
合液で砒素ドープ多結晶シリコン層をエツチング
した（第３図ｄ図示）。この時、選択的に残した
砒素ドープ多結晶シリコン層２９の一部は、I²L
のコレクタ領域を形成するベース領域２７上に存
在し、他の一部は絶縁膜上に存在しており、コレ
クタ電極引き出し配線として用いている。

次に、砒素ドープ多結晶シリコン膜２９からコ
レクタ領域３１を拡散形成しながら、低温（700
℃〜900℃）でシリコン酸化膜３２_１と３２_２を
形成した。ベースとインジエクタ領域上には数
100Åのシリコン酸化膜３２_２を形成し、砒素ド
ープ多結晶シリコン層２９の面には約1000〜2000
Åのシリコン酸化膜３２_１が形成される。これ
は、高濃度n⁺型半導体層の酸化膜成長速度は、
低温（700℃〜900℃）で酸化することにより、低
濃度p^-型半導体層と比べて数倍から十数倍の酸
化膜成長速度を持つているためである。ひきつづ
き、金属電極膜とコンタクト抵抗を減らすため、
高濃度p⁺型のイオン注入を行い、インジエクタ
領域２８と外部ベース２７′を再度拡散形成する
（第３図ｅ図示）。

次に、前記インジエクタ領域２８と外部ベース
領域２７′上の数100Åのシリコン酸化膜３２_２を
セルフアライン手法でエツチングし、すべてのコ
ンタクトホールをフオトエツチング技術によつて
開口し、金属電極膜を被着後、電極分離を行なつ
て、ベース取出し電極３３、インジエクタ取出し
電極３４及びエミツタ接地用電極３５を形成して
I²Lを製造した（第３図ｆ図示）。なお、第３図ｆ
の平面図を第４図に、第４図の―線に沿う断
面図を第５図に示した。

上述した製造工程により製造されたI²Lでは、
素子の電極はベースとインジエクタ及びエミツタ
を金属電極膜で取出し、コレクタ電極を砒素ドー
プ多結晶シリコンで取出すことができるため、既
述の如き種々の特長を有する。しかし、こうした
製造方法にあつては以下に列挙する種種の問題点
がある。

前述した第３図ｄ工程において、CVD―SiO₂
膜３０をマスクとして砒素ドープ多結晶シリコン
層（厚さ3000Å）をエツチングする際、該多結晶
シリコン膜の膜厚だけサイドエツチングされ、
CVD―SiO₂膜３０がオーバーハング形状とな
る。こうした状態で砒素ドープ多結晶シリコン膜
２９を酸化すると、第６図ａに示す如く砒素ドー
プ多結晶シリコン膜２９の周側面に異状な形でシ
リコン酸化膜３２_１が成長し、その上に存在する
CVD―SiO₂膜３０を押し上げる。その結果、こ
の砒素ドープ多結晶シリコン膜２９を横切るベー
ス取出し電極の断切れを誘発する欠点がある。し
かも、この砒素ドープ多結晶シリコン膜２９は素
子間を結線する１層配線として用いることから、
この上を横切る２層配線の断切れを誘発する。

また、前述した第３図ｅ工程において、ベース
コンタクトホールと、コレクタ領域３１をセルフ
アライン手法で構成する手段として、低温酸化に
よる、シリコン酸化膜の成長速度の違いを利用し
ているため、ベース・コレクタ間は、金属電極に
よるシヨートがしばしば生じる。この原因とし
て、砒素ドープ多結晶シリコン層２９を低温酸化
することによつて、そこに成長されるシリコン酸
化膜３２_１は、温度が低いほどベース領域２７上
に形成されるシリコン酸化膜３２_２より数倍厚く
形成される。しかしながら、反面、膜質の緻密さ
では劣り、絶縁性も数倍悪くなり、特に砒素ドー
プ多結晶シリコン層２９を700℃で酸化させて形
成したシリコン酸化膜をHF系エツチヤントで処
理後の絶縁性は非常に悪く、単結晶シリコン層を
高温（1000℃以上）で酸化させて形成したシリコ
ン酸化膜1000Åで80〜90Vの絶縁耐圧をもつてい
るのに比較して、2000Åで10〜20V程度が、或い
は絶縁耐圧が零の場合もある。更に、熱酸化後の
状態を観察すると、ｐ型単結晶シリコン層である
ベース領域２７上に存在する砒素ドープ多結晶シ
リコン層２９の両側面に成長したシリコン酸化膜
３２_１はｐ型単結晶シリコン層（ベース領域２
７）との接触部においてシリコン酸化膜が少なく
成長し、凹部形状になる。このため、n⁺多結晶
シリコン側面のシリコン酸化膜３２_２をHF系エ
ツチヤントで除去すると、前述の如く砒素ドープ
多結晶シリコン層２９のシリコン酸化膜３２_１は
緻密性に劣り、エツチヤントに弱く、しかもベー
ス領域２７との接触部は他の部分に比べて薄いの
で、第６図ｂに示す如くコレクタ領域３１の砒素
ドープ多結晶シリコン層２９の側面下部、或いは
同多結晶シリコン層２９を拡散源として形成され
たn⁺型のコレクタ領域３１が露出し、その結
果、ベース取出し電極３３を形成した場合、該電
極３３とコレクタ領域３１とが短絡する。

本発明は上記問題点を解消するためになされた
もので、高性能で高集積化が可能な半導体装置の
製造方法を提供しようとするものである。

即ち、本発明方法は第１導電型の半導体層の一
部に第２導電型の第１半導体領域を選択的に形成
する工程と、突出部形成予定部以外の前記第１半
導体領域上に少なくとも耐酸化性絶縁膜を選択的
に形成する工程と、全面に半導体膜を形成し、前
記第１半導体領域上に直接接触する部分に第２導
電型の単結晶シリコン層を、前記絶縁膜上に接す
る部分に第２導電型の多結晶シリコン層を形成す
る工程と、前記多結晶シリコン層の所望部分から
前記単結晶シリコン層の一部をマスクした後、多
結晶シリコン層を選択エツチングして第１半導体
領域上に第２導電型の単結晶シリコンからなる突
出部を形成すると共に、該突出部と一体的に接続
した所望の多結晶シリコンパターンを形成する工
程と、熱酸化処理を施して前記第２導電型の単結
晶シリコンからなる突出部全面に絶縁膜としての
熱酸化膜を成長させる工程と、前記第１半導体領
域上に設けられた耐酸化性絶縁膜を選択的に除去
して前記突出部に隣り合う第１半導体領域部分を
露出する工程と、熱酸化膜で覆われた突出部をマ
スクとして第１導電型の不純物を第１半導体領域
に選択的にドーピングして突出部に対して自己整
合となる第１導電型の第２半導体領域を形成する
工程とを具備したことを特徴とするものである。

本発明方法における第２導電型の第１半導体領
域の形成手段としては、第１導電型の半導体層に
第２導電型の不純物を選択的に熱拡散する方法、
同不純物をイオン注入し、熱処理する方法等を挙
げることができる。

本発明方法に用いる耐酸化性絶縁膜は半導体膜
の形成に際し、突出部形成予定部以外の第２導電
型の第１半導体領域部分に該予定部に成長された
単結晶シリコン層とはエツチングレート等の物性
の異なる多結晶シリコン層を形成させ、かつ熱酸
化時には該絶縁膜下の第１半導体領域への酸化剤
の侵入を阻止してその領域部分に熱酸化膜が成長
されるのを防止する役目をする。更には熱酸化後
の第１半導体領域に第１導電型の第２半導体領域
の形成窓を設けるにあたつて熱酸化膜に対して選
択エツチング性を有し、突出部周囲の熱酸化膜の
膜減りを招くことなく耐酸化性絶縁膜を除去でき
るという特長を備える。かかる耐酸化性絶縁膜と
しては例えばシリコン窒化膜、アルミナ膜等を挙
げることができる。但し、シリコン窒化膜を耐酸
化性絶縁膜として用い、第１半導体領域上に直接
設けると、熱酸化工程時、該第１半導体領域に窒
化物などの素子特性に悪影響を及ぼす物質が生成
される恐れがあるため、第１半導体領域上に熱酸
化工程で成長される熱酸化膜より十分薄い（50〜
100Å）のSiO₂膜を介してシリコン窒化膜を選択
的に形成することが望ましい。

本発明における半導体膜形成手段としては、例
えば液相成長法、固相成長法、多結晶シリ
コンをCVD法、PVD法等による気相成長法によ
り多結晶シリコン層を堆積した後、レーザ光等の
高エネルギビームを照射して単結晶シリコン層を
選択的にエピタキシヤル成長する方法等を挙げる
ことができる。こうした半導体膜を形成する際、
エピタキシヤル成長法を採用するのは、第１半導
体領域上には第２導電型の単結晶シリコン層を、
第１半導体領域の絶縁膜上には前記単結晶シリコ
ンに対し選択エツチング性を有する第２導電型の
多結晶シリコン層を形成するためである。なお、
第２導電型の単結晶シリコン層、多結晶シリコン
層を形成するには、例えば気相エピタキシヤル成
長に際して不純物ドープさせる方法、或いはアン
ドープ多結晶シリコン層と単結晶シリコンを成長
させた後、第２導電型の不純物を拡散或いはイオ
ン注入する方法等を採用し得る。

次に、本発明をバイポーラ型npnトランジスタ
に適用した例について製造方法を併記して説明す
る。

実施例 １ 〔〕 まず、第７図ａに示す如くp^-型半導体基
板１０１にn⁺埋込層１０２を形成し、この基
板１０１上にｎ型のエピタキシヤル層１０３
（第１導電型の半導体層）を成長させた後、高
濃度のボロンを選択拡散して前記基板１０１ま
で達するp⁺型アイソレーシヨン領域１０４を
形成した。つづいて、ｎ型エピタキシヤル層１
０３に高濃度のn⁺型不純物を選択拡散して前
記n⁺埋込層１０２まで達するn⁺型のコレクタ
取出し拡散層１０５を形成した。その後、全面
に厚さ4000Åのシリコン酸化膜１０６を堆積
し、ベース形成予定部のシリコン酸化膜１０６
を写真蝕刻法により選択的に除去して拡散窓１
０７を開孔した後、ボロンをｎ型エピタキシヤ
ル層１０３にイオン注入し、熱処理してｐ型領
域１０８を形成した（第７図ｂ図示）。

〔〕 次いで、全面に耐酸化性絶縁膜としての
厚さ1000Åのシリコン窒化膜を堆積した後、シ
リコン酸化膜１０６及びｐ型領域１０８の突出
部形成予定部のシリコン窒化膜を写真蝕刻法に
より選択的に除去してシリコン窒化膜パターン
１０９，１０９を形成した（第７図ｃ図示）。
つづいて全面に気相エピタキシヤル成長法によ
り半導体膜を形成した。この時、第７図ｄに示
す如く、ｐ型領域１０８に直接接触する部分に
は厚さ5000Åの単結晶シリコン層１１０が、シ
リコン酸化膜１０６及びシリコン窒化膜パター
ン１０９，１０９上には同厚さの多結晶シリコ
ン層１１１が、形成された。その後、光蝕刻法
により多結晶シリコン層１１１の所望部分にコ
字形のレジストパターン１１２を形成した（同
第７図ｄ及び第８図図示）。ひきつづきHF：
HNO₃：CH₃COOH＝１：３：８、或いはHF：
HNO₃：CH₃COOH：H₂O＝１：20：20：40の
混合比のエツチヤントによりエツチングした。
この時、多結晶シリコン層１１１は単結晶シリ
コン層１１０に対して選択エツチング性を有す
るためにレジストパターン１１２で覆われた以
外の多結晶シリコン層１１１のみが除去され、
レジストパターン１１２を除去した後は第７図
ｅ及び第９図に示す如くシリコン窒化膜パター
ン１０９，１０９に対してセルフアラインとな
る単結晶シリコンの突出部１１３が形成される
と共に、該突出部１１３に一体的に接触した多
結晶シリコンパターン１１４が形成された。

〔〕 次いで、全面にボロンを熱拡散した。こ
の時、第７図ｆに示す如く単結晶シリコンから
なる突出部１１３には高濃度のボロンが拡散さ
れてp⁺型ベース領域１１５が形成され、かつ
これと一体的に接続した多結晶シリコンパター
ン１１４にもボロンが拡散され、低抵抗化され
てベース電極１１６となる。ひきつづき、950
〜1100℃で熱酸化処理した。この時、同第７図
ｆに示す如く単結晶シリコンからなる突出部１
１３、及びボロンドープ多結晶シリコンからな
るベース電極１１６の周囲に厚さ3000Å、4000
Åの熱酸化膜１１７，１１８が夫々成長され、
特に突出部１１３周囲の熱酸化膜１１７は単結
晶シリコンの酸化膜であることから、極めて緻
密性の優れたものとなつた。なお、ｐ型領域１
０８は熱処理により再拡散されてｐ型ベース領
域１０８′（第２導電型の第１半導体領域）と
なると共に、シリコン窒化膜パターン１０９，
１０９に覆われたｐ型ベース領域１０８′部分
には該パターン１０９，１０９による酸化剤の
侵入阻止作用により熱酸化膜の成長が防止され
た。

〔〕 次いで、シリコン窒化膜パターン１０
９，１０９を熱リン酸又はフレオン系のドライ
エツチヤントで除去してエミツタ拡散窓を形成
した後、砒素又は燐のイオン注入、熱処理を施
した。この時、第７図ｇに示す如くｐ型ベース
領域１０８′に複数のn⁺型エミツタ領域１１９
_１，１１９_２（第１導電型の第２半導体領域）
が突出部１１３，１１３，１１３に対してセル
フアラインで形成された。つづいてコレクタ取
出し拡散層１０５上のシリコン酸化膜１０６及
びボロンドープ多結晶シリコンからなるベース
電極１１６上の熱酸化膜１１８に夫々コンタク
トホール１２０，１２０′を開孔した後、全面
に厚さ１μｍのAl膜を堆積し、写真蝕刻法に
より電極分離を行なつてエミツタ取出しAl電
極１２１_１，１２１_２、コレクタ取出しAl電
極１２２、ベース取出しAl電極１２３を形成
してバイポーラ型npnトランジスタを製造した
（第７図ｇ、第１０図、第１１図図示）。なお、
第１０図は第７図ｇの平面図、第１１図は第１
０図のXI―XI線に沿う断面図である。

上述した実施例１で得た本発明のバイポーラ型
npnトランジスタは第７図ｇ、第１０図及び第１
１図に示す如く単結晶シリコンからなる突出部１
１３…のp⁺型ベース領域１１５…に対してエミ
ツタコンタクトホールが3000Åの熱酸化膜１１７
を介して自己整合で設けられているため、第１図
に示す従来のバイポーラトランジスタのように合
せ誤差によつて素子の微細化に制限を受けず、超
微細化が可能となると共に、エミツタ領域１１９
_１，１１９_２に近接して低抵抗のp⁺型の単結晶
シリコンのベース領域１１５…が位置することに
よりベース抵抗を低減でき、利得及びスイツチン
グスピードを著しく向上できる。しかも、p⁺型
ベース領域１１５…を有する単結晶シリコンから
なる突出部１１３…は高濃度のボロンドープド多
結晶シリコンからなるベース電極１１６と一体的
に接続されているため、高濃度のp⁺ベース領域
１１５…を高抵抗化することなく該ベース電極１
１６及びコンタクトホール１２０′を介して取出
しAl電極１２３に接続できる。また、p⁺型ベー
ス領域１１５…を有する突出部１１３…周囲には
該突出部１１３…を構成する単結晶シリコンの熱
酸化膜１１７である緻密性の優れた絶縁膜で覆わ
れているため、p⁺型ベース領域１１５…とエミ
ツタ取出し電極１２１_１，１２１_２間の絶縁耐圧
を著しく向上できる。更に、前記突出部１１３…
の熱酸化膜１１７（絶縁膜）の側部はｎ型エピタ
キシヤル層１０３に形成されたｐ型ベース領域１
０８′とn⁺エミツタ領域１１９…の接合の表出付
近を覆うように位置しているため、エミツタ・ベ
ース間のエミツタ取出しAl電極１２１_１，１２
１_２による短絡を防止できる。

また、上述した方法によればｎ型エピタキシヤ
ル層１０３のｐ型ベース領域１０８′にシリコン
窒化膜パターン１０９，１０９を形成した状態で
多結晶シリコンをエピタキシヤル成長させるた
め、ｐ型ベース領域１０８′に直接接触する部分
には単結晶シリコン層１１０を、シリコン窒化膜
パターン１０９，１０９及びシリコン酸化膜１０
６上には該単結晶シリコン層１１０に対して十分
な選択エツチング性を有する多結晶シリコン層１
１１を、形成できる。その結果、多結晶シリコン
の選択エツチヤントでエツチングすることによつ
てエミツタコンタクトホールとなるシリコン窒化
膜パターン１０９，１０９に対してセルフアライ
ンとなる単結晶シリコンの突出部１１３…を形成
できる。しかも、このエツチングに際し、第８図
の如く多結晶シリコン層１１１の所望部分から単
結晶シリコン層１１０の一部にレジストパターン
１１２を覆つて行なうことによつて単結晶シリコ
ンの突出部１１３に一体的に低抵抗接続したベー
ス電極となる多結晶シリコンパターン１１４を形
成できる。また、単結晶シリコンからなる突出部
１１３…に隣り合うｐ型ベース領域１０８′部分
を耐酸化性の優れたシリコン窒化膜パターン１０
９，１０９で覆つた状態で熱酸化処理する（第７
図ｆ図示）ため、該シリコン窒化膜パターン１０
９，１０９下のｐ型ベース領域１０８′部分への
熱酸化膜の成長を防止でき、その部分の熱酸化膜
成長を考慮せずに単結晶シリコンからなる突出部
１１３…全面にシリコン窒化膜パターンに対して
選択エツチング性を有する十分厚い（例えば3000
Å）の熱酸化膜１１７を成長できる。その結果、
エミツタ拡散窓とエミツタコンタクトを兼用する
穴を設けるために、シリコン窒化膜パターン１０
９，１０９をエツチング除去する際、単結晶シリ
コンからなる突出部１１３…の周囲の熱酸化膜１
１７の膜減りを生じることなく行なうことができ
る。しかるに、前記拡散窓を介してｐ型ベース領
域１０８′に砒素等のｎ型不純物を拡散すること
によつて、突出部１１３…に対してセルフアライ
ンでn⁺型のエミツタ領域１１９，１１９を形成
でき、これらベース・エミツタ接合の表出付近を
前記熱酸化膜１１７の側面で覆うことができる。
したがつて、エミツタ取出し電極１２１_１，１２
１_２を形成した場合、ベース・エミツタの該電極
１２１_１，１２１_２による短絡を防止でき、かつ
ベース・エミツタの絶縁耐圧も十分向上できる。

実施例 ２ 〔〕 まず、第１２図ａに示す如くp^-型半導体
基板１０１にn⁺埋込層１０２を形成し、この
基板１０１上にｎ型のエピタキシヤル層１０３
（第１導電型の半導体層）を成長させた後、高
濃度のボロンを選択拡散して前記基板１０１ま
で達するp⁺型アイソレーシヨン領域１０４を
形成した。つづいて、ｎ型エピタキシヤル層１
０３に高濃度の燐と砒素を選択拡散して前記
n⁺埋込層１０２まで達するn⁺型コレクタ取出
し拡散層１０５を形成した後、熱酸化処理を施
して厚さ4000Åのシリコン酸化膜１０６を成長
させ、ベース形成予定部のシリコン酸化膜１０
６を写真蝕刻法により選択的に除去して開孔部
１０７を形成した（第１２図ｂ図示）。

〔〕 次いで、全面に耐酸化性絶縁膜としての
厚さ1000Åのシリコン窒化膜を堆積した後、シ
リコン酸化膜１０６上及び開孔部１０７から露
出するｎ型エピタキシヤル層１０３の突出部形
成予定部のシリコン窒化膜を写真蝕刻法により
選択的に除去してシリコン窒化膜パターン１０
９，１０９を形成した。つづいて、全面に気相
成長法により厚さ5000Åの多結晶シリコンを堆
積した後、波長1.06μｍ、パルス巾200nsec、
エネルギ密度2J／cm²のNd―YAGレーザ光を照
射した。この時、多結晶シリコン層はエピタキ
シヤル成長し、第１２図ｄに示す如くｎ型エピ
タキシヤル層１０３に直接接触する部分には単
結晶シリコン層１１０が、シリコン酸化膜１０
６及びシリコン窒化膜パターン１０９，１０９
上には多結晶シリコン層１１１が、形成され
た。

〔〕 次いで、光蝕刻法により多結晶シリコン
層１１１の所望部分から単結晶シリコン層１１
０の一部にまたがるコ字形のレジストパターン
（図示せず）を前記実施例１の第８図と同様に
形成した後、HF：HNO₃：CH₃COOH：H₂＝
１：20：20：40の混合比のエツチヤントにより
エツチングして、シリコン窒化膜パターン１０
９，１０９に対してセルフアラインとなる単結
晶シリコンの突出部１１３…を形成すると共
に、該突出部１１３に対して一体的に接続した
多結晶シリコンパターン（図示せず）を形成し
た。ひきつづき、ボロンを全面にドーピングし
て突出部１１３に高濃度のボロンがドープされ
たp⁺型ベース領域１１５…を、図示しない多
結晶シリコンパターンにもボロンをドープして
低抵抗のベース電極を形成した。その後、950
〜1100℃で熱酸化処理して突出部１１３…及び
ベース電極の周囲に夫々厚さ3000Å、4000Åの
熱酸化膜１１７（ベース電極の熱酸化膜は図示
せず）を成長させた（第１２図ｅ図示）。

〔〕 次いで、シリコン窒化膜パターン１０
９，１０９を熱リン酸又はフレオン系のドライ
エツチヤントで除去してベースとエミツタ兼用
の拡散窓を形成した後、低濃度のボロンを該拡
散窓を介して十分熱拡散して、シリコン単結晶
からなる突出部１１３…のp⁺型ベース領域１
１５…と接触したｐ型ベース領域１０８′_１，
１０８′_２を形成した。ひきつづき、前記拡散
窓を介して砒素ドープ多結晶シリコン層１２４
を形成し、熱処理して各ｐ型ベース領域１０
８′_１，１０８′_２内にn⁺型のエミツタ領域１
１９_１，１１９_２を突出部１１３…に対してセ
ルフアラインで形成した。その後、コレクタ取
出し拡散層１０５上のシリコン酸化膜及びベー
ス電極上の熱酸化膜に夫々コンタクトホール１
２０（該熱酸化膜のコンタクトホールは図示せ
ず）を開孔した後、全面に厚さ１μｍのAl膜
を堆積し、写真蝕刻法により電極分離を行なつ
てエミツタ取出しAl電極１２１_１，１２１
_２、コレクタ取出しAl電極１２２、ベース取
出しAl電極（図示せず）を形成してマルチエ
ミツタのバイポーラ型npnトランジスタを製造
した（第１２図ｆ図示）。

上述した本発明のバイポーラ型npnトランジス
タは実施例１のものに比べてベース面積が小さく
なつているためｆ_Tを向上することができる。さ
らに、逆動作で使用した場合、上方向の電流増幅
率を著しく向上できる。

なお、本発明は上記実施例の如きマルチエミツ
タを有するバイポーラ型npnトランジスタに限ら
ず、I²L、電界効果トランジスタ（静電誘導型ト
ランジスタ；SITも含む）、静電誘導型トランジ
スタロジツタ（SITL）等にも同様に適用でき
る。

以上詳述した如く、本発明によれば電流増幅率
が高く、スイツチングスピードが速いなどの優れ
た性能を有すると共に高信頼性、高集積度のバイ
ポーラ型トランジスタ等の半導体装置を簡便かつ
高歩留りで製造し得る方法を提供できるものであ
る。

【図面の簡単な説明】

第１図は従来のバイポーラ型npnトランジスタ
の断面図、第２図は従来のI²Lの断面図、第３図
ａ〜ｆは従来の改良されたI²Lの製造工程を示す
断面図、第４図は第３図ｆの平面図、第５図は第
４図の―線に沿う断面図、第６図ａは第３図
ｅの熱酸化工程の状態を示す断面図、第６図ｂは
前記工程のエツチング後の状態を示す断面図、第
７図ａ〜ｇは本発明の実施例１におけるマルチエ
ミツタのバイポーラ型npnトランジスタの製造工
程を示す断面図、第８図は第７図ｄの平面図、第
９図は第７図ｅの平面図、第１０図は第７図ｇの
平面図、第１１図は第１０図のXI―XI線に沿う断
面図、第１２図ａ〜ｆは本発明の実施例２におけ
るマルチエミツタのバイポーラ型npnトランジス
タの製造工程を示す断面図である。 １０１…p^-型半導体基板、１０２…n⁺埋込
層、１０３…ｎ型エピタキシヤル層（第１導電型
の半導体層）、１０４…p⁺アイソレーシヨン領
域、１０８′，１０８′_１，１０８′_２…ｐ型ベー
ス領域（第２導電型の第１半導体領域）、１０
９，１０９…シリコン窒化膜パターン、１１３…
単結晶シリコンからなる突出部、１１５…p⁺型
ベース領域、１１６…ボロンドープ多結晶シリコ
ンからなるベース電極、１１７…熱酸化膜（絶縁
膜）、１１９_１，１１９_２…n⁺型エミツタ領域、
１２１_１，１２１_２…エミツタ取出しAl電極、
１２２…コレクタ取出しAl電極、１２３…ベー
ス取出しAl電極。

Claims (1)

1. 【特許請求の範囲】 １ 第１導電型の半導体層の一部に第２導電型の
   第１半導体領域を選択的に形成する工程と、突出
   部形成予定部以外の前記第１半導体領域上に少な
   くとも耐酸化性絶縁膜を選択的に形成する工程
   と、全面に半導体膜を形成し、前記第１半導体領
   域上に直接接触する部分に第２導電型の単結晶シ
   リコン層を、前記絶縁膜上に接する部分に第２導
   電型の多結晶シリコン層を形成する工程と、前記
   多結晶シリコン層の所望部分から前記単結晶シリ
   コン層の一部をマスクした後、多結晶シリコン層
   を選択エツチングして第１半導体領域上に第２導
   電型の単結晶シリコンからなる突出部を形成する
   と共に、該突出部と一体的に接続した所望の多結
   晶シリコンパターンを形成する工程と、熱酸化処
   理を施して前記第２導電型の単結晶シリコンから
   なる突出部全面に絶縁膜としての熱酸化膜を成長
   させる工程と、前記第１半導体領域上に設けられ
   た耐酸化性絶縁膜を選択的に除去して前記突出部
   に隣合う第１半導体領域部分を露出させる工程
   と、熱酸化膜で覆われた突出部をマスクとして第
   １導電型の不純物を第１半導体領域に選択的にド
   ーピングして突出部に対して自己整合となる第１
   導電型の第２半導体領域を形成する工程とを具備
   したことを特徴とする半導体装置の製造方法。 ２ 半導体膜の形成を、気相エピタキシヤル成長
   により行なうことを特徴とする特許請求の範囲第
   １項記載の半導体装置の製造方法。 ３ 半導体膜の形成を、多結晶シリコン層を全面
   に堆積した後、エネルギービームの照射を施すこ
   とにより行なうことを特徴とする特許請求の範囲
   第１項記載の半導体装置の製造方法。