JPS6263327A - マイクロコンピユ−タの発振回路 - Google Patents
マイクロコンピユ−タの発振回路Info
- Publication number
- JPS6263327A JPS6263327A JP60202931A JP20293185A JPS6263327A JP S6263327 A JPS6263327 A JP S6263327A JP 60202931 A JP60202931 A JP 60202931A JP 20293185 A JP20293185 A JP 20293185A JP S6263327 A JPS6263327 A JP S6263327A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- output
- delay circuits
- oscillation circuit
- shift registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 15
- 238000001228 spectrum Methods 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、発振周波数に一定範囲のジッタを持たせて放
射ノイズを低減するマイクロコンピュータの発振回路に
関する。
射ノイズを低減するマイクロコンピュータの発振回路に
関する。
近年、自動車の各種制御にマイクロコンピュータが広く
使われているが、この場合マイクロコンピュータの水晶
発振回路から高周波ノイズが生じて近隣のラジオ受信機
等に電磁妨害（ＥＭＣ）を与えることがある。この対策
として従来はＬＣ。
使われているが、この場合マイクロコンピュータの水晶
発振回路から高周波ノイズが生じて近隣のラジオ受信機
等に電磁妨害（ＥＭＣ）を与えることがある。この対策
として従来はＬＣ。
ＲＣのフィルタ回路網またはシールド板等により高周波
ノイズがマイクロコンピュータ使用の１３７１１器から
外部へ漏れないようにすることが多い。第４図はその一
例で、１はマイクロコンピュータ、２はそれを使用した
制御器、Ｌ、Ｃは高周波阻止フィルタを構成するインダ
クタンスおよびコンデンサである。
ノイズがマイクロコンピュータ使用の１３７１１器から
外部へ漏れないようにすることが多い。第４図はその一
例で、１はマイクロコンピュータ、２はそれを使用した
制御器、Ｌ、Ｃは高周波阻止フィルタを構成するインダ
クタンスおよびコンデンサである。
ところが、上述した２ＭＣ対策は高周波ノイズそのもの
の発生を阻止している訳ではないので不完全な要素も多
い。本発明はこの点を根本的に改善しようとするもので
ある。
の発生を阻止している訳ではないので不完全な要素も多
い。本発明はこの点を根本的に改善しようとするもので
ある。
本発明は、マイクロコンピュータで使用するクロックを
発生する固定周波数の発振回路において、原振の出力を
一定範囲内でジッタを持たせることを特徴とするもので
ある。
発生する固定周波数の発振回路において、原振の出力を
一定範囲内でジッタを持たせることを特徴とするもので
ある。
第１図は本発明の原理説明図で、（ａ）は基本波ｆ。
に対する高調波２・ｆｏ、・・・・・・ｎ−ｆｏ、・・
・・・・のスペクトラムである。この場合のように基本
波ｆａ″”−の周波数が一定値に固定されていると特定
の高調波がノイズとなる。同図（ｂ）はその部分拡大図
である。ソコで、基本波ｆｏの周波数を制御精度に影響
しない範囲でランダムに変動させると、高周波スペクト
ラムは同図（Ｃ）のように分散して各波高値が低下する
。この結果、外部に対する高周波ノイズの影響は低減す
る。基本波ｆＯの周波数変動はマイクロコンピュータの
リード／ライト（Ｒ／Ｗ）サイクルにより乱数的に行う
ことができる。
・・・・のスペクトラムである。この場合のように基本
波ｆａ″”−の周波数が一定値に固定されていると特定
の高調波がノイズとなる。同図（ｂ）はその部分拡大図
である。ソコで、基本波ｆｏの周波数を制御精度に影響
しない範囲でランダムに変動させると、高周波スペクト
ラムは同図（Ｃ）のように分散して各波高値が低下する
。この結果、外部に対する高周波ノイズの影響は低減す
る。基本波ｆＯの周波数変動はマイクロコンピュータの
リード／ライト（Ｒ／Ｗ）サイクルにより乱数的に行う
ことができる。
第２図は本発明の一実施例を示すブロック図で、１０は
マイクロコンピュータを用いた制御部、１１は周波数ｆ
ｏの水晶発振回路である。この発振回路（ＣＲでもよい
）１１の出力ｆＯをそのまま制御部１０に入力するのが
従来の方法であるが、本例ではスイッチＳＷ＋〜ＳＷ！
１で選択される遅延回路１２＋〜１２５を介在させ、そ
れをシフトレジスタ１３の出力で選択する。そして、オ
アゲ−）Ｃ；＋によって周波数がｆＯ付近で変動する出
力ｒ１に合成してから制御部１０に入力する。遅延回路
１２１〜１２５の遅延時間ＴＤ＋〜ＴＤｓは第３図のよ
うにランダムに設定しておき、それをｒａをクロック（
ＣＫ）とするシフトレジスタ１３の並列出力で順番に選
択する。但し、このシフトレジスタ１３はマイコン制御
部１０からのリード／ライトｆ言号Ｒ／Ｗがライトモー
ドになるとクリアされ、各段のフリップフロップＦＦ＋
〜ＦＦ４の出力Ｓ Ｗ ＋〜ＳＷ４をオールＯにする（
これらの出力は１で該当するスイッチをオンにする）。
マイクロコンピュータを用いた制御部、１１は周波数ｆ
ｏの水晶発振回路である。この発振回路（ＣＲでもよい
）１１の出力ｆＯをそのまま制御部１０に入力するのが
従来の方法であるが、本例ではスイッチＳＷ＋〜ＳＷ！
１で選択される遅延回路１２＋〜１２５を介在させ、そ
れをシフトレジスタ１３の出力で選択する。そして、オ
アゲ−）Ｃ；＋によって周波数がｆＯ付近で変動する出
力ｒ１に合成してから制御部１０に入力する。遅延回路
１２１〜１２５の遅延時間ＴＤ＋〜ＴＤｓは第３図のよ
うにランダムに設定しておき、それをｒａをクロック（
ＣＫ）とするシフトレジスタ１３の並列出力で順番に選
択する。但し、このシフトレジスタ１３はマイコン制御
部１０からのリード／ライトｆ言号Ｒ／Ｗがライトモー
ドになるとクリアされ、各段のフリップフロップＦＦ＋
〜ＦＦ４の出力Ｓ Ｗ ＋〜ＳＷ４をオールＯにする（
これらの出力は１で該当するスイッチをオンにする）。
この結果オアゲー）０２の出力が０１インバータＩの出
力が１となって初段のフリップフロップＦＦ１にｌがセ
ットされる。従って、マイコン制御部１０のリード／ラ
イトサイクルのランダム性により遅延時間の選択もラン
ダムになる。例えば１回目はＳＷ Ｉ、ＳＷ２．ＳＷ３
までオンになり、ここでクリアされて次はＳＷ＋ 、Ｓ
Ｗ２だけがオンとなってクリアされる、・・・・・・と
いう様にである。
力が１となって初段のフリップフロップＦＦ１にｌがセ
ットされる。従って、マイコン制御部１０のリード／ラ
イトサイクルのランダム性により遅延時間の選択もラン
ダムになる。例えば１回目はＳＷ Ｉ、ＳＷ２．ＳＷ３
までオンになり、ここでクリアされて次はＳＷ＋ 、Ｓ
Ｗ２だけがオンとなってクリアされる、・・・・・・と
いう様にである。
遅延回路１２５はシフシトレジスタ１３のクリア期間に
クロックを出すためのもので、そのスイッチＳＷ５はオ
アゲートＧ２の出力が０になるとオンになる。
クロックを出すためのもので、そのスイッチＳＷ５はオ
アゲートＧ２の出力が０になるとオンになる。
上述した回路によって得られる周波数ｆ＋は、短期的に
は水晶原振ｆＯにθ〜１０％程度の周波数のゆらぎを持
たせ、長期的は一定の平均値になるようにしたものであ
るので、マイコン制御部１０の制御精度に影響を与える
ことなく、高調波のスペクトラム分布を分散させること
ができる０、尚、遅延回路、シフトレジスタ等はマイク
ロコンピュータに内蔵させてもよい。
は水晶原振ｆＯにθ〜１０％程度の周波数のゆらぎを持
たせ、長期的は一定の平均値になるようにしたものであ
るので、マイコン制御部１０の制御精度に影響を与える
ことなく、高調波のスペクトラム分布を分散させること
ができる０、尚、遅延回路、シフトレジスタ等はマイク
ロコンピュータに内蔵させてもよい。
以上述べたように本発明によれば、マイクロコンピュー
タで使用する発振回路が周辺機器に対して与える電磁波
妨害を、その高調波成分のスペクトラム分布を分散させ
ることで低減できる利点がある。
タで使用する発振回路が周辺機器に対して与える電磁波
妨害を、その高調波成分のスペクトラム分布を分散させ
ることで低減できる利点がある。
第１図は本発明の原理説明図、第２図は本発明の一実施
例を示すブロック図、第３図はその動作を示すタイムチ
ャート、第４図は従来の高周波ノイズ対策の説明図であ
る。 図中、１０はマイクロコンピュータを用いた制御部、１
．１は水晶発振回路、１２１〜１２５は遅延回路、ＳＷ
＋〜ＳＷ５はその選択スイッチ、１３はシフトレジスタ
である。
例を示すブロック図、第３図はその動作を示すタイムチ
ャート、第４図は従来の高周波ノイズ対策の説明図であ
る。 図中、１０はマイクロコンピュータを用いた制御部、１
．１は水晶発振回路、１２１〜１２５は遅延回路、ＳＷ
＋〜ＳＷ５はその選択スイッチ、１３はシフトレジスタ
である。
Claims (1)
- マイクロコンピュータで使用するクロックを発生する固
定周波数の発振回路において、原振の出力を一定範囲内
でジッタを持たせることを特徴とするマイクロコンピュ
ータの発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60202931A JPS6263327A (ja) | 1985-09-13 | 1985-09-13 | マイクロコンピユ−タの発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60202931A JPS6263327A (ja) | 1985-09-13 | 1985-09-13 | マイクロコンピユ−タの発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6263327A true JPS6263327A (ja) | 1987-03-20 |
Family
ID=16465530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60202931A Pending JPS6263327A (ja) | 1985-09-13 | 1985-09-13 | マイクロコンピユ−タの発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6263327A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5781742A (en) * | 1994-08-30 | 1998-07-14 | International Business Machines Corporation | Data transfer system interconnecting a computer and a display device |
| JP2001068980A (ja) * | 1999-07-19 | 2001-03-16 | Mannesmann Vdo Ag | ディジタル回路に対するベースクロックの変調方法および変調器 |
| JP2001068979A (ja) * | 1999-07-19 | 2001-03-16 | Mannesmann Vdo Ag | ディジタル回路に対するベースクロックの変調方法およびクロック変調器 |
| JP2002500451A (ja) * | 1997-09-04 | 2002-01-08 | シリコン・イメージ，インコーポレーテッド | ピーク周波数において電磁妨害雑音を減少させるための複数の同期信号に対する制御可能遅延装置。 |
| US6822499B2 (en) | 2002-06-11 | 2004-11-23 | Oki Electric Industry Co., Ltd. | Clock modulating circuit |
| JP2005274782A (ja) * | 2004-03-23 | 2005-10-06 | Kawai Musical Instr Mfg Co Ltd | 電子楽音発生装置 |
| JP2007259435A (ja) * | 2006-03-20 | 2007-10-04 | Samsung Electronics Co Ltd | スプレッドスペクトラムクロッキングに使われる遅延された高周波クロック信号を発生させる方法、回路、及びシステム |
| JP2008171393A (ja) * | 2006-12-14 | 2008-07-24 | Seiko Epson Corp | 信号バス、多値入力インタフェース及び情報処理装置 |
| JP2008306699A (ja) * | 2007-06-11 | 2008-12-18 | Hynix Semiconductor Inc | 周波数調整装置及びそれを含むｄｌｌ回路 |
| US7515646B2 (en) | 2004-02-05 | 2009-04-07 | Lexmark International, Inc. | Method and apparatus for reducing EMI emissions for data signals traveling over a data pathway |
| JP2009180732A (ja) * | 2008-01-30 | 2009-08-13 | Advantest Corp | ジッタ印加回路、パターン発生器、試験装置、および、電子デバイス |
| WO2012017732A1 (ja) * | 2010-08-03 | 2012-02-09 | ザインエレクトロニクス株式会社 | 送信装置、受信装置および送受信システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5995742A (ja) * | 1982-10-20 | 1984-06-01 | プリントロニクス・インコ−ポレ−テツド | システム・クロツク信号からの無線周波妨害の低い電子装置 |
-
1985
- 1985-09-13 JP JP60202931A patent/JPS6263327A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5995742A (ja) * | 1982-10-20 | 1984-06-01 | プリントロニクス・インコ−ポレ−テツド | システム・クロツク信号からの無線周波妨害の低い電子装置 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793988A (en) * | 1994-08-30 | 1998-08-11 | International Business Machines Corporation | Parallel data transfer system and method utilizing different modulating waveforms |
| US5781742A (en) * | 1994-08-30 | 1998-07-14 | International Business Machines Corporation | Data transfer system interconnecting a computer and a display device |
| JP2002500451A (ja) * | 1997-09-04 | 2002-01-08 | シリコン・イメージ，インコーポレーテッド | ピーク周波数において電磁妨害雑音を減少させるための複数の同期信号に対する制御可能遅延装置。 |
| JP2001068980A (ja) * | 1999-07-19 | 2001-03-16 | Mannesmann Vdo Ag | ディジタル回路に対するベースクロックの変調方法および変調器 |
| JP2001068979A (ja) * | 1999-07-19 | 2001-03-16 | Mannesmann Vdo Ag | ディジタル回路に対するベースクロックの変調方法およびクロック変調器 |
| US6822499B2 (en) | 2002-06-11 | 2004-11-23 | Oki Electric Industry Co., Ltd. | Clock modulating circuit |
| US7515646B2 (en) | 2004-02-05 | 2009-04-07 | Lexmark International, Inc. | Method and apparatus for reducing EMI emissions for data signals traveling over a data pathway |
| JP2005274782A (ja) * | 2004-03-23 | 2005-10-06 | Kawai Musical Instr Mfg Co Ltd | 電子楽音発生装置 |
| JP2007259435A (ja) * | 2006-03-20 | 2007-10-04 | Samsung Electronics Co Ltd | スプレッドスペクトラムクロッキングに使われる遅延された高周波クロック信号を発生させる方法、回路、及びシステム |
| JP2008171393A (ja) * | 2006-12-14 | 2008-07-24 | Seiko Epson Corp | 信号バス、多値入力インタフェース及び情報処理装置 |
| JP2008306699A (ja) * | 2007-06-11 | 2008-12-18 | Hynix Semiconductor Inc | 周波数調整装置及びそれを含むｄｌｌ回路 |
| JP2009180732A (ja) * | 2008-01-30 | 2009-08-13 | Advantest Corp | ジッタ印加回路、パターン発生器、試験装置、および、電子デバイス |
| WO2012017732A1 (ja) * | 2010-08-03 | 2012-02-09 | ザインエレクトロニクス株式会社 | 送信装置、受信装置および送受信システム |
| CN102959862A (zh) * | 2010-08-03 | 2013-03-06 | 哉英电子股份有限公司 | 发送装置、接收装置以及收发系统 |
| KR101443467B1 (ko) * | 2010-08-03 | 2014-09-22 | 쟈인 에레쿠토로닉스 가부시키가이샤 | 송신 장치, 수신 장치 및 송수신 시스템 |
| CN102959862B (zh) * | 2010-08-03 | 2016-05-18 | 哉英电子股份有限公司 | 发送装置、接收装置以及收发系统 |
| US9991912B2 (en) | 2010-08-03 | 2018-06-05 | Thine Electronics, Inc. | Transmitting device, receiving device and transmitting/receiving system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5530387A (en) | Frequency multiplier circuit | |
| US4354124A (en) | Digital phase comparator circuit | |
| US6087865A (en) | Programmable frequency divider | |
| KR100357673B1 (ko) | 전자장치내의발진기로부터의간섭을감소시키는방법 | |
| US3995222A (en) | Sinusoidal waveform generator | |
| US20040059484A1 (en) | Vehicular electronic apparatus suppressed of interference in receiving a broadcast wave | |
| US6822499B2 (en) | Clock modulating circuit | |
| JP3649874B2 (ja) | 分周回路 | |
| KR101042375B1 (ko) | 디지털／주파수 변환기 및／또는 펄스 주파수 변조기를갖는 마이크로컨트롤러 | |
| JPH0481021A (ja) | クロック再生回路 | |
| CN221408834U (zh) | 一种x波段超低相噪接收机 | |
| JP2002164738A (ja) | クロック同期型ロジック回路 | |
| JPH0345021A (ja) | 通信装置 | |
| JPH03255510A (ja) | クロック回路 | |
| SU1714785A2 (ru) | Формирователь случайных сигналов | |
| JPH02262713A (ja) | クロックパルス発生回路 | |
| JPS6128425Y2 (ja) | ||
| JPH01276905A (ja) | 発振回路 | |
| JPH06209216A (ja) | 信号発生装置 | |
| CN117335795A (zh) | 一种低成本数字扩频时钟生成电路 | |
| JPH02296415A (ja) | 周波数シンセサイザ | |
| JPH05101204A (ja) | データ処理システム | |
| JPS6167353A (ja) | Ｍｓｋ方式変調回路 | |
| JPH02126718A (ja) | 半導体集積回路 | |
| JPH0296417A (ja) | 多モード周波数用スイッチトキャパシタフィルタ装置 |