JPS6264106A - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JPS6264106A JPS6264106A JP20332285A JP20332285A JPS6264106A JP S6264106 A JPS6264106 A JP S6264106A JP 20332285 A JP20332285 A JP 20332285A JP 20332285 A JP20332285 A JP 20332285A JP S6264106 A JPS6264106 A JP S6264106A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- transistor
- emitter
- base
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、高い周波数の信号を取扱うに好適な増幅回路
に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an amplifier circuit suitable for handling high frequency signals.
一般的に、高い周波数の信号を減衰乃至増幅する為には
、トランジスタをカスコード接続した回路が用いられる
。第1図はバイポーラトランジス★でカスコード接続を
行ったこの種の回路の一例を示した図である。トランジ
スタQ1のコレクタとトランジスタQ2のエミッタが接
続されている。Generally, in order to attenuate or amplify high frequency signals, a circuit in which transistors are connected in cascode is used. FIG. 1 is a diagram showing an example of this type of circuit in which a cascode connection is made using bipolar transistors. The collector of transistor Q1 and the emitter of transistor Q2 are connected.
トランジスタQlのエミッタは抵抗B3を介して接地さ
れ、トランジスタQ2のコレクタは負荷ZJを介して電
源Vccに接続されている。トランジスタQ2のベース
には直流電圧源Bが印加されている。トランジスタQl
のベースには抵抗′fLlを介して直流電源VCCが印
加され1又同ベースは抵抗R2を介して接地されている
。更に同ベースにはコンデンサC1を介して入力端子1
から入力信号が印加される。The emitter of transistor Ql is grounded via resistor B3, and the collector of transistor Q2 is connected to power supply Vcc via load ZJ. A DC voltage source B is applied to the base of the transistor Q2. Transistor Ql
A DC power supply VCC is applied to the base of the circuit through a resistor 'fLl, and the base is grounded through a resistor R2. Furthermore, input terminal 1 is connected to the same base via capacitor C1.
An input signal is applied from
上記の回路では、エミッタ接地のトランジスタQlとベ
ース接地のトランジス゛りQ2とをカスコード接続して
、トランジスタQ1のコレクタにおける交流電位(入力
端子1に印加される入力信号と逆相となる)を大巾に減
少させ、ベース、コレクタ間の容量によるミラー効果を
なくして回路の高層波特性を改善している。尚、図中直
流電圧源Bとして表わされているものは実際の回路にお
いては抵抗とコンデンサの接続で置き換えられることが
多い。In the above circuit, the emitter-grounded transistor Ql and the base-grounded transistor Q2 are connected in cascode, and the AC potential at the collector of the transistor Q1 (which is in opposite phase to the input signal applied to the input terminal 1) is widened. The mirror effect caused by the capacitance between the base and collector is eliminated, improving the high-frequency wave characteristics of the circuit. Note that what is shown as DC voltage source B in the figure is often replaced by a connection of a resistor and a capacitor in an actual circuit.
第5図は、高周波でしかも大信号を取扱う場合に、トラ
ンジスタ等の増幅素子の非直線性を改善する為に、カス
コード・プートストラップ接続を用いた従来この種の回
路例である。この回路では、直流電圧源Bをトランジス
タQ2のベーストトランジスタQlのエミッタ間に接続
して、トランジスタQlのエミッタとトランジスタQ2
のベースを交流的に同電位とし、トランジスタQ1をコ
レクタ・エミッタ間電圧一定で駆動するようにして蔦ト
ランジスタQl、Q2の大信号時における非直線性を改
善しである。FIG. 5 shows an example of a conventional circuit of this type using a cascode-Putstrap connection in order to improve the nonlinearity of amplifier elements such as transistors when handling high frequency and large signals. In this circuit, a DC voltage source B is connected between the emitter of the base transistor Ql of the transistor Q2 and the emitter of the transistor Ql and the transistor Q2.
The bases of the transistors are set at the same potential in an alternating current manner, and the transistor Q1 is driven with a constant voltage between the collector and emitter, thereby improving the nonlinearity of the vine transistors Ql and Q2 at the time of a large signal.
尚、第5図で示した直流電圧源Bは実際の回路において
は第6図又は第7@で示したような構成を有している。Incidentally, the DC voltage source B shown in FIG. 5 has a configuration as shown in FIG. 6 or 7 in an actual circuit.
即ち第6@では、一端に直流電源Vccが印加された抵
抗R4にツェナーダイオードDのカソード側を接続し、
この接続点をトランシイオードDのアノード側をトラン
ジスタQlのエミッタに接続し、更にトランジスタQ2
のベースとトランジスタQlのエミッタをコンデンサC
2で接続している。第7図の回路では、一端に直流電源
Vccが印加された抵抗R4に、−鵡が接地された抵抗
R5を接続し、これら抵抗の接続点をトランジスタQ2
のベースに接続し、更にトランジスタQ2のベースとト
ランジスタQlのエミッタをコンデンサC2で接続して
いる。なお、上記第6.7図の回路のコンデンサC2に
より、トランジスタQl、Q2のエミッタとコレクタと
が交流的に結合される。That is, in the 6th @, the cathode side of the Zener diode D is connected to the resistor R4 to which the DC power supply Vcc is applied to one end,
This connection point is connected to the anode side of transiode D to the emitter of transistor Ql, and then to the emitter of transistor Q2.
The base of the transistor Ql and the emitter of the transistor Ql are connected to the capacitor C
Connected with 2. In the circuit shown in FIG. 7, a resistor R5 to which a DC power supply Vcc is applied to one end is connected to a resistor R5 which is grounded, and the connection point of these resistors is connected to a transistor Q2.
Further, the base of the transistor Q2 and the emitter of the transistor Ql are connected by a capacitor C2. Note that the emitters and collectors of the transistors Ql and Q2 are AC-coupled by the capacitor C2 in the circuit shown in FIG. 6.7.
上記の第4図及び第5図に示したこの種の増幅回路では
、高周波信号を増幅した時にひずみが大巾に低減される
という長所がある。しかし、例えば負荷zlとして磁気
ヘッドのようにインダクタンス成分を含むものを接続す
ると、トランジスタQ2のベース・コレクタ問答Ωと負
荷のインダクタンス成分が共振して、これらの直流イン
ピーダンスが消滅する。このため、出力電圧がトランジ
スタQ1のエミッタに強く帰還されて系が不安定となる
。従って、従来この種の回路では外部からの刺激や温度
変化によってyA振が生じたり、ひずみが増加するとい
う欠点があった。そこで、トランジス゛り等の能動素子
をインピーダンス変換用として新たに追加して上記欠点
を@避しようとすると、追加した能動素子自体のひずみ
が加算されて、カスコード・プートストラップ接続した
ことによるひずみ低減効果が低下してしまうという欠点
が周波特性及び低ひずみ率を維持しつつ、インダクタン
ス成分を含む負荷に対しても安定な動作を行うことがで
きる増幅回路を提供することにある。This type of amplifier circuit shown in FIGS. 4 and 5 above has the advantage that distortion can be greatly reduced when a high frequency signal is amplified. However, if, for example, a load zl that includes an inductance component such as a magnetic head is connected, the base-collector Ω of the transistor Q2 resonates with the inductance component of the load, and their DC impedance disappears. Therefore, the output voltage is strongly fed back to the emitter of the transistor Q1, making the system unstable. Therefore, conventional circuits of this type have the disadvantage that yA oscillations occur due to external stimulation or temperature changes, and distortion increases. Therefore, if an attempt is made to avoid the above drawback by adding a new active element such as a transistor for impedance conversion, the distortion of the added active element itself will be added, and the distortion reduction effect due to the cascode bootstrap connection will be reduced. The objective of the present invention is to provide an amplifier circuit that can operate stably even with a load including an inductance component while maintaining frequency characteristics and a low distortion factor.
本発明は、カスコード接続された2個のトランJ7ズ々
多宥すス僧醐ぽ欧L−セし1丁−前VナズコーF接続さ
れた2個のトランジスタのうちで、入力側のトランジス
タのエミッタと出力側のトランジスタのベースとを抵抗
を介して交流的に接続し入力側トランジスタをコレクタ
、エミッタ間電圧一定で駆動すると同時に、出力側トラ
ンジスタの出力電圧が入力側トランジスタのエミッタに
帰還するのを緩和することにより、上記目的を達成する
ものである。In the present invention, among the two transistors connected in cascode, the transistor on the input side is The emitter and the base of the output transistor are connected via a resistor in an alternating current manner, and the input transistor is driven with a constant voltage between the collector and emitter, and at the same time, the output voltage of the output transistor is fed back to the emitter of the input transistor. The above objective is achieved by alleviating the
以下本発明の一実施例を従来例と同一部には同一符号を
付して図面を参照して説明する。第1図は本発明の増幅
回路の一実施例を示した回路図である。トランジスタQ
1のベースには一端が直流電源V(cに接続された抵抗
孔lと一端が接地された抵抗R2とが接続され、更に1
入力端子1から入力信号がコンデンサC1を介して印加
されるようになっている。なお、抵抗R1,R2はトラ
ンジスタQlのベースバイアス回路を構成している。Hereinafter, an embodiment of the present invention will be described with reference to the drawings, in which the same parts as those of the conventional example are denoted by the same reference numerals. FIG. 1 is a circuit diagram showing an embodiment of the amplifier circuit of the present invention. transistor Q
The base of 1 is connected to a resistor hole l whose one end is connected to the DC power supply V (c) and a resistor R2 whose one end is grounded, and further connected to the base of 1.
An input signal is applied from input terminal 1 via capacitor C1. Note that the resistors R1 and R2 constitute a base bias circuit of the transistor Ql.
また、トランジスタQlのコレクタはトランジスタQ2
のエミッタに接続され、トランジスタQ2のコレクタは
負荷ZIにこでは磁気ヘッド等)を介して直流電源VC
Cに接続されている。トランジスタQ2のベースとトラ
ンジスタQlのエミッタは直流電圧源B及び抵抗R6を
介して交流的に接続されている。Also, the collector of transistor Ql is connected to transistor Q2.
The collector of transistor Q2 is connected to the DC power supply VC via a load ZI (in this case, a magnetic head, etc.).
Connected to C. The base of the transistor Q2 and the emitter of the transistor Ql are connected in an alternating current manner via a direct current voltage source B and a resistor R6.
第2図は第1図に示した直流電圧源Bと抵抗R6部の詳
細例を示した回路図である。直流電圧源Bは、抵抗R4
とツェナーダイオードDが直列に接続され、更にこのツ
ェナーダイオードDに並列にコンデンサC2が接続され
たものから成っている。抵抗R4の一端は直流電源Vc
cに接続され、抵抗R4、ツェナーダイオードD及びコ
ンデンサC2の接続点はトランジスタQ2のベースに接
続され、更にコンデンサC2とツェナーダイオードDの
接続点は抵抗孔6に接続されている。FIG. 2 is a circuit diagram showing a detailed example of the DC voltage source B and resistor R6 shown in FIG. 1. DC voltage source B is resistor R4
and a Zener diode D are connected in series, and a capacitor C2 is further connected in parallel to the Zener diode D. One end of resistor R4 is connected to DC power supply Vc
The connection point between the resistor R4, the Zener diode D and the capacitor C2 is connected to the base of the transistor Q2, and the connection point between the capacitor C2 and the Zener diode D is connected to the resistance hole 6.
第3図は第1図に示した直流電圧源Bと抵抗R6部の他
の詳細例を示した回路図である。直流電圧源Bは、抵抗
R4と抵抗R5が直接に接続された回路とコンデンサC
2から成り、抵抗R4の一端は直流電源VCCに接続さ
れ、抵抗孔5の他端C2の接続点はトランジスタQ2の
ベースに接続され、コンデンサC2の他端は抵抗孔6に
接続されている。FIG. 3 is a circuit diagram showing another detailed example of the DC voltage source B and resistor R6 shown in FIG. 1. DC voltage source B consists of a circuit in which resistor R4 and resistor R5 are directly connected and capacitor C.
One end of the resistor R4 is connected to the DC power supply VCC, the connection point of the other end C2 of the resistor hole 5 is connected to the base of the transistor Q2, and the other end of the capacitor C2 is connected to the resistor hole 6.
次に本実施例の動作について説明する。第1図のトラン
ジスタQ2とQlのベースとエミッタは直流電圧源Bと
抵抗孔6によって接続されているため、トランジスタQ
2のベース、コレクタ間容量とZ!のインダクタンス成
分との直列共振回路に抵抗孔6が直列に加わって、出力
電圧のトランジスタQ1のエミッタへの帰還量を減少さ
せている。しかも、第2図及び第3図の詳細回路におい
て、抵抗孔6が抵抗R4、R5に比べて十分低い値とな
るように各抵抗値を選べば、トランジスタQlのエミッ
タ電位は略そのままトランジスタQ2のベースに現われ
、通常のカスコード、ブー、ト1スートラップ接続と同
様に低歪率で高周波特性の良い増幅動作を行なうことが
できる。この場合、抵抗R6の値が抵抗孔3に比べて大
きい方が安定化の効果も大きくなるが、実際には抵抗R
6と抵抗R3の値が同程度でも回路は十分安定した動作
を行なうことが確認されている。Next, the operation of this embodiment will be explained. Since the base and emitter of transistors Q2 and Ql in FIG. 1 are connected to DC voltage source B through resistor hole 6, transistor Q
2 base, collector capacitance and Z! The resistor hole 6 is added in series to the series resonant circuit with the inductance component of the transistor Q1 to reduce the amount of feedback of the output voltage to the emitter of the transistor Q1. Moreover, in the detailed circuits shown in FIGS. 2 and 3, if the resistance value of each resistor hole 6 is selected to be sufficiently lower than that of the resistors R4 and R5, the emitter potential of the transistor Ql is almost the same as that of the transistor Q2. It appears at the base, and can perform amplification operation with low distortion and good high frequency characteristics, similar to normal cascode, boot, and one-suit-lap connections. In this case, the stabilizing effect will be greater if the value of the resistor R6 is larger than that of the resistor hole 3, but in reality the resistor R
It has been confirmed that the circuit operates in a sufficiently stable manner even if the value of the resistor R3 is approximately the same as that of the resistor R3.
本実施例によれば、トランジスタQ1とトランジスタQ
2のエミッタとベースを交流的に結合する回路に抵抗R
6を直列に挿入することにより、負荷Zlとして磁気ヘ
ッドのようなインダクタンス成分を含む負荷を接続して
も、低歪率で高周波特性の良い増幅動作を維持しつつ、
回路動作を安の記録ヘッド駆動用アンプ等に用いて信頼
性の高い動作を得ることができる。According to this embodiment, transistor Q1 and transistor Q
A resistor R is added to the circuit that connects the emitter and base of 2 in an alternating current manner.
6 in series, even if a load containing an inductance component such as a magnetic head is connected as the load Zl, the amplification operation with low distortion and good high frequency characteristics can be maintained.
Highly reliable operation can be obtained by applying the circuit operation to an inexpensive recording head driving amplifier or the like.
なお、上記実施例では、負荷Zlとして磁気ヘッドを接
続した場合につい゛て説明したが、負荷として抵抗を接
続しても同様の効果を得ることができる。末だ増幅回路
を2組接続した差動増幅回路に本発明を適用しても同様
の効果を得ることができる。また、カスコード接続する
増幅素子はパイ→?−’t L 4 ’/ S
フ 7 h l−−fEr 7 W L l碍f
h / T;’ T;’ 甲試■
においても同様の効果を得ることができる。In the above embodiment, the case where a magnetic head is connected as the load Zl has been described, but the same effect can be obtained even if a resistor is connected as the load. Similar effects can be obtained even when the present invention is applied to a differential amplifier circuit in which two sets of differential amplifier circuits are connected. Also, is the amplifier element connected in cascode connected to pi? -'t L 4'/S
7 h l--fEr 7 W L l碍f
A similar effect can be obtained in h/T;'T;'
以上記述した如く本発明の増幅回路によれば、カスコー
ド接続した2個のトランジスタの入力側のトランジスタ
のエミッタと出力側のトランジスタのベースとを抵抗を
介して交流的に結合することにより、良好な高周波特性
及び低歪率を維持しつつインダクタンス成分を含む負荷
に対しても安回路図、第2図は第1図に示した回路の詳
細例を示した回路図、第3図は第1図に示した回路の他
の詳細例を示した回路図、第4図は従来のカスコード接
続増幅回路の一例を示した回路図、第5図は従来のカス
コードブートストラップ接続増幅回路の一例を示した回
路図、第6図は第5図の詳細例を示した回路図、第7図
は第5図の他の詳細例を示した回路図である。As described above, according to the amplifier circuit of the present invention, the emitter of the input side transistor and the base of the output side transistor of two cascode-connected transistors are coupled in an alternating current manner through a resistor. A circuit diagram that maintains high frequency characteristics and low distortion, and is also safe for loads containing inductance components. Figure 2 is a circuit diagram showing a detailed example of the circuit shown in Figure 1, and Figure 3 is the circuit diagram shown in Figure 1. 4 is a circuit diagram showing an example of a conventional cascode connection amplifier circuit, and FIG. 5 is a circuit diagram showing an example of a conventional cascode bootstrap connection amplifier circuit. 6 is a circuit diagram showing a detailed example of FIG. 5, and FIG. 7 is a circuit diagram showing another detailed example of FIG. 5.
B・・・直流室WMC2・・・コンデンサD・・・ツェ
ナーダイオード qxt Q2・・・トランジスタR4
,I(,5,n+6−抵抗 Z l −・・負荷代理人
弁理士 則 近 息 佑同 字
治 弘第1図
第2図 第3図
第4図
第6図
第5図
第7図B...DC chamber WMC2...Capacitor D...Zener diode qxt Q2...Transistor R4
,I(,5,n+6-resistance Z l -...load agent patent attorney rule
HaruhiroFigure 1Figure 2Figure 3Figure 4Figure 6Figure 5Figure 7
Claims (1)
ミッタが抵抗等のインピーダンス素子を通して基準電位
に接続されている第1のトランジスタと、エミッタが第
1のトランジスタのコレクタに接続され、コレクタが負
荷を通して直流電位が異なる他の基準電位に接続されて
いる第2のトランジスタから成るカスコード接続の増幅
回路において、第1のトランジスタのエミッタと第2の
トランジスタのベースとを抵抗を介して交流的に結合し
たことを特徴とする増幅回路。A first transistor whose base is connected to an input signal through a bias circuit, whose emitter is connected to a reference potential through an impedance element such as a resistor, whose emitter is connected to the collector of the first transistor, and whose collector is connected to a DC potential through a load. In a cascode-connected amplifier circuit consisting of a second transistor connected to a different reference potential, the emitter of the first transistor and the base of the second transistor are AC-coupled via a resistor. Characteristic amplifier circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20332285A JPS6264106A (en) | 1985-09-17 | 1985-09-17 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20332285A JPS6264106A (en) | 1985-09-17 | 1985-09-17 | Amplifier circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6264106A true JPS6264106A (en) | 1987-03-23 |
Family
ID=16472098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20332285A Pending JPS6264106A (en) | 1985-09-17 | 1985-09-17 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6264106A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008103889A (en) * | 2006-10-18 | 2008-05-01 | Niigata Seimitsu Kk | Low noise amplifier |
| JP2011114459A (en) * | 2009-11-25 | 2011-06-09 | Nec Corp | Power amplifier and method for manufacturing the same |
| JP2013055448A (en) * | 2011-09-02 | 2013-03-21 | National Institute Of Information & Communication Technology | Photodetecting apparatus |
| AU2016203034B2 (en) * | 2015-08-06 | 2022-04-21 | The Boeing Company | Method for forming tooling and fabricating parts therefrom |
-
1985
- 1985-09-17 JP JP20332285A patent/JPS6264106A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008103889A (en) * | 2006-10-18 | 2008-05-01 | Niigata Seimitsu Kk | Low noise amplifier |
| JP2011114459A (en) * | 2009-11-25 | 2011-06-09 | Nec Corp | Power amplifier and method for manufacturing the same |
| JP2013055448A (en) * | 2011-09-02 | 2013-03-21 | National Institute Of Information & Communication Technology | Photodetecting apparatus |
| AU2016203034B2 (en) * | 2015-08-06 | 2022-04-21 | The Boeing Company | Method for forming tooling and fabricating parts therefrom |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4692711A (en) | Current mirror circuit | |
| US4728902A (en) | Stabilized cascode amplifier | |
| JPS6264106A (en) | Amplifier circuit | |
| JPH0549121B2 (en) | ||
| JPH10190375A (en) | Operationnal amplifier circuit | |
| US5869989A (en) | Amplifying electronic circuit with stable idling current | |
| JPS5890807A (en) | Transistor circuit | |
| JPS5866129A (en) | Constant current source circuit | |
| JPH10163752A (en) | Crystal oscillation circuit | |
| JPH11346125A (en) | SRPP circuit | |
| JPH07118618B2 (en) | Negative feedback amplifier | |
| JPS59229908A (en) | Current inverting circuit | |
| JP3283910B2 (en) | Clamp type current-voltage converter | |
| JPS5827537Y2 (en) | Complementary push-pull amplifier | |
| JPH03238905A (en) | oscillation circuit | |
| JP3309878B2 (en) | Amplifier | |
| JPS6330012A (en) | Differential amplifier circuit | |
| JPH0328580Y2 (en) | ||
| JPS63263904A (en) | wideband dc amplifier | |
| JPS62234406A (en) | Power amplifier circuit | |
| JPH0243387B2 (en) | ||
| JPS649766B2 (en) | ||
| JPH0681127U (en) | Differential amplifier circuit | |
| JPS6224962B2 (en) | ||
| JPH0750847B2 (en) | Bias circuit |