JPS6265438A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6265438A JPS6265438A JP60208007A JP20800785A JPS6265438A JP S6265438 A JPS6265438 A JP S6265438A JP 60208007 A JP60208007 A JP 60208007A JP 20800785 A JP20800785 A JP 20800785A JP S6265438 A JPS6265438 A JP S6265438A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- side wall
- semiconductor chip
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は半導体ＶＡＴ１に関し、特に、半導体チップ
の分前断面の改良に関する。
の分前断面の改良に関する。
［ｌｊ来の技術〕
ｆｆ１４図および第５図は従来の崖導体チップを示す図
であり、特に、第４図（ａ）、第５図（ａ ）は岸尋体
チ・ツブのＷ面図を示し、第４図（ｂ）。
であり、特に、第４図（ａ）、第５図（ａ ）は岸尋体
チ・ツブのＷ面図を示し、第４図（ｂ）。
第５図（ｂ）は！Ｐ専休体ップの長辺側ＩＩＩ面図を示
し、第４図（Ｃ）、第５図（Ｃ）は半導体チップの短辺
側断面図を示す。第６図は複数の半導体チップを直線的
に配列して示した図であり、特に第６図＜ａ）は下面図
を示し、第６図（ｂ）は断面図を示す。
し、第４図（Ｃ）、第５図（Ｃ）は半導体チップの短辺
側断面図を示す。第６図は複数の半導体チップを直線的
に配列して示した図であり、特に第６図＜ａ）は下面図
を示し、第６図（ｂ）は断面図を示す。
まず、第４図および第５図を参照して、半導体チップ３
１には、ウェハを切断したときのダイヤモンドポイント
の劣化を抑ちすシた切断方法を採用したときに、切断残
り３２が残る。また、半４体チップ３１の切断した側マ
には、スクライブ時に、十数μ曖の凹凸となる切断痕３
３が残る。また、第５同に示す上うに、切断した側面に
は、ごみ３４が付着する１合がある。このようにして切
断された半導体チップ３１は第６図に示すように′１列
に配列され、各半導体チップ３１のそれぞれに対応して
各半導体チップ３１と同一の形状を有する密着型イメー
ジセンサが設けられる。密着型イメージセンサでは、主
走査方向の長さしがウェハ径よりも長いため、第６図に
示すように、複数の半導体チップ３１を直線状に並べる
ことにより、半導体チップ３１の長さく以上の読出が可
能となる。
１には、ウェハを切断したときのダイヤモンドポイント
の劣化を抑ちすシた切断方法を採用したときに、切断残
り３２が残る。また、半４体チップ３１の切断した側マ
には、スクライブ時に、十数μ曖の凹凸となる切断痕３
３が残る。また、第５同に示す上うに、切断した側面に
は、ごみ３４が付着する１合がある。このようにして切
断された半導体チップ３１は第６図に示すように′１列
に配列され、各半導体チップ３１のそれぞれに対応して
各半導体チップ３１と同一の形状を有する密着型イメー
ジセンサが設けられる。密着型イメージセンサでは、主
走査方向の長さしがウェハ径よりも長いため、第６図に
示すように、複数の半導体チップ３１を直線状に並べる
ことにより、半導体チップ３１の長さく以上の読出が可
能となる。
そして、１！ｉ！着型イメージセンリにより、各半導体
チップが所定の形状を有しているか否かが読取られる。
チップが所定の形状を有しているか否かが読取られる。
ところが、各半導体チップ３１を第６図に示づように、
１列に並べたとき、各半導体チップ３１間のギャップは
第４図に示す場合には２９３となり、第５図に示す例で
は２ｔ）４以上の間隙Ｇが生じることになる。このため
に、各密着センサと各半導体チップ３１との対応関係が
ずれてしまい、各密着センサが対応する半導体チップ３
１の画像を完全に読取れないという欠慮があった。
１列に並べたとき、各半導体チップ３１間のギャップは
第４図に示す場合には２９３となり、第５図に示す例で
は２ｔ）４以上の間隙Ｇが生じることになる。このため
に、各密着センサと各半導体チップ３１との対応関係が
ずれてしまい、各密着センサが対応する半導体チップ３
１の画像を完全に読取れないという欠慮があった。
それゆえに、この発明の主たる目的は、上述の問題点を
解消するために、各半導体チップの間隙を小さくして配
列できるように、切断面の改良された半導体装置を提供
することである。
解消するために、各半導体チップの間隙を小さくして配
列できるように、切断面の改良された半導体装置を提供
することである。
［問題点を解決するための手段］
この発明にかかる半導体装置は、半導体チップの短辺側
の側壁断面と主表面のなす角度θを９００以下となるよ
うに、側壁断面を傾斜して形成したものである。
の側壁断面と主表面のなす角度θを９００以下となるよ
うに、側壁断面を傾斜して形成したものである。
［作用］
この発明における半導体装置は、半導体チップの短辺側
の側壁断面を斜めに形成したことにより、切断跡幅をＧ
、とすれば、半導体チップ接合部の間隙は２９．以下に
狭くすることにより、半導体チップの短辺側の側壁断面
に切断痕が残っても、各半導体チップと各密着センサと
をそれぞれ対応付けることができ、画一の読取を完全に
行なうことができる。
の側壁断面を斜めに形成したことにより、切断跡幅をＧ
、とすれば、半導体チップ接合部の間隙は２９．以下に
狭くすることにより、半導体チップの短辺側の側壁断面
に切断痕が残っても、各半導体チップと各密着センサと
をそれぞれ対応付けることができ、画一の読取を完全に
行なうことができる。
［発明の実施例］
第１図はこの発明の一実施例を示す図であり、特に、第
１図（ａ）は平面図を示し、第１図（ｂ）は長辺側断面
図を示し、第１図（Ｃ）は短辺側断面図を示す。第２図
はこの発明の一実施例の半導体チップを複数個配列した
ときの長辺側断面図である。
１図（ａ）は平面図を示し、第１図（ｂ）は長辺側断面
図を示し、第１図（Ｃ）は短辺側断面図を示す。第２図
はこの発明の一実施例の半導体チップを複数個配列した
ときの長辺側断面図である。
この発明の一１ｊ：施例における半導体デツプ１１の短
辺側のチップ側面壁は主表面とのなす角度θが９０°以
下となるように、傾斜して形成される。
辺側のチップ側面壁は主表面とのなす角度θが９０°以
下となるように、傾斜して形成される。
そして、短辺側側壁面には切断痕１２が残るが、その幅
は１０数μ鴎となる。なお、主表面と短辺側１１１ＩＷ
！面どのなす角度θは８０″≦θ＜９０’に選ぶのが好
ましい。
は１０数μ鴎となる。なお、主表面と短辺側１１１ＩＷ
！面どのなす角度θは８０″≦θ＜９０’に選ぶのが好
ましい。
このように、半導体チップ１１の短辺側のチップｆｌＩ
面壁と主表面とのなす角度θが９０°以下となるように
傾斜して形成することによって、たとえ切断面にごみが
付着したとしても、複数の半導体チップ１１を１列に配
列しても、チップ間隙Ｇを狭（することが可能となる。
面壁と主表面とのなす角度θが９０°以下となるように
傾斜して形成することによって、たとえ切断面にごみが
付着したとしても、複数の半導体チップ１１を１列に配
列しても、チップ間隙Ｇを狭（することが可能となる。
それによって、各半導体デツプ１１と各密着センサとの
対応関係を保つことができ、画像の読取を完全にするこ
とができる。
対応関係を保つことができ、画像の読取を完全にするこ
とができる。
第３図はこの発明の他の実施例を示す図である。
この第３図に示ｔ″Ｉ！施例は、半導体チップ６１を切
断づるとき、まずエツチングによって側壁６２を垂直に
形成し、１９！！！６２の下部を斜めにｌｌｌ！ｌする
ように形成したものである。このように側壁を垂直な側
壁６２と傾斜した１ｌｌｌＩＷ！の２面で構成された構
造であっても、チップ間隙Ｇを狭くすることができる。
断づるとき、まずエツチングによって側壁６２を垂直に
形成し、１９！！！６２の下部を斜めにｌｌｌ！ｌする
ように形成したものである。このように側壁を垂直な側
壁６２と傾斜した１ｌｌｌＩＷ！の２面で構成された構
造であっても、チップ間隙Ｇを狭くすることができる。
［発明の効果］
以上のように、この発明によれば、半導体チップの主表
面と短辺側のチップ側面壁とのなす角度を９０°以下と
なるようにｉＩｊ″！Ａして形成したので、複数の半導
体デツプを１５着してＲ１する場合に、チップ間隙をト
分小さくすることができる。
面と短辺側のチップ側面壁とのなす角度を９０°以下と
なるようにｉＩｊ″！Ａして形成したので、複数の半導
体デツプを１５着してＲ１する場合に、チップ間隙をト
分小さくすることができる。
【図面の簡単な説明】
第１図はこの発明の一実施例を示す図であり、待に、第
１図（ａ ）は平面図を示し、第１図（ｂ）は長辺側断
面図を示し、第１図（ｃ）は短辺側断面図を示ｆ、第２
図はこの発明の一実施例の半導体チップを′ａ数配列し
た状態を示す！ｇｉ面図である。 第３図はこの発明の池の実施例の半導体チップを配列し
た長辺側断面図である。第４因および第５因は従来の半
導体チップを示す図である。第６図は従来の半導体チッ
プを直線的に配列した平面図と断面図である。 図において、１１．６１は半導体チップ、１２は切断痕
、６２は側壁を示す。 代理人 大 岩 増 雄 第１図 （α） （ｂ） 弔２図 弔３図 弔４図 １５図 弔６図
１図（ａ ）は平面図を示し、第１図（ｂ）は長辺側断
面図を示し、第１図（ｃ）は短辺側断面図を示ｆ、第２
図はこの発明の一実施例の半導体チップを′ａ数配列し
た状態を示す！ｇｉ面図である。 第３図はこの発明の池の実施例の半導体チップを配列し
た長辺側断面図である。第４因および第５因は従来の半
導体チップを示す図である。第６図は従来の半導体チッ
プを直線的に配列した平面図と断面図である。 図において、１１．６１は半導体チップ、１２は切断痕
、６２は側壁を示す。 代理人 大 岩 増 雄 第１図 （α） （ｂ） 弔２図 弔３図 弔４図 １５図 弔６図
Claims (3)
- （１）長辺と短辺とを含む半導体チップの主表面と、前
記短辺側のチップ側面壁とのなす角度θが９０度以下と
なるように、前記短辺側のチップ側面壁を傾斜して形成
したことを特徴とする、半導体装置。 - （２）前記主表面と前記チップ側面壁とのなす角度は８
０°≦θ＜９０°の範囲にあることを特徴とする、特許
請求の範囲第１項記載の半導体装置。 - （３）前記チップ側面壁の主表面側接線が前記主表面に
対して、垂直にエッチングされた側壁の下部側と交わる
ようにしたことを特徴とする、特許請求の範囲第１項記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208007A JPS6265438A (ja) | 1985-09-18 | 1985-09-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208007A JPS6265438A (ja) | 1985-09-18 | 1985-09-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6265438A true JPS6265438A (ja) | 1987-03-24 |
Family
ID=16549124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60208007A Pending JPS6265438A (ja) | 1985-09-18 | 1985-09-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6265438A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018078192A (ja) * | 2016-11-09 | 2018-05-17 | 株式会社村田製作所 | 半導体装置 |
-
1985
- 1985-09-18 JP JP60208007A patent/JPS6265438A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018078192A (ja) * | 2016-11-09 | 2018-05-17 | 株式会社村田製作所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5128282A (en) | Process for separating image sensor dies and the like from a wafer that minimizes silicon waste | |
| JPH0834197B2 (ja) | 長い走査アレーに使用する撮影素子チップを製造する方法 | |
| JPH0376582B2 (ja) | ||
| US6927937B2 (en) | Read/write head for a magnetic tape device having grooves for reducing tape floating | |
| JPS6265438A (ja) | 半導体装置 | |
| US5097369A (en) | Magnetic head air-bearing slider | |
| KR890016509A (ko) | 박막 자기헤드의 가공량 검지용 마커 및 이 마커를 사용한 박막 자기헤드의 제조 방법 | |
| JPS62141763A (ja) | センサ・アレイの製造方法とアレイ | |
| JPS6292334A (ja) | 半導体材料製基板ウエハの品質検査パタ−ン | |
| KR101147929B1 (ko) | 슬롯을 구비한 기판 | |
| US7050264B2 (en) | Linear magnetic tape head with tape contact area projected minimal height above non-rotating contoured head surface | |
| JPS6230183Y2 (ja) | ||
| JP2609670B2 (ja) | Ｃｃｄリニヤセンサ用半導体チップ及びその製造方法 | |
| JPS62175921A (ja) | 磁気ヘツド | |
| JPH03139862A (ja) | 半導体装置 | |
| KR920002611B1 (ko) | 복합형 자기헤드 장치 | |
| KR100394774B1 (ko) | 반도체패키지용 매거진 | |
| JPS63186470A (ja) | インライン接続用チップの処理方法 | |
| JPS61160950A (ja) | 半導体基板収納容器 | |
| JPH01186646A (ja) | ダイシング法 | |
| JPH09283807A (ja) | 受発光素子モジュール | |
| JPS6023983Y2 (ja) | 半導体装置用パッケ−ジ | |
| JPH09277593A (ja) | 受発光素子モジュールおよびその形成方法 | |
| JPS6020239Y2 (ja) | バブルメモリチツプ | |
| JPH05261971A (ja) | 画像装置 |