JPS6023983Y2 - 半導体装置用パッケ−ジ - Google Patents

半導体装置用パッケ−ジ

Info

Publication number
JPS6023983Y2
JPS6023983Y2 JP6527878U JP6527878U JPS6023983Y2 JP S6023983 Y2 JPS6023983 Y2 JP S6023983Y2 JP 6527878 U JP6527878 U JP 6527878U JP 6527878 U JP6527878 U JP 6527878U JP S6023983 Y2 JPS6023983 Y2 JP S6023983Y2
Authority
JP
Japan
Prior art keywords
bonding
package
pad
bonding pad
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6527878U
Other languages
English (en)
Other versions
JPS54167664U (ja
Inventor
英二 萩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6527878U priority Critical patent/JPS6023983Y2/ja
Publication of JPS54167664U publication Critical patent/JPS54167664U/ja
Application granted granted Critical
Publication of JPS6023983Y2 publication Critical patent/JPS6023983Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Description

【考案の詳細な説明】 本考案は、半導体装置用パッケージに関し、特にパッケ
ージにおける自動ボンデング用目合せについてのボンデ
ングパッドパターンに関するものである。
従来、半導体装置の組立工程におけるボンデング作業は
人間の目視によりボンデング箇所の選択位置合せを行っ
ていた。
従って、その工数の組立工程の全工数に対して占める割
合は大きく、また半導体装置のピン数の増加にともなっ
てますます大きくなるのは明らかである。
そして、半導体装置の機能は近年著しく増大し、ピン数
の増大は避けられないのが現状である。
ボンデング作業の自動化が要請される所以である。
そのためには、パッケージ側のボンデング面にボンデン
グ用ツールの位置合せのために何んらかの目的を必要と
する。
目印としては、次の様なものが知られている。
即ち、(1)ボンデングパッドの間の電気絶縁体部分に
目合せ用パターンを挿入する。
この方法はセラミックパッケージにおいては比較的容易
に行うことができ、種々の目合せ用パターンが実用番と
供せられている。
(2)ボンデングパッドパターンの先端部を一直線上に
乗るようにそろえて目合せ用パターンとする。
この考案は単純であり実用性に富んでいる。
ところで、半導体装置の集積化の方向はそれらを収納す
るパッケージの実装密度を上げることを要求する。
実装密度を上げてこそ、半導体装置を使用し、集積化し
た利点を最大に生かすことができるからである。
パッケージを小型化すれば必然的にボンデングパッドの
寸法は小さくせざるを得す、前記(1)の場合の如き、
ボンデングパッドパターン間にさらに目合せ用パターン
を挿入することは、電気絶縁性を確保する点から現在広
く用いられているスクリーン印刷法によるボンデングパ
ッドパターン形成は困難である場合が多い。
エツチング法の如き、高精度のパターン形成法を用いれ
ば可能ではあるが、その製造コストは高く容易には採用
し難い。
また、上記(2)の場合の如き、目合せ方法は、実用性
に富んでいるものの、半導体装置を載置するキャビティ
部を有するパッケージにおいては、そのキャビティに対
するボンデングパッドパターンの相対ずれは不可避であ
って、該キャビティの側壁部にだれを起こしたり、該キ
ャビティ側壁縁から引下っていたりするのが常態である
それ故、ボンデングパッドパターンの先端部を目合せに
用いることは上記相対ズレ量を見込んでおかなければな
らず、位置合せ精度の向上に難点がある。
それならばボンデングパッドパターンを該キャビティ側
壁縁から相対ずれ量を見込んで引下りをつけておけばよ
いとも考えられるが、半導体装置の規模が大きくなる近
年の傾向から、ボンデング可能なボンデングパッド長の
確保に難点があり好ましいものではない。
本考案は、上記欠点を除き、現行のスクリーン印刷法を
用いて容易にかつボンデングパッドパターンとキャビテ
ィとの相対位置ずれを許容し得る目合せ用パターンを備
えた半導体装置用パッケージを提供するものである。
本考案は、半導体装置用パッケージのポンディングパッ
ドにおいて、少くとも2個のポンディングパッドパター
ンの先端部の一部分が該パッドパターンの残りの先端部
よりも連をなして引下っていることを特徴とする。
すなわち本考案は半導体装置用パッケージにおいて、一
定間隔をあけて同一長さのボンデングパッドパターンが
多数配列されており、該ボンデングパッドパターンのう
ち第1のパッドはその片側のみにおいて先端より角状に
切欠かれており、第2のパッドは、該第1のパッドの片
側と対向せる片側のみにおいて、該第1のパッドの切欠
きと同一形状に切欠かれていることを特徴とする半導体
装置用パッケージである。
このように2つのパッドに切欠きを有しているからこれ
を用いてマシンの平行度を精度よく出すことができる。
又、片側のみに切欠きを有しているから、パッドを大き
くしないですみ、これにより集積度は向上する。
又、第1のパ、ラドの切欠きと第2のパッドの切欠きと
が左右別の方向を向いているから、検出を誤ることもな
くなる。
従来及び本考案のパッケージを、セラミックを電気絶縁
体としたパッケージの場合について図面を用いて詳細に
説明する。
まス、従来のパッケージについて説明する。
第1図は従来の半導体装置用パッケージのポンディング
パッド部近傍の平面図である。
パッケージのマウント部1とシール部2との間にボンデ
ィグパツド3が多数説けられ、このパッド3の間に2個
のドツトマーク4が設けられる。
目合せ及びボンディングは次の様に行う。即ち、自動ボ
ンデングマシンの光学系に設けられた目合せ用へアーラ
イン上にこれら一対のドツトマーク4が乗るように調整
すればボンデングマシンの一方の軸方向とパッケージの
一方のセンターラインとは平行になり、任意のボンデン
グパッド3′上にボンデング位置を設定すれば、そのボ
ンデングパッド3′をスタートベッドとしてボンデング
を行うことができる。
第2図は他のパッケージのポンディングパッド部近傍の
平面図である。
比較的幅の広いボンデングパッド13の両側に引下り1
5を設ける。
その他の部分は第1図と同じである。
目合せは第1図の例で説明した如く、これらの引下り1
5を用いてボンデング機とパッケージの位置関係を定め
るもので任意のボンデングパッド13′をスタートパッ
ドとしてボンデングできる。
これは自動ボンデング機の光学系の倍率が高く、その視
野が狭い場合、又は比較的ボンデングパッドの幅に余裕
があったり、該パッドを、例えばグランドピンと結線し
ていることを示すべく幅を広くとった場合に有効である
第3図乃至第5図はそれぞれ本考案の実施例を示すポン
ディングパッド部近傍の平面図である。
第3図は第2図よりも目合せ精度の向上を図るべく異な
ったボンデングパッド23’、23“において一対の引
下り25.25’を設けたものである。
近年チップキャリアと称するリードレスパッケージは小
型であることをその特徴とし、ピン数の多い場合に実装
密度を上げることができる。
このようなパッケージにおいてはボンデングパッドの幅
は多ピンであることもあり、電気絶縁間隔を維持するた
めにも広くとれないのが常態である。
このような場合には、第2図の如く1つのボンデングパ
ッドに2つの引下りをつけることはできないので第3図
の第1の実施例が有効である。
第3図では相隣接するボンデングパッドに内側に向けて
引下り25を設けたが、向きは外向きでもよく、又、相
隣接したボンデ、フグパッド間でなくとも間に引下りを
設けてない通常のボンデングパッドが数本あってもよい
ボンデングマシンの光学系の特性に応じて最もよく位置
合せ精度の出るパターンを選択すればよい。
第4図は本考案の第2の実施例のパッケージのボンデン
グパッド部近傍の平面図である。
この実施例は第1の実施例よりも更に多ピンである場合
、あるいはボンデングパッド幅が広くとれない場合に有
効である。
即ち、引下り部分が小さくなることによる目合せパター
ンの不明瞭さを多くの引下り35を設けることにより連
であることの特徴を把握できるようにしたものである。
第5図は本考案の第3の実施例のパッケージのポンディ
ングパッド部近傍の平面図である。
この実施例では、上記のボンデングパッドが一列に直線
的の配列されている場合に適用したのに対し、それが円
形に配列されている場合に適用したものである。
ボンデングパッドパターンにおける引下り45の向きは
、例えばパッケージの一方のセンターライン46と平行
となるように取る。
そして、ボンデングパッド43′をスタートパッドとす
ればボンデング機の光学系における目合せ用へアーライ
ンは単純な十字線でよい。
以上詳細に説明したように、本考案によれば、ポンディ
ングパッド間隔が狭くてもボンディング作業用の目合せ
用の目印を設けることができ、ボンディング作業を容易
に行うことができるのでそ効果は大きい。
【図面の簡単な説明】
第1図は従来の半導体装置用パッケージのポンディング
パッド部近傍の平面図、第2図は他のパッケージのポン
ディングパッド部近傍の平面図、第3図は本考案の第1
の実施例のパッケージのポンディングパッド部近傍の平
面図、第4図は本考案の第2の実施例のパッケージのポ
ンディングパッド部近傍の平面図、第5図は本考案の第
3の実施例のパッケージのポンディングパッド部近傍の
平面図である。 1.11,21,31,41・・・・・・マウント部、
2.12,22,32,42・・・・・・シール部、3
゜3’、13,13’、23,23’、33,43・・
・・・・ポンディングパッド、4・・・・・・ドツトマ
ーク、5.15,25,25’35,45・・・・・・
引下り、46・・・・・・センターライン。

Claims (1)

    【実用新案登録請求の範囲】
  1. 半導体装置用パッケージにおいて、一定間隔をあけて同
    一長さのポンディングパッドパターンが多数配列されて
    おり、該ポンディングパッドパターンのうち第1のパッ
    ドはその片側のみにおいて先端より角状に切欠かれてお
    り、第2のパッドは、該第1のパッドの片側と対向せる
    片側のみにおいて、該第1のパッドの切欠きと同一形状
    に切欠かれていることを特徴とする半導体装置用パッケ
    ージ。
JP6527878U 1978-05-15 1978-05-15 半導体装置用パッケ−ジ Expired JPS6023983Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6527878U JPS6023983Y2 (ja) 1978-05-15 1978-05-15 半導体装置用パッケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6527878U JPS6023983Y2 (ja) 1978-05-15 1978-05-15 半導体装置用パッケ−ジ

Publications (2)

Publication Number Publication Date
JPS54167664U JPS54167664U (ja) 1979-11-26
JPS6023983Y2 true JPS6023983Y2 (ja) 1985-07-17

Family

ID=28970191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6527878U Expired JPS6023983Y2 (ja) 1978-05-15 1978-05-15 半導体装置用パッケ−ジ

Country Status (1)

Country Link
JP (1) JPS6023983Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6125258Y2 (ja) * 1980-08-20 1986-07-29

Also Published As

Publication number Publication date
JPS54167664U (ja) 1979-11-26

Similar Documents

Publication Publication Date Title
US5716889A (en) Method of arranging alignment marks
KR100454833B1 (ko) 반도체 장치의 패키지
JPS6023983Y2 (ja) 半導体装置用パッケ−ジ
US6005294A (en) Method of arranging alignment marks
JPH0233979A (ja) 光半導体装置
JPS63187657A (ja) 半導体装置の製造方法
JPS59175145A (ja) リ−ドフレ−ム
JPS62188350A (ja) リ−ドフレ−ム
JPH0687472B2 (ja) フィルムキャリアテープ
KR100271631B1 (ko) 반도체웨이퍼제조용얼라인키형성구조
JP2578704Y2 (ja) Icソケット
JPH05182971A (ja) チップと基板の電極構造およびマルチチップモジュール
JPS6260223A (ja) 半導体装置
JPS5844593Y2 (ja) ビ−ム・リ−ド型半導体装置
JPH10223705A (ja) プローブカード
JPH0623014Y2 (ja) 混成集積回路用基板
JPH02295144A (ja) 集積回路
JPS6366942A (ja) 基板上への素子の実装方法
JPS6142842U (ja) 半導体装置の位置合せ装置
JPS6252454B2 (ja)
JPH01258436A (ja) Tab icのリードフレーム
JPS6125258Y2 (ja)
JPS6332955A (ja) 半導体集積回路装置
JPH11274253A (ja) 半導体素子の誤整列測定パターン
JPH08330464A (ja) ピン・グリッド・アレイ構造lsi