JPS6267664A - データ転送方法 - Google Patents
データ転送方法Info
- Publication number
- JPS6267664A JPS6267664A JP60206333A JP20633385A JPS6267664A JP S6267664 A JPS6267664 A JP S6267664A JP 60206333 A JP60206333 A JP 60206333A JP 20633385 A JP20633385 A JP 20633385A JP S6267664 A JPS6267664 A JP S6267664A
- Authority
- JP
- Japan
- Prior art keywords
- data
- slave
- cpu
- transfer
- main cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、複数のＣＰＵの相互間で双方向のデータ転送
を行うデータ転送システムに関するものである。この種
のシステムにおいては、特にマイクロプロセッサが使用
され、必ずしも常時接続されない場合がありながら、接
続された場合に於ては相当数のデータの受け渡しを行う
ことを必要とする場合に適用される。
を行うデータ転送システムに関するものである。この種
のシステムにおいては、特にマイクロプロセッサが使用
され、必ずしも常時接続されない場合がありながら、接
続された場合に於ては相当数のデータの受け渡しを行う
ことを必要とする場合に適用される。
公知のデータ転送方式として次のようなものがあるが、
それぞれにも欠点がある。
それぞれにも欠点がある。
（１）パラレル方式
必要なデータの数だけ個別の接続ラインを使用する方法
である。
である。
この方式では、受け渡すデータの数が多くなれば、それ
に応じて接続ライン数も多くなる。そのため、相互に独
立したセット間にてＣＰＵの双方向性データ転送を可能
とするには、システムが複雑且つ大型化すると共に高価
なものとなってしまう欠点がある。
に応じて接続ライン数も多くなる。そのため、相互に独
立したセット間にてＣＰＵの双方向性データ転送を可能
とするには、システムが複雑且つ大型化すると共に高価
なものとなってしまう欠点がある。
（２）シリアル方式
主となるＣＰＵがクロック信号を発生して常時従となる
ＣＰＵに与え、各ＣＰＵがそのクロック信号のタイミン
グに基づきあらかじめ決められたコードを発生する方法
である。
ＣＰＵに与え、各ＣＰＵがそのクロック信号のタイミン
グに基づきあらかじめ決められたコードを発生する方法
である。
この方式では、独立セット間における場合、りロック信
号が常時（不必要な時も）接続ケーブルを通して流れて
いる。そのため、不要輻射ノイズの発生が起こりうるこ
と、コード体系の変更が不可能（あらかじめ決められた
以上の拡張が不可箋）である、また、場合によっては、
書き込みと読み出しのタイミングが問題となってくる。
号が常時（不必要な時も）接続ケーブルを通して流れて
いる。そのため、不要輻射ノイズの発生が起こりうるこ
と、コード体系の変更が不可能（あらかじめ決められた
以上の拡張が不可箋）である、また、場合によっては、
書き込みと読み出しのタイミングが問題となってくる。
本発明は上述した問題点に鑑みてなされたものであって
、複数ＣＰＵの相互間において転送すべきデータが多く
なっても各ＣＰＵ間の接続ライン数を抑制し、また、不
要なりロックパルスの発生濃度をおさえたデータ転送シ
ステムを提供することを目的とする。
、複数ＣＰＵの相互間において転送すべきデータが多く
なっても各ＣＰＵ間の接続ライン数を抑制し、また、不
要なりロックパルスの発生濃度をおさえたデータ転送シ
ステムを提供することを目的とする。
以下図面に示す実施例に基づいて本発明の詳細な説明す
る。
る。
第１図に本発明の一実施例を示す、ここで、１１は木デ
ータ転送システムの中心となる主たるＣＰＵ（主ＣＰＵ
）、１３１〜１３Ｎのそれぞれは本システムの各部を占
める複数の従たるＣＰＵ（従ＣＰＵ）、１５は主ＣＰＵ
ＩＩから従ＣＰＵｌ３１〜１３Ｎのそれぞれに共通に接
続されており、シリアルデータ転送の基準となるクロッ
ク信号（以下５ＣＬＫと称す）を伝送するシリアルクロ
ックライン、１７は主ＣＰＵＩＩによって発生されて従
ＣＰＵ１３１〜１３Ｎに共通に供給される転送データ（
以下ＤＨＧと称す）を伝送する主−従データライン、１
９１〜１９Ｎのそれぞれは従ＣＰＵ１３１〜１３Ｎのそ
れぞれから主ＣＰＵ１１に個別データ（以下ＤＧＨと称
す）を転送するための従−生データライン、２１はこれ
ら複数のデータ信号を１信号にまとめてシリアルデータ
化するオアゲート、２３はこのオアゲート２１から出力
されて主ＣＰＵＩＩに供給されるシリアルデータを転送
する従−生シリアルデータライン、２５１〜２５Ｎは主
ＣＰＵＩＩと従ＣＰＵ１３１〜１３Ｎのそれぞれとの間
で１本ずつわり当てられて双方向認識信号（以下ＲＱＳ
／ＲＴＮと称す）を伝送する双方向認識ラインである。
ータ転送システムの中心となる主たるＣＰＵ（主ＣＰＵ
）、１３１〜１３Ｎのそれぞれは本システムの各部を占
める複数の従たるＣＰＵ（従ＣＰＵ）、１５は主ＣＰＵ
ＩＩから従ＣＰＵｌ３１〜１３Ｎのそれぞれに共通に接
続されており、シリアルデータ転送の基準となるクロッ
ク信号（以下５ＣＬＫと称す）を伝送するシリアルクロ
ックライン、１７は主ＣＰＵＩＩによって発生されて従
ＣＰＵ１３１〜１３Ｎに共通に供給される転送データ（
以下ＤＨＧと称す）を伝送する主−従データライン、１
９１〜１９Ｎのそれぞれは従ＣＰＵ１３１〜１３Ｎのそ
れぞれから主ＣＰＵ１１に個別データ（以下ＤＧＨと称
す）を転送するための従−生データライン、２１はこれ
ら複数のデータ信号を１信号にまとめてシリアルデータ
化するオアゲート、２３はこのオアゲート２１から出力
されて主ＣＰＵＩＩに供給されるシリアルデータを転送
する従−生シリアルデータライン、２５１〜２５Ｎは主
ＣＰＵＩＩと従ＣＰＵ１３１〜１３Ｎのそれぞれとの間
で１本ずつわり当てられて双方向認識信号（以下ＲＱＳ
／ＲＴＮと称す）を伝送する双方向認識ラインである。
なお、上述した複数の従ＣＰＵ１３１〜１３Ｎのそれぞ
れは、主ＣＰＵＩＩと必ずしも同一機器内あるものでは
なく、また、常時接続されない場合もある。接続されて
いない場合には、各文ＣＰＵは単独で動作可能であるも
のでもかまわない。
れは、主ＣＰＵＩＩと必ずしも同一機器内あるものでは
なく、また、常時接続されない場合もある。接続されて
いない場合には、各文ＣＰＵは単独で動作可能であるも
のでもかまわない。
以上説明したような構成である本データ転送システムに
おいて各ＣＰＵ間のデータ転送動作を述べる。
おいて各ＣＰＵ間のデータ転送動作を述べる。
第２図（Ａ）に主ＣＰＵＩＩ側から従ＣＰＵ ｌ ３１
〜１３Ｎのいずれかにデータ転送を行う場合のタイミン
グ図、第２図（Ｂ）にフローチャートを示す。
〜１３Ｎのいずれかにデータ転送を行う場合のタイミン
グ図、第２図（Ｂ）にフローチャートを示す。
いま、主ＣＰＵＩＩ側がメイン処理中（＃１）に主にＣ
ＰＵＩＩから何らかの理由で現在の情報をいずれか（＃
３）の従ＣＰＵに送るか（＃２）、あるいは、いずれか
の従ＣＰＵ側の情報を必要として受け取る場合（＃４）
とする。その相手側となる従ＣＰＵは、複数の従ＣＰＵ
１３１〜１３Ｎのうち第１の従ＣＰＵ１３１として述べ
る。
ＰＵＩＩから何らかの理由で現在の情報をいずれか（＃
３）の従ＣＰＵに送るか（＃２）、あるいは、いずれか
の従ＣＰＵ側の情報を必要として受け取る場合（＃４）
とする。その相手側となる従ＣＰＵは、複数の従ＣＰＵ
１３１〜１３Ｎのうち第１の従ＣＰＵ１３１として述べ
る。
従って、先ず主ＣＰＵＩＩは従ＣＰＵ１３１に対応する
ＲＱＳ／ＲＴＮ２５１として、第２図（ａ）に示すよう
な時間ｔ１．に亘って高論理レベルとなるＲＱＳ出力を
発生する（＃５）、従ＣＰＵ１３１は常時ＲＱＳ／ＲＴ
Ｎ２５１を監視しており、主ＣＰＵＩＩからＲＱＳ信号
が入力されたとき転送してもかまわない状態にある場合
には、時間ｔ２以内に所定時間ｔ３に亘ってＲＱＳ／Ｒ
ＴＮ２５１としてパルス（ＲＴＮパルス）を出力する（
第２図（ｂ）参照）、主ＣＰＵＩＩはＲＱＳ／ＲＴＮ２
５１としてＲＱＳｉ号を出力した後、時間ｔ２以内に時
間ｔ３間のＲＴＮパルスが戻ってくるか否かを監視する
（＃ ６） −ＲＴ Ｎパルスが入力されればハンドシ
ェイクがとれたとみなし、時間ｔ４後に５ＣＬＫを発生
しく＃７）、それと共に転送データをセットする。主Ｃ
ＰＵｌ１側は５ＣＬＫの立ち上りに転送すべきデータＤ
ＨＧ（第２図（ｅ）参照）をセットし、５ＣＬＫの立ち
下り毎に従−生シリアルデータライン２３のシリアルデ
ータをとり込む、それと同時に、従ＣＰＵ１３１側は、
５ＣＬＫの立ち上り毎に従−生データライン１９１にデ
ータＤＧＨをセットし。
ＲＱＳ／ＲＴＮ２５１として、第２図（ａ）に示すよう
な時間ｔ１．に亘って高論理レベルとなるＲＱＳ出力を
発生する（＃５）、従ＣＰＵ１３１は常時ＲＱＳ／ＲＴ
Ｎ２５１を監視しており、主ＣＰＵＩＩからＲＱＳ信号
が入力されたとき転送してもかまわない状態にある場合
には、時間ｔ２以内に所定時間ｔ３に亘ってＲＱＳ／Ｒ
ＴＮ２５１としてパルス（ＲＴＮパルス）を出力する（
第２図（ｂ）参照）、主ＣＰＵＩＩはＲＱＳ／ＲＴＮ２
５１としてＲＱＳｉ号を出力した後、時間ｔ２以内に時
間ｔ３間のＲＴＮパルスが戻ってくるか否かを監視する
（＃ ６） −ＲＴ Ｎパルスが入力されればハンドシ
ェイクがとれたとみなし、時間ｔ４後に５ＣＬＫを発生
しく＃７）、それと共に転送データをセットする。主Ｃ
ＰＵｌ１側は５ＣＬＫの立ち上りに転送すべきデータＤ
ＨＧ（第２図（ｅ）参照）をセットし、５ＣＬＫの立ち
下り毎に従−生シリアルデータライン２３のシリアルデ
ータをとり込む、それと同時に、従ＣＰＵ１３１側は、
５ＣＬＫの立ち上り毎に従−生データライン１９１にデ
ータＤＧＨをセットし。
５ＣＬＫの立ち下り毎に主−従データライン１７のデー
タＤＨＧをとり込む、なお、その後ステップ＃８．＃９
において転送時間、アドレスを次々チェックし、ＯＫの
場合に＃ｌＯまで転送を完了し、ＯＫでない場合には＃
５に戻る。これは次の理由による。
タＤＨＧをとり込む、なお、その後ステップ＃８．＃９
において転送時間、アドレスを次々チェックし、ＯＫの
場合に＃ｌＯまで転送を完了し、ＯＫでない場合には＃
５に戻る。これは次の理由による。
即ち、ＣＰＵどうしが別セットにあり、かつセットどう
しが分離可能な形態となっている場合には、多くの場合
セットどうしはワイヤーケーブルにて接続されている。
しが分離可能な形態となっている場合には、多くの場合
セットどうしはワイヤーケーブルにて接続されている。
そのワイヤーケーブルが長い場合、線間容量等の問題が
あり、データの欠落、あるいはノイズによるシリアル転
送のエラー等の発生が十分に考えられる。また、従ＣＰ
Ｕが複数個接続されている場合、複数の従ＣＰＵから同
時に転送要求がおこり、主ＣＰＵがある従ＣＰＵにＲＴ
Ｎ信号を出力し転送モードに入っているとき他のＲＱＳ
／ＲＴＮ上にノイズが飛び込むことがある。それに因り
、他のＣＰＵも転送モートに入ってしまった場合、デー
タラインの情報が正常なものとならない。そのための防
止策として、前述のように第２図および第３図の各パル
ス時間を監視すると共に、各文ＣＰＵにアドレスを指定
し、転送コード内にアドレスビットを設ける。こうする
ことにより、不必要な情報が削除され、また、アドレス
内にビット長コードを設けることにより、５ＣＬＫのノ
イズ、欠落の防止が可能となる。
あり、データの欠落、あるいはノイズによるシリアル転
送のエラー等の発生が十分に考えられる。また、従ＣＰ
Ｕが複数個接続されている場合、複数の従ＣＰＵから同
時に転送要求がおこり、主ＣＰＵがある従ＣＰＵにＲＴ
Ｎ信号を出力し転送モードに入っているとき他のＲＱＳ
／ＲＴＮ上にノイズが飛び込むことがある。それに因り
、他のＣＰＵも転送モートに入ってしまった場合、デー
タラインの情報が正常なものとならない。そのための防
止策として、前述のように第２図および第３図の各パル
ス時間を監視すると共に、各文ＣＰＵにアドレスを指定
し、転送コード内にアドレスビットを設ける。こうする
ことにより、不必要な情報が削除され、また、アドレス
内にビット長コードを設けることにより、５ＣＬＫのノ
イズ、欠落の防止が可能となる。
又、他の従ＣＰＵと主ＣＰＵＩＩとについても同様であ
る。
る。
以上はハンドシェイクがとれた場合の説明であるが、以
下にハンドシェイクがとれなかった場合について述べる
。
下にハンドシェイクがとれなかった場合について述べる
。
ＣＰＵどうしが同一セット内に１対１で対応している場
合においては、仮にハンドシェイクがとれなかった場合
は何らかの異常とみなしてハンドシェイクがとれるまで
ＲＱＳパルスをある一定周期にて出力してもよい、しか
しながらＣＰＵどうしが別セットにあってセットどうし
が分離可能な形態にあり、また、分離された後それぞれ
が独立に動作しなければならないデータ転送システムが
ある。かようなシステムにおいては、／＼ンドシエイク
がとれる場合と、とれない場合がある。仮にハンドシェ
イクがとれなかったとしても異常とはならない、また、
主ＣＰＵがある特定の従ＣＰＵと転送を行っている場合
に、他の従ＣＰＵがＲＱＳ要求を出しても、その転送が
終了するまではＲＴＮ出力を出せない、そのような場合
には一度ＲＱＳ信号を出力しく＃５）、ＲＴＮ入力が仮
になかった場合（＃６）には再度ＲＱＳ信号を出力しく
＃１１）、 それでもハンドシェイクがとれなかった
場合（＃ １２）はその時点の転送要求は打ちきる（＃
１３） 、又、主ＣＰＵについては特定の従ＣＰＵと
の転送中は、他の従ＣＰＵとの双方向認識ラインのＲＱ
Ｓ／ＲＴＮを監視しく＃１４）、転送中にＲＱＳ要求が
あった場合には、＃１４でどのＲＱＳがＩＮかを確認し
、＃１５で対応するＲＴＮを出力した後その情報を保持
しておき（＃１６）、転送終了後にＲＱＳ信号を出力す
る様な方法を用いればよい。その場合、若干の時間遅れ
はあるが、システム全体のデータ受け渡しは可能となる
。なお、他の従ＣＰＵと主ＣＰＵ１１とについても同様
である。
合においては、仮にハンドシェイクがとれなかった場合
は何らかの異常とみなしてハンドシェイクがとれるまで
ＲＱＳパルスをある一定周期にて出力してもよい、しか
しながらＣＰＵどうしが別セットにあってセットどうし
が分離可能な形態にあり、また、分離された後それぞれ
が独立に動作しなければならないデータ転送システムが
ある。かようなシステムにおいては、／＼ンドシエイク
がとれる場合と、とれない場合がある。仮にハンドシェ
イクがとれなかったとしても異常とはならない、また、
主ＣＰＵがある特定の従ＣＰＵと転送を行っている場合
に、他の従ＣＰＵがＲＱＳ要求を出しても、その転送が
終了するまではＲＴＮ出力を出せない、そのような場合
には一度ＲＱＳ信号を出力しく＃５）、ＲＴＮ入力が仮
になかった場合（＃６）には再度ＲＱＳ信号を出力しく
＃１１）、 それでもハンドシェイクがとれなかった
場合（＃ １２）はその時点の転送要求は打ちきる（＃
１３） 、又、主ＣＰＵについては特定の従ＣＰＵと
の転送中は、他の従ＣＰＵとの双方向認識ラインのＲＱ
Ｓ／ＲＴＮを監視しく＃１４）、転送中にＲＱＳ要求が
あった場合には、＃１４でどのＲＱＳがＩＮかを確認し
、＃１５で対応するＲＴＮを出力した後その情報を保持
しておき（＃１６）、転送終了後にＲＱＳ信号を出力す
る様な方法を用いればよい。その場合、若干の時間遅れ
はあるが、システム全体のデータ受け渡しは可能となる
。なお、他の従ＣＰＵと主ＣＰＵ１１とについても同様
である。
第３図（Ａ）は、従ＣＰＵ１３１−１３Ｎのいずれかか
ら主ＣＰＵＩＩ側にデータ転送を行う場合のタイミング
チャート、第３図（Ｂ）はフローチャートを示す。
ら主ＣＰＵＩＩ側にデータ転送を行う場合のタイミング
チャート、第３図（Ｂ）はフローチャートを示す。
いま、従ＣＰＵ側メイン処理中（＃１７）に従ＣＰＵが
何らかの理由で現在の情報を主ＣＰＵ１１に送るか（＃
１８）、あるいは、主ＣＰＵＩＩの情報を必要とする場
合を考える。その相手側は第２の従ＣＰＵ１３２とする
。
何らかの理由で現在の情報を主ＣＰＵ１１に送るか（＃
１８）、あるいは、主ＣＰＵＩＩの情報を必要とする場
合を考える。その相手側は第２の従ＣＰＵ１３２とする
。
先ず、ＲＱＳ／ＲＴＮ２５２として時間ｔ３のパルス（
ＲＱＳパルス）を出力する（＃１９）。
ＲＱＳパルス）を出力する（＃１９）。
主ＣＰＵＩＩは常時ＲＱＳ／ＲＴＮ２５２を監視してお
り、従ＣＰＵ１３２からＲＱＳ信号が入力されたとき転
送してもかまない状態にある場合は、時間ｔｚ以内に時
間Ｔ３の入力があった従ＣＰＵ１３２に対応する双方向
認識ライン２５２にパルス（ＲＴＮパルス）を出力する
。その後、時間ｔ４後に５ＣＬＫを発生させる。従ＣＰ
Ｕ １３２はＲＱＳパルスを出力した後、時間ｔ２以内
に時間ｔ ＋ （１） ＲＴＮパルスが戻ってくるかを
監視しく＃２０）、当該ＲＴＮパルスが入力されればハ
ンドンエイクがとれたとみなして５ＣＬＫの入力を待つ
（＃２１）、主ＣＰＵＩＩ側は５ＣＬＫの立ち上り毎に
主−従データライン１７にデータＤＨＧをセットし、立
ち下り毎に従−生シリアルデータライン２３のシリアル
データを入力する。
り、従ＣＰＵ１３２からＲＱＳ信号が入力されたとき転
送してもかまない状態にある場合は、時間ｔｚ以内に時
間Ｔ３の入力があった従ＣＰＵ１３２に対応する双方向
認識ライン２５２にパルス（ＲＴＮパルス）を出力する
。その後、時間ｔ４後に５ＣＬＫを発生させる。従ＣＰ
Ｕ １３２はＲＱＳパルスを出力した後、時間ｔ２以内
に時間ｔ ＋ （１） ＲＴＮパルスが戻ってくるかを
監視しく＃２０）、当該ＲＴＮパルスが入力されればハ
ンドンエイクがとれたとみなして５ＣＬＫの入力を待つ
（＃２１）、主ＣＰＵＩＩ側は５ＣＬＫの立ち上り毎に
主−従データライン１７にデータＤＨＧをセットし、立
ち下り毎に従−生シリアルデータライン２３のシリアル
データを入力する。
それと同時に、従ＣＰＵ１３２側は５ＣＬＫの立ち上り
毎に従−主データラインにデータＤＨＧをセットし、立
ち下り毎に主−従データライン１７のデータＤＨＧを入
力する（＃２２）。
毎に従−主データラインにデータＤＨＧをセットし、立
ち下り毎に主−従データライン１７のデータＤＨＧを入
力する（＃２２）。
その後、前述の＃８．＃９と同様に＃２３．＃２４にお
いて転送時間とアドレスのチェックを行ないＯＫであれ
ば＃２５で転送を完了する。＃２６〜＃２８は＃１１〜
＃１３と同様に＃１９でＲＱＳを出力した後、＃２０で
ＲＴＮがなかった場合には＃２６で再びＲＱＳを送り、
それでも＃２７でＲＴＮがなかった場合に転送を＃２８
で打ち切るルーチンである。
いて転送時間とアドレスのチェックを行ないＯＫであれ
ば＃２５で転送を完了する。＃２６〜＃２８は＃１１〜
＃１３と同様に＃１９でＲＱＳを出力した後、＃２０で
ＲＴＮがなかった場合には＃２６で再びＲＱＳを送り、
それでも＃２７でＲＴＮがなかった場合に転送を＃２８
で打ち切るルーチンである。
又、＃２９は割込みによりＲＱＳが主ＣＰＵから入って
来た場合のステップで、この場合にはＲＴＮを送信して
から＃２１に飛ぶ。
来た場合のステップで、この場合にはＲＴＮを送信して
から＃２１に飛ぶ。
以上詳述した如く本発明によれば、複数ＣＰＵ間におけ
るデータ転送の接続ライン数を増大させることなく、且
つノイズの影響のない双方向性のデータ転送システムを
実現することができる。
るデータ転送の接続ライン数を増大させることなく、且
つノイズの影響のない双方向性のデータ転送システムを
実現することができる。
第１図は本発明の一実施例によるデータ転送システムの
構成を示すブロック図、第２図（Ａ）および第３図（Ａ
）のそれぞれは第１図における主ＣＰＵから従ＣＰＵへ
のデータ転送動作および従ＣＰＵから主ＣＰＵへのデー
タ転送動作のそれぞれを示すタイミング図である。 又、第２図（Ｂ）及び第３図（Ｂ）のそれぞれは第２図
（Ａ）、第３図（Ａ）のフローチャートである。 １１・・・・・・・・・ 主ＣＰＵ １３１−１３Ｎ・・・・・・・・・ 従ＣＰＵ１５・・
・・・・・・・シリアルクロックライン１７・・・・・
・・・・主−従データライン１９１〜１９Ｎ・・・・・
・・・・従−主データライン２３・・・・・・・・・従
−主シリアルデータライン２５１〜２５Ｎ・・・・・・
・・・双方向認識ライン第２図（Ｂ） 第３図（Ｂ）
構成を示すブロック図、第２図（Ａ）および第３図（Ａ
）のそれぞれは第１図における主ＣＰＵから従ＣＰＵへ
のデータ転送動作および従ＣＰＵから主ＣＰＵへのデー
タ転送動作のそれぞれを示すタイミング図である。 又、第２図（Ｂ）及び第３図（Ｂ）のそれぞれは第２図
（Ａ）、第３図（Ａ）のフローチャートである。 １１・・・・・・・・・ 主ＣＰＵ １３１−１３Ｎ・・・・・・・・・ 従ＣＰＵ１５・・
・・・・・・・シリアルクロックライン１７・・・・・
・・・・主−従データライン１９１〜１９Ｎ・・・・・
・・・・従−主データライン２３・・・・・・・・・従
−主シリアルデータライン２５１〜２５Ｎ・・・・・・
・・・双方向認識ライン第２図（Ｂ） 第３図（Ｂ）
Claims (1)
- 複数のＣＰＵ間で複数のデータをシリアルコード化して
双方向で相互転送を行うデータ転送システムにおいて、
各ＣＰＵがデータの受け渡しを必要とするときに転送要
求信号を共通ラインに発生し、その相手先ＣＰＵが準備
完了後に転送許可信号を前記共通ラインにて返すことに
よってハンドシェイクを認識し、データをシリアルコー
ド化して転送するように構成したことを特徴とするデー
タ転送システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60206333A JPH07104831B2 (ja) | 1985-09-20 | 1985-09-20 | データ転送方法 |
| US08/325,533 US5504865A (en) | 1985-09-20 | 1994-10-14 | Data transfer system for effecting bidirectional data transfer among a plurality of microprocessors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60206333A JPH07104831B2 (ja) | 1985-09-20 | 1985-09-20 | データ転送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6267664A true JPS6267664A (ja) | 1987-03-27 |
| JPH07104831B2 JPH07104831B2 (ja) | 1995-11-13 |
Family
ID=16521563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60206333A Expired - Lifetime JPH07104831B2 (ja) | 1985-09-20 | 1985-09-20 | データ転送方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5504865A (ja) |
| JP (1) | JPH07104831B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0247755A (ja) * | 1988-08-09 | 1990-02-16 | Asahi Optical Co Ltd | マイコン間のデータ通信方法 |
| FR2717645A1 (fr) * | 1994-03-18 | 1995-09-22 | Intel Corp | Procédé et appareil de transmission de signaux par une ligne partagée. |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5835492A (en) * | 1993-09-08 | 1998-11-10 | Hitachi, Ltd. | Network for mutually connecting computers and communicating method using such network |
| JP3006555B2 (ja) * | 1997-08-05 | 2000-02-07 | 日本電気株式会社 | 遠隔地モジュール制御方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5491032A (en) * | 1977-12-28 | 1979-07-19 | Nec Corp | Data channel device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3696338A (en) * | 1970-08-20 | 1972-10-03 | Tektronix Inc | Data terminal-computer serial interface system having automatic baud rate switching |
| US3988716A (en) * | 1974-08-05 | 1976-10-26 | Nasa | Computer interface system |
| JPS6016664B2 (ja) * | 1977-10-28 | 1985-04-26 | 豊田工機株式会社 | デ−タ転送装置 |
| US4212080A (en) * | 1978-06-05 | 1980-07-08 | Milliken Walter C | Data transmission control system |
| FR2483713A1 (fr) * | 1980-05-30 | 1981-12-04 | Cii Honeywell Bull | Dispositif pour la transmission de signaux entre deux stations de traitement de l'information |
| DE3035804A1 (de) * | 1980-09-23 | 1982-05-19 | Robert Bosch Gmbh, 7000 Stuttgart | Datenuebertragungssystem zwischen wenigstens zwei mikroprozessorsystemen |
| NL8005976A (nl) * | 1980-10-31 | 1982-05-17 | Philips Nv | Tweedraads-bussysteem met een kloklijndraad en een datalijndraad voor het onderling verbinden van een aantal stations. |
| JPS57191703A (en) * | 1981-05-20 | 1982-11-25 | Fanuc Ltd | Sequence controller |
| US4547849A (en) * | 1981-12-09 | 1985-10-15 | Glenn Louie | Interface between a microprocessor and a coprocessor |
| US4511968A (en) * | 1983-03-24 | 1985-04-16 | Mds-Qantel, Inc. | Communication channel interface unit |
| US4698746A (en) * | 1983-05-25 | 1987-10-06 | Ramtek Corporation | Multiprocessor communication method and apparatus |
-
1985
- 1985-09-20 JP JP60206333A patent/JPH07104831B2/ja not_active Expired - Lifetime
-
1994
- 1994-10-14 US US08/325,533 patent/US5504865A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5491032A (en) * | 1977-12-28 | 1979-07-19 | Nec Corp | Data channel device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0247755A (ja) * | 1988-08-09 | 1990-02-16 | Asahi Optical Co Ltd | マイコン間のデータ通信方法 |
| FR2717645A1 (fr) * | 1994-03-18 | 1995-09-22 | Intel Corp | Procédé et appareil de transmission de signaux par une ligne partagée. |
Also Published As
| Publication number | Publication date |
|---|---|
| US5504865A (en) | 1996-04-02 |
| JPH07104831B2 (ja) | 1995-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4961140A (en) | Apparatus and method for extending a parallel synchronous data and message bus | |
| US4888728A (en) | Multipoint link data-transmission control system | |
| US4630193A (en) | Time multiplexed processor bus | |
| WO1989002127A1 (en) | Method and apparatus for interconnecting busses in a multibus computer system | |
| US4556939A (en) | Apparatus for providing conflict-free highway access | |
| US4417303A (en) | Multi-processor data communication bus structure | |
| EP0288650B1 (en) | Protocol and apparatus for a control link between a control unit and several devices | |
| US4972345A (en) | Apparatus for error detection and reporting on a synchronous bus | |
| US3719930A (en) | One-bit data transmission system | |
| US4697268A (en) | Data processing apparatus with message acceptance monitoring | |
| JPS5839331B2 (ja) | 要求選択方式 | |
| US5504865A (en) | Data transfer system for effecting bidirectional data transfer among a plurality of microprocessors | |
| EP0130471A2 (en) | Interface controller for connecting multiple asynchronous buses and data processing system including such controller | |
| JPH03132857A (ja) | 複数ｃｐｕ間データ転送回路 | |
| JP2504473B2 (ja) | デ−タ転送処理方式 | |
| KR100328630B1 (ko) | 선버스와 브이엠버스의 데이타 전송방법 및 전송채널장치 | |
| SU1221656A1 (ru) | Многоканальное устройство управлени обменом информацией между ЭВМ | |
| KR880002509Y1 (ko) | 퍼스널 컴퓨터의 네트워크 인터페이스 회로 | |
| JPS62251952A (ja) | 情報処理システム | |
| JPS589618B2 (ja) | デ−タ伝送方式 | |
| JPS6074848A (ja) | シリアルデ−タ転送方式 | |
| JPS61292765A (ja) | デ−タ転送方式 | |
| JPH03222543A (ja) | バス転送応答方法 | |
| JPS59100927A (ja) | デ−タ転送方式 | |
| JPH04367958A (ja) | バス同期多重系システムのダイレクトメモリアクセス装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |