JPS6269780A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 この発明は、親画面映像信号と子画面映像信号とを合成
処理し、親画面の一部に子画面を挿入した合成画面の映
像信号をラスタ・スキャン方式の表示部に出力する映像
信号処理装置に関する。 〔従来の技術〕 従来、デジタルテレビジョン受像機、コンピュータ画像
表示装置などには、親画面の一部に親画面と別個の子画
面を挿入した画面、すなわちピクチャーンイピクチャー
（）丸下ＰＩＦと称する）の合成画面を、ＣＲＴなどか
らなるラスタ・スキャン方式の表示部に表示するために
、親画面映像信号と子画面映像信号とを合成処理し、前
記合成画面の映像信号を前記表示部に出力する映像信号
処理装置を備えたものがある。 そしてこの種映像信号処理装置は、子画面映像信号を圧
縮するために、一般に表示用ビデオメモリと称されろ書
換自在のメモリ、たとえばダイナＥツクーランダンダム
アクセスメモリ（以下り−ＲＡＭと称する）Ｋより形成
されたビット・マツプ方式のメモリ部を備え、受像機２
表示装置のホストコンピュータなどから出力された書込
アドレス、読出アドレスにより、子画面映像信号をデジ
タル変換、サンプリング処理して形成された挿入用の各
１画素の書込データのメモリ部への書込み。 読出しを制御し、メモリ部の子画面挿入位置にデータを
順次に書込むとともに、親画面映像信号の子画面挿入期
間にメモリ部のデータを順次に読出す。 さらに、親画面映像信号の子画面非挿入期間すなわち親
画面期間には、親画面映像名号を表示部に出力し、親画
面映像信号の子画面挿入期間には、メモリ部から読出さ
れたデータをアナログ変換して形成された映像信号を表
示部に出力し、表示部にＰＩＦ表示を行なわせている。 ところで子画面映像信号は、親画面映像信号の受信中に
同時受信された映像信号または、記録媒体から再生され
た映像信号あるいは、信号形成処理により形成された映
像信号などからなり、親画面映像信号に非同期に入力さ
れる信号であり、たとえば第４図（ａ）に示す親画面映
像信号の各水平走査線期間Ｈｍに対して、子画面映像信
号の各水平走査線期間Ｈｓが同図（ｂ）に示すようにず
れている場合は、ローレベルｃ以下りと称する）で示さ
れた親画面映像信号の走査期ｌｌｌ１Ｍａと子画面映像
信号の走査−期間Ｓａとが一部ずれる。 なお、同図（ａ）は、親画面映像信号の帰線期間浦をハ
イレベル（以下”Ｈ”と称する）で示す親画面タイミン
グ信号であり、同図（ｂ）は子画面映像信号の帰線期間
ｓｂをＨで示す子画面タイミング信号である。 また、親画面映像信号と子画面映像信号とが同期し、水
平走査線期間ＨｍとＨｓとが一致する場合は、面走査期
間ＭａとＳａとが完全に重なる。 一方、メモリ部：でデータを書込む期間は、子画面映像
信号の各走査期間Ｓａになり、また、子画面を親画面に
挿入するためにメモリ部からデータを読出す期間は、親
画面映像信号の各走査期間Ｍａ中の子画面挿入期間にな
る。 そして第４図（ａ）　、　（ｂ）からも明らかなように
、面走査期間Ｍａ　、　Ｓａの一部または全部が重なる
ため、メモリ部は書込みと読出しとの同時要求が必ず発
生する。 しかし、一般的なり−ＲＡＭは異なる複数のアドレスへ
の読出しと書込みとを同時に行なうことは不可能である
。 したがって、従来の映ｌｆｆ１号処理装置は、前述のメ
モリ部に、Ｄ−ＲＡＭにより形成された主メモリ部とも
に、スタティック−ランダムアクセスメモリ（以下５−
ＲＡＭと称する）により形成された補助メモリ部を潅え
、メモリ部の書込みと読出しとが同時に要求されるとき
に、補助メモリ部を用いて書込みと読出しとを擬似的に
同時二で行なうように構成され、これによりＰＩＦ表示
の子画面の欠落などを防止してい乙。 〔発明が解決しようとする問題点〕 ところで前述のようにメモリ部に主メモリ部とともに補
助メモリ部を備える場合は、装置全体のメモリ容量が非
常に大きくなって高価になるとともに構成が複雑化する
問題点がある。 一方、「インタフェースＪ　１９８４年６月号ｒｃＱ出
版株式会社）の３０１〜３１０頁に記載されてい乙よう
に、テキサスインスツルメンツ株式会社により考案され
た新しい表示用ビデオメモリ、すなわちデータの人、！
ｌ端子を２組有する型番ＴＭＳ４１６１のマルチボート
・ビデオメモリＣ以下マルチメモリと称する）は、従来
のＤ−ＲＡＭＶＣシフトレジスタを組合せて形成され、
ランダムアクセスによるＤ−ＲＡＭの書込み、読出しと
、シーケンシャルアクセスによるシフトレジスタの読出
しとが独立して行なえるとともに、転送タイミングパル
スによって設定された短い転送期間にＤ−ＲＡＭからシ
フトレジスタへの所定量のアドレス順のデータ、すなわ
ち１コラム分のデータの転送が行なえる。 そしてランダムアクセスによるＤ−ＲＡＭの書込み中に
も、転送タイミングパルスによって転送されたデータを
、シーケンシャルアクセスによりシフトレジスタから読
出せ、マルチメモリが書込みと読出しとを同時に行なえ
る利点を有するため、前記映像信号処理装置のメモリ部
にマルチメモリを用いてメモリ容量の削減および構成の
簡素化を図ることが考又ら九る。 なお、マルチメモリによりメモリ部を形成する場合、マ
ルチメモリが１ビツトデータ用のビデオメモリであるた
め、書込データが複数ビットデータのときは、メモリ部
に書込データのビット数のマルチメモリを並列に設ける
必要がある。 そして子画面映像信号の各走査期間Ｓａに、書込アドレ
スにより各マルチメモリのＤ−ＲＡＭをランダムアクセ
スして書込データを順次に書込み、かつ、各帰線期間Ｍ
ａの転送タイミングパルスで設定される転送期間にマル
チメモリのＤ−ＲＡＭからシフトレジスタに所定量のデ
ータ、たとｔば１走査期間Ｓａのデータを転送するとと
もに、走査期間Ｍａ中の子画面挿入期間に、読出クロッ
クにより各マルチメモリのシフトレジスタをシーケンシ
ャルアクセスして該乙ンフトレジスタに保持されたｌ走
査期間Ｓａ分のデータを順次に読出せば、走査期間Ｍａ
と走査期間Ｓａとが重なってメモリ部の書込みと読出し
とが同時に要求されても、メモリ部の各マルチメモリの
Ｄ−ＲＡＭの書込みとシフトレジスタの読出しとが同時
に行なえるため、書込みと読出しとを同時に汚なえ、メ
モリ部に前述の補助メモリ部を備える必要がなく、メモ
リ容量の削減および構成の簡素化が図れる。 ところで第５図に示すように親画面（Ｐｍ）の右下の１
４６の面積部分、すなわち斜線部分（Ｐｓ）’に子画面
（Ｐｓ）を挿入したＰ■Ｐ表示を行なう場合、書込デー
タが複数ビットであれば、映像信号処理装置の詳細な動
作はつぎに説明するようになる。 いま、親画面映像信号、子画面映像信号が第４図（ａ）
　、　（ｂ）のタイミングで入力されたとすると、子画
面（Ｐｓ）を”１６　Ｖｃ圧縮するため、たとえば、子
画面映像信号を、４走査線期間Ｈｓ毎の１走査線期間Ｈ
ｓに、４画素毎にサンプリングして書込データにデジタ
ル変換し、メモリ部に書込データを順次に出力する。 このとき、メモリ部に設けられた書込データのビット数
の各マルチメモリの書込データの入力期間は＠４図（Ｃ
）に示す書込データ形成期間、すなわち子画面映像信号
の各走査期間Ｓａになり、４走査線期間Ｈｓ毎の１書込
デ一タ形成期間Ｓａに書込データが実際に入力される。 ところで子画面映像信号の入力タイミング、サンプリン
グタイミングにもとづき、書込データの入力タイミング
が変化するため、実際には、各マルチメモリのＤ−ＲＡ
Ｍを各走査線期間Ｈｓの走査期間Ｓａに書込みに制御す
る必要がある。 そこで各走査線期間Ｈｓの走査期間ＳａＩて各マルチメ
モリに書込アドレスを供給し、各走査線期、司Ｈｓの走
査期間Ｓａに各マルチメモリのＤ−ＲＡＭを書込みに制
御する。 そして書込アドレスにもとづき、ｌ／１６に圧縮された
子画面映像信号の書込データを各マルチメモリに書込む
。 一方、ＰＩＦ表示を行なうには、親画面（Ｐｍ）の子画
面挿入位置、すなわち斜線部分（Ｐｓ）の位置の各走査
線期間Ｈｍの走査期間Ｍａにおいて、第４図（ｄ）に示
すように、先の七の子画面非挿入期間τｍを、親画面（
Ｐｍ）を表示するｍ１西面期間にするとともに、残りの
１．、／４の子画面挿入期間でＳを、子画面（Ｐｓ）を
挿入表示＃ヰする子画面期間に分割する必要がある。 そこで−４”、４！部分（Ｐｓ）の各走査線期間Ｈｍの
直前の・帯線期間Ｍｂに、各マルチメモリに＠４図（ｅ
）に示すようにパルス幅ΔτのＬの転送タイミングパル
スを供給し、該転送パルスによって設定される短い転送
期間Δτて各マルチメモリのＤ−ＲＡＭからシフトレジ
スタに、最も古い１走丘期間Ｓａの書込データを転送す
るとともに、同図（ｆ）に示すように１間でＳｖｃ各マ
ルチメモリのシフトレジスタを読出し、各マルチメモリ
から１走査期間Ｓａの書込データを読出す。 さら１７１：、各マルチメモリから読出されたデータを
アナログ変換して子画面挿入用の映像信号を形成すると
ともに、該映像信号を親画面映像信号の代わりに表示部
に出力し、ＰＩＦ表示を行なわせる。 ところでマルチメモリは、転送タイミングパルスにより
Ｄ−ＲＡＭからシフトレジスタにデータを転送する転送
期間Δτに、いわ１９６２重アクセスを防止するため、
ｌ）−ＲＡＭの書込みが禁止される。 したがって、第４図（ｅ）のように転送期間Δτか走査
期間５ａＰ３に位置すれば、同図（ωに示すように各マ
ルチメモリの書込みが転送期間Δτに禁止されて転送期
間Δτの書込データが欠落し、マルチメモリを用いた場
合には、メモリ容量の削減および構成の簡素化は図れる
が、ＰＩＦ表示に欠落の生じる問題点がある。 そしてこの発明は、ランダムアクセスによりデータが書
込まれるとともに、転送タイミングパルスが入力される
転送期間に書込みが禁止されて書込まれたアドレス順の
所定量のデータが読出される書換自在のメモリと、該メ
モリから読出された前記所定量のデータを保持するとと
もに、続出クロックにしたがって保持したデータを順次
に出力するシフトレジス！ｌとを有する前記マルチメモ
リなどのメモリにより形成されたメモリ部を備え、メモ
リ容量の削減および構成の簡素化を図るとともに、転送
期間の欠落を防止してＰＩＦ表示を行なわせることを技
術的課題とする。 〔問題点を解決するための手段〕 この発明は、親画面映像信号と子画面映像信号とを合成
処理し、親画面の一部に子画面を挿入した合成両回の映
像信号をラスタ・スキャン方式の表示部に出力する映像
信号処理装置において、ランダムアクセスによりデータ
が書込まれるとともに、転送タイミングパルスが入力さ
れる転送期間に書込みが禁止されて書込まれたアドレス
順の所定量のデータが読出される書換自在のメモリと、
該メモリから読出された前記所定量のデータを保持する
とともに、読出クロックにしたがって保持したデータを
順次に出力するシフトレジスタとを有するメモリ部を備
えるとともに、前記子画面映像信号のデジタル変換デー
タを所定の間隔でサンプリングして挿入用の書込データ
を順次に形成するサンプリング部と、前記子画面映像信
号の走査期間に前記子画面映像信号の走査に同期して書
込アドレスを順次に形成して前記メモリに出力するとと
もに、前記転送期間にのみ書込アドレスの形成が中断さ
れる書込アドレス出力手段と、前記親画面映像信号の帰
線期間に前記転送タイミングパルスを形成して前記メモ
リに出力する転送タイミングパルス出力手段と、前記サ
ンプリング部の書込データを前記転送期間だけ遅延して
順次に出力する書込データ遅延部と、前記子画面映像信
号の走査期間の旧縁から前記転送期間の開始までの間前
記サンプリング部の書込データを前記メモリに出力し、
ＦＪ記転送期間の終了直後から前記子画面映像信号の帰
線期間の旧縁までの間１■記遅延部の書込データを前記
メモリに出力する書込データ切換部と、前記親画面映像
信号の子画面挿入期間に前記読出しクロックを順次に形
成して前記シフトレジスタに出力する読出クロック出力
手段と、前記親画面映像信号の子画面非挿入期間ＶＣ前
記親画面映像信号を前記表示部に出力し、前記子画面挿
入期間に前記シフトレジスタの出力データをアナログ変
換して形成された映像信号を前記表示部に出力する映像
信号切換部とを備えたことを特徴とする映像信号処理装
置である。 〔作用〕 したがって、親画面映像信号の子画面を挿入表示する走
査線期間には、子画面映像信号の各走査期間の転送期間
が開始されるまでの間にサンプリング部によって形成さ
れた書込データが直ちにメモリ部に書込まれ、転送期間
の開始以降にサンプリング部によって形成された書込デ
ータが転送期間だけ遅れてメモリ部に書込まれ、メモリ
部の書込みが転送期間に禁止されても、子画面映像信号
の各走査期間の全書込データが欠落なく書込まれ、欠落
のないＰ■Ｐ表示が汚なえる。 〔実施例〕 つぎに、この発明を、そのｌ実施例を示した第１図ない
し第３図とともに詳細に説明する。 第１図に示すように親画面映像信号、子画面映像信号は
親画面映像は号入力端子、子画面映像信号入力端子（Ｉ
Ｊ　、　＜２）を介してデジタル変換部（３）　、　（
４）それぞれに入力され、変換部＜３）　Ｉ　Ｃ４）に
より両映像信号が画素毎のＮビットのデジタルデータに
それぞれ変換される。 そして変換部ｆ、４）のデジタルデータがサンプリング
部（５）＆で入力され、サンプリング部（５）により変
換部（４）のデジタルデータが所定の間隔でサンプリン
グされ、Ｎビットの挿入用の書込データが順次に形成さ
れるとともに、サンプリング部（５）から記憶処理部（
６）に、形成された書込データが順次に出力される。 たとえば第５図に示したように子画面（Ｐｓ）を親画面
（Ｐｍ）の斜線部分（Ｐｓ）に挿入してＰＩＦ表示を行
なうときは、子画面映像信号を１４６に圧縮するため、
サンプリング部（５）により変換部（４）のデジタルデ
ータが、４走査線期間Ｈｓ毎の１走査線期間Ｈｓに、４
画素毎にサンプリングされ、このとき両映像信号のデジ
タル変換周波数が１４．３ＭＨｚ（７０ｎｓｅｃ）でゐ
、れば、サンプリング部（５）が（７０ｎＳｅＣＸ４−
）　２８０ｎｓｅｃ毎に書込データを形成して出力する
。 そして記憶処ＪＴｉ１部（６ンは笛２図１で示すように
構成され、サンプリング部（５）から出力された書込デ
ータの各ビットがＮ個のデータビット入力端子ｒＤａ）
・・・（Ｄｎ）ＶＣそれぞれ入力され、各入力端子（Ｄ
ａ）〜（Ｄｎ）［１書込デ一タ切換部（７）に設けられ
た第１ないし第Ｎデータ切換回路（８ａ）ｅ・・・、　
（ｇｎ　）の一方のデータ入力端子（ｉｘ）がそれぞれ
接続されるとともに、書込データ遅延部（９）に設けら
れた第１ないし第Ｎデータ用ラッチ（１０ａ）、−・−
、（１０ｒｌ）のデータ入力端子Ｃ１ｙ）がそれぞれ接
続されているため、入力端子（Ｄａ）〜（Ｄｎ）の書込
データの各ビットは、切換回路（８ａ）〜（８ｎ）とラ
ッチ（１０ａ）！１Ｏｎ）に並列に入力される。 そしてデータ切換回路（８ａ）〜（８ｎ）は、選択端子
（ＳＺ）がＬに保持される間、データ入力端子（ｉｘ）
の人力データを出力する。 一方、書込クロック入力端子（Ｋｗ）ｖＣ子画面映像信
号に同期した書込クロックが入力されるとともに、子画
面挿入部分である斜線部分（Ｐｓ）’の間に、読出クロ
ック入力端子（Ｋｒ）に親画面映像信号に同期した読出
クロックが入力される。なお、書込クロック、読出クロ
ックは、ホストコンピュータなどにより形成された書込
クロック出力手段、読出クロック出力手段それぞれから
形成して出力されろ。 そして入力端子（Ｋｗ）の書込クロックがラッチ（１０
ａ）〜ｒｌｏｎ）のクロック端子よ）に入力され、この
ときラッチＮ０ａ）〜（Ｉｏｎ）が入力されたデータを
ｌ書込クロック遅延して出力するため、ラッチ（１０ａ
）〜（１０ｎ）は入力された書込データの各１ビツトを
１書込クロツク遅延して切換回路（８ａ）〜（８ｎ）の
他方のデータ入力端子薗Ｘ）に出力する。 また、入力端子（Ｋｗ）の書込クロックが書込用アドレ
スカウンタａυのクロック端子にも入力され、カウンタ
ａυが書込クロックを計数し、カウンタａυからアドレ
ス切換回路Ｑ４に、書込クロックを計数して形成された
書込アドレス、すなわち子画面映像信号の画素毎に変化
する書込アドレスが順次に出力されろ。 そしてカウンタａυおよび切換回路ａノによう書込アド
レス出力手段が形成され、切換回路α旧よ、選択端子（
Ｓｔ）に後述の転送タイミングパルスが入力さ１ない間
、アドレスカウンタＯＤの書込アドレスの出力に保持さ
れる。 ところで入力端子（１７、（２）　Ｋ親画面映像信号、
子画面映像は号が非同期に入力され、いま、親画面映像
信号の各走査線期間Ｈｍの走査期間ＭａｔてＬになると
ともに帰線期間ＭｂにＨＶｃなる親画面タイミング信号
が＠３図（ａ）に示すように変化し、子画面映像信号の
各走査線期間Ｈｓの走査期間ＳａにＬになるとともに帰
線期間ｓｂにＨになる子画面タイミング信号が同図（ｂ
）に示すように変化したとすると、このとき書込データ
は同図（Ｃ）に示すようンて各フヒ査線期間Ｈｓの走査
期間Ｓａ内に順次に形成される。 なお、親画面タイミング信号、子ｌ′１ｉｆ１１′ｉタ
イミング信号は、前述のホストコンピュータなどにより
形成されたタイミング信号形成手段から出力される。 さらに、子画面タイミング信号は第２図の子画面タイミ
ング信号入力端子（Ｓ）を介して切換部（７）に設けら
れたフリップフロップ０３のリセット端子（ｒ）に入力
される。 そしてフリップフロップ０３がリセット端子（ｒ）の立
下りによりリセットされるため、フリップフロップα］
は各走査線期間Ｈｓの走査期］Ｓａの前縁でリセットさ
れ、＠３図（ｃｌ）　！示すようにフリップフロップ０
３のＱ出力端子（ｑ）から切換回路（８ａ）〜（８ｎ）
の選択端子（ＳＺ）に出力されるデータ選択信号が走査
期間Ｓａの前縁でＬになる。 一方、前述のホストコンピュータなどからなる転送タイ
ミングパルス出力手段により形成された第３　図（ｅ）
のしの転送タイミングパルスが、転送タイミングパルス
入力端子（Ｔ）を介してカウンタａυのイネーブル端子
（ｅ）、切換回路（１功の選択端子（Ｓｔ）、フリップ
フロップα３のセット端子（Ｓ）および、読出用アドレ
スカウンタＯＧに入力されると、カウンタ０１）はイネ
ーブル端子（ｅ）がＬになる転送タイミングパルスのパ
ルス幅の期間、すなわち転送期間Δτに書込クロックの
計数が停止されて書込アドレスの形成が中断され、転送
期間Δτの終了後に転送期間Δτの開始直前の書込アド
レスのつぎの書込アドレスから順の書込アドレスを再び
出力する。 なお、後述するメモリ部のメモリからシフトレジスタへ
のデータの転送が１書込クロツクで行なえるため、転送
期間Δτは１書込クロツクの期間に設定されている。 また、カウンタ珀は１伝送期間Δτに後述の読出アドレ
スを形成して切換回路（２）に出力し、切換回路Ｏりは
転送期間ΔτにカウンタαＧの読出アドレスを出力する
。 さらに、フリップフロップ０３がセット端子（Ｓ）の立
下りによりセットされろため、フリップフロップ０３は
転送期間Δτの開始からつぎの走査期間Ｓａの前縁まで
の間に、Ｑ出力端子（ｑ）のデータ選択信号がＨになる
。 そして走査期１１″５Ｓａの前縁から転送期間Δτの開
始までの間は、データ選択は号がＬになって切換回路（
８ａ）〜（８ｎ）が入力端子（ｉｘ）の各１ビツト、す
なわちサンプリング部（５）から出力された書込データ
の各１ビツトを出力し、転送期間Δτになると、データ
選択信号がＨになって切換回路（８ａ）〜（８ｎ）が入
力端子（ｉｘ）の各１ビツト、すなわち遅延部（９）の
Ｉ書込クロック遅れた１込データの各１ビツトの出力に
切換わり、転送期間Δτから帰線期間ｓｂＤ前縁までの
間は、遅延部（９）の１書込クロツク遅れた書込データ
の各１ビツトを出力する。 したがって、転送タイミングパルスが入力される各走査
線期間Ｈｓには、切換部（７）の書込データ出力期間が
、＠３図（ｆ）に示すようにサンプリング部（５）の書
込データ形成期間Ｓａよりｌ書込クロックの期１間Δτ
だけ長くなり、このとき切換部（７）は、転送期間Δτ
に、１書込クロツク前と同じ書込データを出力する。 なお、転送タイミングパルスが入力されない各走査線期
間Ｈｓ［は、切換部（７）の書込データ出力期間がサン
プリング部（５）の書込データ形成期間に一致し、この
とき書込アドレスの中断も生じない。 そして切換回路ｑ４の書込アドレスがメモリ部側の第１
ないし第Ｎアドレス入力端子ｎ（Ａａ）、・・・。 （Ａｎ）に入力されるとともに、各切換回路（８ａ）〜
（８ｎ）の書込データの各ビットがメモリ部ａ９の＠工
ないし＠Ｎデータ入力端子（Ｄａ　）〜（Ｄｎ）ＶＣそ
れぞれ入力される。 ところで書込データがＮビット構成であるため、メモリ
部ａυは、たとえば型番ＴＭＳ４１６１のマルチメモリ
それぞれからなる＠１ないし第Ｎメモリユニットｒ１６
ａ）、・・・、（１６ｎ）の並列回路により形成されて
いる。 そして各メモリユニット（１６ａ）〜（１６ｎ）は、た
とえば１画面の画素数に４応したＶ　ｘ　Ｗ　（ロース
コラム）ビットのＤ−ＲＡＭからなる書換自在の第１な
いし＠Ｎメモリ（１７ａ）、−・−、（１７ｎ）それぞ
レト、Ｗ段の＠工ないし第Ｎシフトレジスタ（１８ａ）
　。 ・・・、ｒ１８ｎ）それぞれとを有し、入力端子（Ｔ）
からメモリ部０Ｑの第１１いし第Ｎ転送タイミングパル
ス入力端子（Ｔａ）、・・・、（Ｔｎ）［転送タイミン
グパルスが入力されない間、すなわち転送期間Δτ以外
の期間には、書込アドレスにもとづくメモリ（１７ａ）
〜（１７ｎ）それぞれのランダムアクセスによる書込み
と、入力端子（Ｋｒ）からメモリ部（１Ｇの第１ないし
第Ｎ読出クロック入力端子（Ｒａ）、・・・、（Ｒｎ）
ＶＣ入力されたＴ７ｉｔＦクロックにもとづくシフトレ
ジスタ（１８ａ）〜（１８ｎ）それぞれのシーケンシャ
ルアクでスによる読出しとが独立して行なえる。 一方、転送タイミングパルスが入力される転送期間Δτ
には各メモリ（１７ａ）〜（１７ｎ）のランダムアクセ
スによ乙書込みが禁止さ、するとともシて、各メモリ（
１７ａ）〜（１７ｒｌ）のカウンタ’＋４）の読出アド
レスタが各シフトレジスタ（１８ａ）〜（１８ｎ）に転
送される。 ところでこの実施例では、■転送期間」τに各シフトレ
ジスタ（１８ａ）〜（１８ｎ）に子画面映像信号の１走
査期間Ｓａの書込データを死送し、前述したように子画
面（Ｐｓ）を親画酊（Ｐｍ）の斜線部分（Ｐｓ）に挿入
してＰＩＦ表示をｆ：ｒなうため、斜線部分（Ｐｓ）が
形成される間の各１走査線期間Ｈｍに、転送タイミング
パルスが形成されて入力端子ｒＴ）に入力され、各シフ
トレジスタ（１８ａ）〜（１８ｎ）への転送が貸なわれ
乙。 そして各シフトレジスタ（１７ａ）〜（１７ｎ）への転
送に、１書込データーが形成されてメモリ部（１４）に
書込まれるまでの期間、す１わちｌ書込クロックの期間
（２８０ｎｓｅｃ）に等しい期間を要するため、転送タ
イミングパルスのパルス幅で設定されろ転送期間Δτが
１書込クロツクの期間に設定されている。 また、挿入位置による子画面の欠落を防止するため、転
送タイミングパルスは＠３図（ｅ）に示したように、親
画面映像信号の帰線期間Ｍｂ内に形成される。 一方、カウンタα（１）は、転送タイミングパルスが夕
の読出しを指定する読出アドレスを形成して出力する。 そして切換回路Ｑ２は、転送タイミングパルスが入力さ
れる転送何間Δτにカウンタ０４）の読出アドレスの出
力に切換わり、切換回路αのから入力端子群（Ａｘ　）
〜（Ａｎ）に１走査線Ｈｓの、１込データの読出アドレ
スが出力される。 したがって、転送タイミングパルスが出力されない各走
査線期間Ｈｍｖｃは、各走査期間Ｓａに書込アドレスと
書込データとがメモリ部ｇ１って入力されて各メモリ’
（１７ａ’）〜（１７ｎ）が各走査期間Ｓａに書込みに
制御され、書込アドレスにもとづき各メモリ（１７ａ）
〜（１７ｎ）に１走査期間Ｓａの一潜込ヂータの各ビッ
トが古いアドレスから順に書込まれ、このとき切換部（
７）がサンプリング部（５）の書込データの出力に固定
されろとともに、切換回路ＱつがカウンタＯｐの］込ア
ドレスの出力ｙ（Ｊ定され、カウンタｑ１）が中断なく
書込アドレスを形成し、各１屯査線分の書込データが欠
落なくメモリＦ！ＡＱ！ｉに書込まれる。 つぎに、転送タイミングパルスが出力される各走査期間
Ｈｍには、第３図げ）に示したように各走査期間Ｓａよ
り期間Δτだけ長い期間、切換部（７）からメモリ部Ｏ
Ｑに書込データが出力され、このとき切換部（７）の田
力切換シτより、各走査期間Ｓａの前縁から転送期間Δ
τが開始されるまでの間に、サンプリング部（５）の書
込データが順次出力され、転送期間Δτの開始から帰線
期間ｓｂのｔｍ　ｆ漱までの間１ｃ、遅延部（９）の書
込データが順次出力される。 また、転送期間Δτにカウンタ０υの書込アドレスの形
成が中断されてカウンタａ■が読出アドレスを形成する
とともに、転送期間Δτに切換回路αのが読出アドレス
の出力に切換わるため、切換回路Ｑつは、各走査期間Ｓ
ａより期間Δ

【だけ長い期間に、転送期間Δτの中断を
はさんで書込アドレスを順次に出力し、転送期間Δτに
読出アドレスを出力する。 そして転送期間Δτにメモリ部ａＧの書込みが禁止され
るとともに、転送期間Δτ以呑の期間に書込アドレスに
もとづいてメモリ部側が書込みに制御されるため、メモ
リ部αυは第３図（ｇ）に示すように書込アドレスが入
力される間に書込みに制御され、このとき書込アドレス
が連続し、かつ転送期間Δτの書込データが１書込クロ
ツク前の３込データに等しいため、書込アドレスにもと
づき各走査期間５ａＶｃ形成された１走査期間外の書込
データの各ビットがメモリ（１７ａ）〜（１７ｎ）Ｋ欠
落なく順次に書込まれる。 一方、各転送期間Δτには続出アドレスにもとづき、メ
モリ（１７ａ）〜（１７ｎ）からシフトレジスタ（１８
ａ）〜（１８ｎ）それぞれに、書込まれた最も古いＷ込
データから順の１走査期間Ｓａの書込データの各１ビツ
トが転送され、シフトレジスタ（１８ａ）（１８ｎ）に
、最も古い書込データから順の１走査期間Ｓａの書込デ
ータが床持される。 そして入力端子（［ａ）の読出クロ　ツクにもとづき各
シフトレジスタ（１８ａ）〜（１８ｎ）が＠３図（ｈ）
［示すように斜線部分子Ｐｓ）の各走査期間Ｍａの１．
／４の期間τＳに読出しに制御され、メモリ部１】９の
罵１ないし男Ｎ出力り：晶１子（Ｏａ）、・・・、（Ｏ
ｎ’）から＠１図の映像信号切換部／ｌ傷に設けられた
映像データ切換回路ｔｌに、子画面映像信号の１走査期
間Ｓａの書込データ、すなわち子画面（Ｐｓ）をＬ／１
６に圧縮した画面の１走査期間の画素毎のＮビットのデ
ジタルデータが古いデータから順に出力される。 ところで切換回路（４）には、デジタル変換部（３ンか
ら出力され／と親画面映像信号の画素毎のＮビットのデ
ジタルデータも入力される。 そして切換回路ｅ１は囚示省略された切換タイミング信
号にもとづき、親画面映像信号の斜線部分（Ｐｓ）’の
各走査線期間Ｈｍにおいて、第３図（ｉ）に示すように
、走査期間Ｍａ中の先の七の子画面非挿入期間τｍ、す
なわち親画面期間にプリタル変換部（３）のデジタルデ
ータを出力し、残りの１／４の子画面挿入期間でＳ、す
なわち子画面期間にメモリ部’ｌ！’９から読出された
デジタルデータを出力する。 さらに、切換回路ホ多す）も出力されたデジタルデータ
がアナログ変換回路１２１）によりアナログ変換処理さ
れ、アナログ変換回路？υからＣＲＴなどからなるラス
タ・スキャン方式の表示部曇に、期間τｍ１にはデジタ
ル変換部（３）のデジタルデータにもとづく親画面用の
映像信号が出力され、期間でＳにはメモリ部０９から読
出されたデジタルデータにもとづく子画面挿入用の映像
１−１号が出力され、表示部（イ）に、第５図のように
親画面（Ｐｍ）の右下の斜線部分（Ｐｓ）　ｉＣ子画面
（Ｐｓ）を挿入したＰＩＦ表示が行なわれる。 そしてメモリ部０９の書込みと読出しとが、転送期間Δ
τを除き、独立して別個に行なえるため、親画面映像信
号と子画面映像信号とが非同期に入力され、親画面映像
信号の走査期間Ｍａと子画面映像信号の走査期間Ｓａと
が重なって書込と１田しとが同時に要求される場合にも
、書込アドレスにもとづく書込みと読出クロックにもと
づく読出とを同時に行なうことにより、メモリ部α９に
５−ＲＡＭすどからなる補助メモリ部を設（ブることな
く書込データの書込みが行なえる。 また、ランチ（１０ａ）〜（１０ｎ）からなる遅延部（
９）および、切換回路（８ａ）〜（３ｎ）、フリップフ
ロップｃ３からなる切換部（７）を設け、各走査期間Ｓ
ａの転送期間Δτの開始後にメモリ部αに」込データ。 書込アドレスを転送期間Δτだけ遅延して供給するため
、転送期間Δτに形成された書込データもメモリ部０均
に書込まれる。 したがって、５−ＲＡＭなどからなる補助メモリ部を設
けることなく、メモリ部ＯＱに各走査期間Ｓａの全書込
データを欠落なく書込むことができ、メモリ容量を削減
するとともに構成を著しく簡素化して欠落のないＰ　Ｉ
　Ｐ表示が汚なえる。 なお、前記実施例では、転送期間Δτが１書込クロツク
の期間になるため、遅延部（９）　ＹＣ書込データをｌ
書込クロックだけ遅延して出力するラッチ（１０ａ〜（
１０ｎ）を設けたが、たとえば転送期間Δτが複数書込
クロックの期間になる場合は、ラッチ（１０ａ：〜（Ｉ
ｏｎ）それぞれの代わりにｌ書込クロック遅延用の複数
のラッチの縦列回路を設けて遅延部（９）を形成すｆｌ
ばよい。 また、前記実施例では、デジタル変換により親画面映像
信号、子画面映像信号の各画素をＮビットのデジタルデ
ータに変換するため、メモリ部ｑｖにＮ個のメモリユニ
ット（１６ａ）〜（ｔ６ｎ）を設けかつ、データ切換部
（７）にＮ個のデータ切換回路（８ａ）〜（８ｎ）−ｐ
設は乙とともに、遅延部（９）にＮ個のデータ用ラッチ
（１０ａ）〜（１０ｎ）を設けたが、明、暗表示のみを
行なうため、両映像信号の各画素を１ビツトのデジタル
データに変換する場合は、メモリユニット、データ切換
回路、データ用ラッチをそれぞれ１個だけ設はノｔばよ
い。 さらに、各メモリユニット（１６ａ）〜（１６ｎ）（７
）メモリＮ７ａ）〜（１７ｎ　）からシフトレジスタｊ
１８ａ）〜（１８ｎ）への転送期間Δτおよび転送デー
タ数をτ更）　　し、たとえば２七査線期間Ｈｍ毎ＶＣ
２走査期間Ｓａの書込データを転送してもよいのは勿−
句で５６゜〔発明の効果〕 以Ｆのように、この発明の映像信号処理装置によると、
ランダムアクセスによりデータが書込まれるメモリ（１
７ａ）〜（１７ｎ）と読出クロックにしたがって保％７
　シたデータをＩ頁次に出力するシフトレジスタ（１８
ａ）〜（１８ｎ）とを有し、書込と読出しとが独立して
行なえるメモリ部ａ９を備えるとともに、書込データ切
換部（７）により、子画面映像信号の走査期間の前縁か
らメモリ部側の書込みが禁止される転送期間の開始まで
の間に、サンプリング部（５）によって形成された挿入
用の書込データをメモリ部／］υに供給し、転送開始か
ら子画面映像信号の帰線期間の前縁までの間に、書込デ
ータ遅延部（９つによって転送期間だけ遅延された書込
データをメモリ部Ｑ！ｌ：供給し、かっ書込アドレス出
刃手段により、転送期間Δτの中断をはさんで子画面映
像信＠に同期した書込データを形成してメモリ部１３９
に供給したことにより、子画面映像信号の各走査期間の
全書込データを欠落なくメモリ部ＯＱのＩそり（１７ａ
）〜（１７ｎ）に書込むことができる。 さらに、親画面映像信号の子画面挿入期間に読出クロッ
ク出力手段からメモリ部α９に供給された読出クロック
により、メモリ部θ均のシフトレジスタ（１８ａ）〜（
１８ｎ）から所定量の書込データが読出されるとともに
、映像信号切換部０９により、子画面非挿入期間に親画
面映像信号を表示部（資）に供給し、子画面挿入期間に
シフトレジスタ（１８ａ）〜（１８ｎ）の出力データを
アナログ変換して形成された映像信号を表示部（イ）に
供給したことにより、メモリ部Ｑｅに書込まれた書込デ
ータを読出して表示部ツにＰ１表示を汚なうことができ
る。 そしてメモリ部αＧに従来の補助メモリ部などを設ける
ことなく、子画面映像信号の各走査期間の全書込データ
を欠落なくメモリ部０９に書込むことができるため、メ
モリ容量が少なく著しく簡単な構成でＰＩＦ表示を行な
うことができるものである。

【図面の簡単な説明】

第１図ないし第３図１ｉこの発明の映像信号処理装置の
１実施例を示し、＠１図はブロック図、第２図は第１図
の一部の詳細なブロック図、第３図（ａ）〜（ｉ）は第
２図の動作説明用のタイミングチャート、第４図（ａ）
〜（ロ））は従来の映像信号処理装置を改良した場合の
動作説明用のタイミングチャート、第５図はピクチャー
インピクチャー表示の画面の説明図である。 （３）　？　（４）・・・デジタル変換部、（５）・・
・サンプリング部、（６）・・・記憶部、（７）・・・
書込データ切換部、（９）・・・書込データ遅延部、α
υ・・・書込用アドレスカウンタ、０っ・・・アドレス
切換回路、ＯＱ・・・メモリ部、（１７ａ）〜（１７ｎ
）・・・メモリ、（１８ａ）〜（１８ｎ）・・・シフト
レジスタ、０■・・・映像信号切換部、（３）・・・表
示部。

Claims (1)

【特許請求の範囲】
1. （１）親画面映像信号と子画面映像信号とを合成処理し
   、親画面の一部に子画面を挿入した合成画面の映像信号
   をラスタ・スキャン方式の表示部に出力する映像信号処
   理装置において、ランダムアクセスによりデータが書込
   まれるとともに、転送タイミングパルスが入力される転
   送期間に書込みが禁止されて書込まれたアドレス順の所
   定量のデータが読出される書換自在のメモリと、該メモ
   リから読出された前記所定量のデータを保持するととも
   に、読出クロックにしたがつて保持したデータを順次に
   出力するシフトレジスタとを有するメモリ部を備えると
   ともに、前記子画面映像信号のデジタル変換データを所
   定の間隔でサンプリングして挿入用の書込データを順次
   に形成するサンプリング部と、前記子画面映像信号の走
   査期間に前記子画面映像信号の走査に同期して書込アド
   レスを順次に形成して前記メモリに出力するとともに、
   前記転送期間にのみ書込アドレスの形成が中断される書
   込アドレス出力手段と、前記親画面映像信号の帰線期間
   に前記転送タイミングパルスを形成して前記メモリに出
   力する転送タイミングパルス出力手段と、前記サンプリ
   ング部の書込データを前記転送期間だけ遅延して順次に
   出力する書込データ遅延部と、前記子画面映像信号の走
   査期間の前縁から前記転送期間の開始までの間前記サン
   プリング部の書込データを前記メモリに出力し、前記転
   送期間の終了直後から前記子画面映像信号の帰線期間の
   前縁までの間前記遅延部の書込データを前記メモリに出
   力する書込データ切換部と、前記親画面映像信号の子画
   面挿入期間に前記読出しクロックを順次に形成して前記
   シフトレジスタに出力する読出クロック出力手段と、前
   記親画面映像信号の子画面非挿入期間に前記親画面映像
   信号を前記表示部に出力し、前記子画面挿入期間に前記
   シフトレジスタの出力データをアナログ変換して形成さ
   れた映像信号を前記表示部に出力する映像信号切換部と
   を備えたことを特徴とする映像信号処理装置。