JPS6270958A - 入出力処理装置の試験方式 - Google Patents
入出力処理装置の試験方式Info
- Publication number
- JPS6270958A JPS6270958A JP60211510A JP21151085A JPS6270958A JP S6270958 A JPS6270958 A JP S6270958A JP 60211510 A JP60211510 A JP 60211510A JP 21151085 A JP21151085 A JP 21151085A JP S6270958 A JPS6270958 A JP S6270958A
- Authority
- JP
- Japan
- Prior art keywords
- test
- input
- simulator
- output processing
- test program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、主記憶装置と複数の入出力処理装置が中央処
理装置に接続された情報処理システムの試験方式に関し
、特に入出力処理装置の試験方式に関する。
理装置に接続された情報処理システムの試験方式に関し
、特に入出力処理装置の試験方式に関する。
従来、この種の試験方式は、入出力処理装置に周辺装置
の実機を接続し、入出力処理装置に接続される中央処理
装置と、中央処理装置に接続される主記憶装置を用いて
、周辺装置の実機用に開発され、かつ主記憶装置上に格
納される試験プログラムを央行することにより入出力処
理装置の評価を行なうものであった。
の実機を接続し、入出力処理装置に接続される中央処理
装置と、中央処理装置に接続される主記憶装置を用いて
、周辺装置の実機用に開発され、かつ主記憶装置上に格
納される試験プログラムを央行することにより入出力処
理装置の評価を行なうものであった。
上述した従来の試験方式は、実機である周辺装置を用い
るので、周辺装置と試験対象装置である入出力処理装置
の間のタイミングをきめ細く試験することや、周辺装置
が故障した場合の入出力処理装置内の処理を試験するこ
とが困難であるという欠点がある。
るので、周辺装置と試験対象装置である入出力処理装置
の間のタイミングをきめ細く試験することや、周辺装置
が故障した場合の入出力処理装置内の処理を試験するこ
とが困難であるという欠点がある。
本発明の入出力処理装置の試験方式は、複数の入出力処
理装置にシミュレータを接続し、主記憶装置内の第１の
試験プログラムは第１の入出力処理装置を介してシミュ
レータ上の第２の試験プログラムへ試験項目名を通知し
、通知後、第１、第２の試験プログラムは前記試験項目
の内容を第２の入出力処理装置を用いたパスで同期をと
って試験し、第２の試験プログラムは第２の入出力処理
装置からシミュレータへの情報をチェックし、チェック
結果を第１の入出力処理装置を用いたパスで第１の試験
プログラムへ通知する。
理装置にシミュレータを接続し、主記憶装置内の第１の
試験プログラムは第１の入出力処理装置を介してシミュ
レータ上の第２の試験プログラムへ試験項目名を通知し
、通知後、第１、第２の試験プログラムは前記試験項目
の内容を第２の入出力処理装置を用いたパスで同期をと
って試験し、第２の試験プログラムは第２の入出力処理
装置からシミュレータへの情報をチェックし、チェック
結果を第１の入出力処理装置を用いたパスで第１の試験
プログラムへ通知する。
このように、実際の周辺装置の代りにシミュレータを用
い、主記憶装置上の試験プログラムとシミュレータ上の
試験プログラムが同期をとることにより、試、験対象装
置内の処理、特に周辺装置のエラーやタイミングに関す
る評価が可能となり、かつ、この評価の操作性が容易（
二なる。
い、主記憶装置上の試験プログラムとシミュレータ上の
試験プログラムが同期をとることにより、試、験対象装
置内の処理、特に周辺装置のエラーやタイミングに関す
る評価が可能となり、かつ、この評価の操作性が容易（
二なる。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明入出力処理装置の試験方式が適用された
情報処理システムの一実施例の構成図である。
情報処理システムの一実施例の構成図である。
中央処理装置２には主記憶装置１と入出力処理装置３（
第１の入出力処理装ｅ）および入出力処理装置４（第２
の入出力処理装置）が接続され、かつ、入出力処理装置
３と入出力処理装置４には、例えばミニコンピユータを
用いて実現したシミュレータ５が接続されている。主記
憶装置１上には試験プログラムＰＫが、また、シミュレ
ータ５内（−は試験プログラムＰ、が格納されている。
第１の入出力処理装ｅ）および入出力処理装置４（第２
の入出力処理装置）が接続され、かつ、入出力処理装置
３と入出力処理装置４には、例えばミニコンピユータを
用いて実現したシミュレータ５が接続されている。主記
憶装置１上には試験プログラムＰＫが、また、シミュレ
ータ５内（−は試験プログラムＰ、が格納されている。
第２図は主記憶装置１上の試験プログラムＰ、とシミュ
レータ５上の試験プログラムＰ、の処理を示すフローチ
ャートである。
レータ５上の試験プログラムＰ、の処理を示すフローチ
ャートである。
次に、本実施例の動作を図面を参照しながら説明する。
第２図かられかるようｇ：、試験プログラムＰ、はモニ
タＭ１と試験モジュールＴ１を含み、試験プログラムＰ
、はモニタにと試験モジュールＴ、とを含んでいる。
タＭ１と試験モジュールＴ１を含み、試験プログラムＰ
、はモニタにと試験モジュールＴ、とを含んでいる。
先ず、試験モジュールＴ１とＴ、からなる試験項目１（
図示していない）を実行する場合を説明する。
図示していない）を実行する場合を説明する。
モニタＭ１の試験項目選択処理に、が実行され、試験項
目１が選択される。次に試験項目番号書込処理ＭＩ、が
入出力処理装ｙ！ｔ３を介してシミュレータ２へ試験項
目１を示す情報が転送され、モニタ鳩内の試験項目番号
受取り処理残、が受取り、試験モジュール選択処理鳥で
試験項目１が認識され、試験プログラムＰ、内の試験項
目１を示す試験モジュールＴ！が選択され、処理Ｔｔｔ
ヘプログラムの制御が移り、シミュレータ５と試験対象
装置である入出力処理装置４のケーブルを読取モードに
セット後、読取り処理Ｔｔ！は読取指令を実行し、入出
力処理装置４からのデータ読出しを待つ状態になる。
目１が選択される。次に試験項目番号書込処理ＭＩ、が
入出力処理装ｙ！ｔ３を介してシミュレータ２へ試験項
目１を示す情報が転送され、モニタ鳩内の試験項目番号
受取り処理残、が受取り、試験モジュール選択処理鳥で
試験項目１が認識され、試験プログラムＰ、内の試験項
目１を示す試験モジュールＴ！が選択され、処理Ｔｔｔ
ヘプログラムの制御が移り、シミュレータ５と試験対象
装置である入出力処理装置４のケーブルを読取モードに
セット後、読取り処理Ｔｔ！は読取指令を実行し、入出
力処理装置４からのデータ読出しを待つ状態になる。
一方、試験プログラムＰ、内の処理に、から処理Ｍ１３
へ制御が移り、実行すべき試験項目１が認識され、試験
項目１を示す試験モジュールＴ、へ制御が移される。処
理Ｔ１□では試験プログラムＴ、での読取り指令の実行
が完了するため予め定められた時間の荷処理を行う。次
に処理Ｔ８．が、入出力処理装置４ヘデータの書込み指
令を実行し、データが試験プログラムＴ、内の読取り処
理Ｔｚｔで受取られ、期待値と比較され、結果が試験プ
ログラムＰ、内に格納される。
へ制御が移り、実行すべき試験項目１が認識され、試験
項目１を示す試験モジュールＴ、へ制御が移される。処
理Ｔ１□では試験プログラムＴ、での読取り指令の実行
が完了するため予め定められた時間の荷処理を行う。次
に処理Ｔ８．が、入出力処理装置４ヘデータの書込み指
令を実行し、データが試験プログラムＴ、内の読取り処
理Ｔｚｔで受取られ、期待値と比較され、結果が試験プ
ログラムＰ、内に格納される。
次に、処”ｌ Ｔｔｓで、シミュレートしている周辺装
置が応答すべき処理を行なわず、時間経過処理のみを行
うことにより、入出力処理装置４はシミュレータ５が動
作不良であると判断し、切断信号をシミュレータ５へ送
出した後、処ＮＴｕでシミュレータ５は入出力処理装置
４からの切断信号をステータスとして期待値と比較し、
結果を試験プログラムＰ、内に格納し、制御をモニタ為
へ移す。
置が応答すべき処理を行なわず、時間経過処理のみを行
うことにより、入出力処理装置４はシミュレータ５が動
作不良であると判断し、切断信号をシミュレータ５へ送
出した後、処ＮＴｕでシミュレータ５は入出力処理装置
４からの切断信号をステータスとして期待値と比較し、
結果を試験プログラムＰ、内に格納し、制御をモニタ為
へ移す。
主記憶装置１上へ送出された入出力処３！ｌ！装置４か
らのシミュレータ５の動作不良を示すステータスを期待
値と試１倹プログラム１上の処理Ｔ、ｓでチェックし、
結果を格納し、制御は試験モジュールＴ、からモニター
鴇の一部である処］Ｉ Ｍ＝４へ移り、入出力処理装置
３へ読取り指令を実行する。試験プログラムＴ！内の処
理残、で、試験プログラムＴ。
らのシミュレータ５の動作不良を示すステータスを期待
値と試１倹プログラム１上の処理Ｔ、ｓでチェックし、
結果を格納し、制御は試験モジュールＴ、からモニター
鴇の一部である処］Ｉ Ｍ＝４へ移り、入出力処理装置
３へ読取り指令を実行する。試験プログラムＴ！内の処
理残、で、試験プログラムＴ。
で結果を受取るための読取指令が実行されるまでの時間
待処理を行ない、次に処理Ｍ□は処理Ｔ□とＴｍが格納
しているチェック結果を入出力処理装置３へ書込む。こ
のチェック結果は主記憶装置１へ格納され、処理Ｍ４は
、試験プログラム２からのチェック結果と処理Ｔ１Ｍで
のチェックの結果を、例えば印刷装置（図示してない）
４二より印字する。
待処理を行ない、次に処理Ｍ□は処理Ｔ□とＴｍが格納
しているチェック結果を入出力処理装置３へ書込む。こ
のチェック結果は主記憶装置１へ格納され、処理Ｍ４は
、試験プログラム２からのチェック結果と処理Ｔ１Ｍで
のチェックの結果を、例えば印刷装置（図示してない）
４二より印字する。
次に、試験プログラムｐ、 、 ｐ、は夫々処理ＭＩ、
とＭ４へ戻り、次の試験項目の選択を行う。
とＭ４へ戻り、次の試験項目の選択を行う。
以上の処理により、入出力処理装置４における周辺装置
とのインタフェースに関する処理の試験、特に実装置で
は試験しにくいエラー処理の試験がシミュレータ５を用
いて容易に行われることがわかる。
とのインタフェースに関する処理の試験、特に実装置で
は試験しにくいエラー処理の試験がシミュレータ５を用
いて容易に行われることがわかる。
以上説明したよう【二本発明は、実際の周辺装置の代り
（−シミュレータを用い、主記憶装置上の試験プログラ
ムとシミュレータ上の試験プログラムが同期をとること
により、試験対象装置内の処理、特に周辺装置のエラー
やタイミングに関する評価を実現可能とし、かつ、この
評価作栗の操作性を容易にするという効果がある。
（−シミュレータを用い、主記憶装置上の試験プログラ
ムとシミュレータ上の試験プログラムが同期をとること
により、試験対象装置内の処理、特に周辺装置のエラー
やタイミングに関する評価を実現可能とし、かつ、この
評価作栗の操作性を容易にするという効果がある。
第１図は、本発明の入出力処理装置の試験方式が適用さ
れた情報処理システムの一実施例の構成図、第２図は、
第１図の情報処理システム（−おいて主記憶装置１上の
プログラムＰ！とシミュレータ５上の試験プログラムＰ
、の処理を示すフローチャートである。 １・・・・・・・・・・・・・・・主記憶装置２・・・
・・・・・・・・・・・・中央処理装置３．４・・・・
・・・・・・・・入出力処理装置５・・・・・・・・・
・・・・・・シミュレータｐ、 、 ｐ、・・・・・・
・・・試験プログラムに９Ｍ！・・・・・・・・・モ
ニ タＴ、 、 Ｔ、・・・・・・・・・試験モジ
ュール。
れた情報処理システムの一実施例の構成図、第２図は、
第１図の情報処理システム（−おいて主記憶装置１上の
プログラムＰ！とシミュレータ５上の試験プログラムＰ
、の処理を示すフローチャートである。 １・・・・・・・・・・・・・・・主記憶装置２・・・
・・・・・・・・・・・・中央処理装置３．４・・・・
・・・・・・・・入出力処理装置５・・・・・・・・・
・・・・・・シミュレータｐ、 、 ｐ、・・・・・・
・・・試験プログラムに９Ｍ！・・・・・・・・・モ
ニ タＴ、 、 Ｔ、・・・・・・・・・試験モジ
ュール。
Claims (1)
- 主記憶装置と複数の入出力処理装置が中央処理装置に接
続された情報処理システムにおいて、複数の入出力処理
装置のうちの選択された第１、第２の入出力処理装置に
シミユレータを接続し、主記憶装置内の第１の試験プロ
グラムは第１の入出力処理装置を介してシミユレータ上
の第２の試験プログラムへ試験項目名を通知し、通知後
、第１、第２の試験プログラムは前記試験項目の内容を
第２の入出力処理装置を用いたパスで同期をとって試験
し、第２の試験プログラムは第２の入出力処理装置から
シミユレータへの情報をチェックし、チェック結果を第
１の入出力処理装置を用いたパスで第１の試験プログラ
ムへ通知する、入出力処理装置の試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60211510A JPS6270958A (ja) | 1985-09-24 | 1985-09-24 | 入出力処理装置の試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60211510A JPS6270958A (ja) | 1985-09-24 | 1985-09-24 | 入出力処理装置の試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6270958A true JPS6270958A (ja) | 1987-04-01 |
Family
ID=16607117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60211510A Pending JPS6270958A (ja) | 1985-09-24 | 1985-09-24 | 入出力処理装置の試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6270958A (ja) |
-
1985
- 1985-09-24 JP JP60211510A patent/JPS6270958A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4684885A (en) | Arrangement for on-line diagnostic testing of an off-line standby processor in a duplicated processor configuration | |
| US3916177A (en) | Remote entry diagnostic and verification procedure apparatus for a data processing unit | |
| US4634110A (en) | Fault detection and redundancy management system | |
| US4979108A (en) | Task synchronization arrangement and method for remote duplex processors | |
| JPH01154242A (ja) | 二重ゾーンの耐欠陥コンピュータシステム | |
| EP0319185B1 (en) | Method and apparatus for checking a state machine | |
| JPH01154240A (ja) | 単一レールインターフェイスにエラーチェック機能を有する二重レールプロセッサ | |
| JPH01152543A (ja) | 欠陥分離及び修理機能を有する耐欠陥コンピュータシステム | |
| EP0397471B1 (en) | Initialization system amd methods for input/output processing units | |
| JPS6270958A (ja) | 入出力処理装置の試験方式 | |
| JP2587940B2 (ja) | Ｉｃテストシステム | |
| JPH06149762A (ja) | 計算機システムの競合動作試験方式 | |
| JP3019409B2 (ja) | マルチプロセッサシステムのマシンチェックテスト方法 | |
| JPH03232040A (ja) | データ処理装置 | |
| CA1269141A (en) | Task synchronization arrangement and method for remote duplex processors | |
| JPH0773278B2 (ja) | マルチプロセッサシステム | |
| JPS6270959A (ja) | 入出力処理装置の試験方式 | |
| JPH0255816B2 (ja) | ||
| JPS62211742A (ja) | ソフトウエアテスト方式 | |
| JPH04293133A (ja) | 疎結合マルチプロセッサシステムにおける故障監視方式 | |
| JPH02297114A (ja) | 計算機の検査方式 | |
| JPS62120548A (ja) | 情報処理システムの試験方式 | |
| JPS62196736A (ja) | 擬似障害発生方式 | |
| Mammen et al. | Dynamic test bed for the on-board computer system of a space launch vehicle | |
| JPS6123263A (ja) | 試験方式 |