JPH0255816B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 複数チヤネルを共通に制御するチヤネルプロセ
ツサにおいて、共通部、個別部それぞれにおける
障害状態に対応した適確な障害処理およびCPU
への報告を行わせ、特にチヤネル障害が重なつて
発生する重度の障害の場合に、障害チヤネルの番
号をCPUに通知して、障害回復処理の範囲を最
小限にする。

〔産業上の利用分野〕

本発明は計算機システムに関するものであり、
特にチヤネルプロセツサにおけるチヤネルの障害
処理方式に関する。

〔従来の技術〕

第２図は、本発明が対象とするチヤネルプロセ
ツサを有する一般的な計算機システムの構成を示
したものである。図において、１は主記憶装置
MSU、２は中央処理装置CPU、３はチヤネルプ
ロセツサCHP、４はチヤネルCH、５は入出力装
置I/O、６はサービスプロセツサSVPを表してい
る。

チヤネルプロセツサCHPは、複数のチヤネル
CHを順次的に制御して、入出力装置I/Oと主記
憶装置MSUとの間の入出力データ転送を行わせ
る。

チヤネルプロセツサCHPは、各チヤネルCHを
個別的、循環的に制御する個別部と、各チヤネル
CHで発生する処理要求を逐次的に処理する共通
部を含み、それぞれの障害を管理している。障害
が発生すると、中央処理装置CPUのオペレーテ
イング・システム（OS）へ報告が行われ、また
サービスプロセツサSVPによつて障害の詳細情
報が収集される。

第３図は、チヤネルプロセツサCHPにおける
チヤネルCHの制御機構を示したものである。図
において、７は16個のチヤネルCH0ないしCHF
それぞれの制御情報が格納されているスタツクメ
モリ、８は個別部、９は共通部を示している。

個別部８では、スタツクメモリ７から、チヤネ
ルCH0からCH1，CH2，…，CHF，CH0，
CH1，CH2，…のように、循環的に制御情報を
読み出し、更新を行う。このとき、共通部９によ
り処理が必要であれば、共通部９に対して処理要
求を発行する。

このとき、共通部９が他チヤネルの処理要求に
ついて処理中であれば、次のサイクルになつて再
度処理要求を発行する。要求が受付けられると、
共通部９は該チヤネルの制御情報を読み出し、処
理をして更新を行う。

ところで上記動作中に、ハードウエアの障害、
例えばレジスタのパリエイエラー等が発生すれ
ば、その旨がチヤネルコントロールチエツク
CCC（Channel Control Check）としてOSに対
して報告される。

またたとえば、共通部９が、マイクロプロセツ
サで機構され、その制御記憶に２ビツト誤りが検
出されると、処理続行が不可能である旨を示すた
め、チヤネルダメージとしてOSに報告される。

またこれらの障害報告の処理中に重ねて他の障
害が発生するような場合もチヤネルダメージとし
てOSに通知され、OSが障害の回復処理をするの
が、一般的に行われている手法である。

またあるチヤネルの動作中に通常の動作が続行
可能な程度の障害が発生した場合に、該チヤネル
のみがチヤネルコントロールチエツク（CCC）
となつて、他のチヤネルは影響を受けることなく
通常動作を続行するようにすることも一般的であ
る。

〔発明が解決しようとする問題点〕

チヤネルプロセツサにおいて、あるチヤネルの
障害処理中にさらに同一のチヤネルあるいは他の
チヤネルに障害が発生した場合、重度の障害とし
てCPUに報告を上げるシステムでは、報告を受
けたCPUのオペレーテイングシステムが回復処
理を行うが、従来は、チヤネルプロセツサ内の全
てのチヤネルを調べ、動作が不可になつているチ
ヤネルを識別して、それを再初期化する方法が多
くとられていた。

この場合、オペレーテイングシステムは全ての
チヤネルを調べなければならず、無駄が多くな
り、それだけ回復処理に長い時間がかかるという
問題があつた。

〔問題点を解決するための手段〕

本発明は、上記したように複数のチヤネル障害
が重なつて発生した場合に上げられる重度の障害
の報告において、障害を起こしたチヤネルの位置
を同時に通知することにより、障害回復理の対象
チヤネル数を必要最小限にして、回復処理時間の
短縮を図るものである。

第１図は、本発明の原理的構成を示す図であ
る。図において、２は中央処理装置CPU、３は
チヤネルプロセツサCHP、４はチヤネルCH、５
は入出力装置I/O、６はサービスプロセツサ
SVP、８は個別部、９は共通部、１５は第１障
害処理部、１６は第２障害処理部、１７は１組の
障害位置表示ラツチを示している。

障害位置表示ラツチ１７は、チヤネルプロセツ
サCHP内の各レジスタのエラー検出ラツチ
（EDL）などの障害原因箇所を第一次的に表示す
る手段であり、個別部８あるいは共通部９によつ
て識別されるとともに、その情報はサービスプロ
セツサSVPによつて直接収集可能にされる。

第１障害処理部１５は、個別部８あるいは共通
部９において障害が検出されたとき、個別部８か
らの障害処理要求あるいは共通部９からの障害処
理要求でもチヤネルが特定できるものについて
は、該当するチヤネルのみを障害として処理し、
チヤネル障害としてCPUに報告する。

また１つのチヤネルの障害処理中に、同一また
は他のチヤネルに同種あるいは異種の障害が重ね
て発生した場合には、第２障害処理部１６に依頼
して重合の障害状態を表すチヤネルダメージとし
て処理させCPU（あるいは他の上位装置）に報告
させる。このとき、障害が発生した各チヤネルの
位置も同時に通知する。

チヤネルダメージの報告は、サービスプロセツ
サSVPにも行われる。サービスプロセツサSVP
はこれに応答して、障害位置表示ラツチ１７を直
接読出し、詳細な障害情報として障害解析に利用
可能にする。

なお、１つのチヤネル障害処理中に他の障害が
発生しなかつた場合には、そのとき正常に実行中
であつた他のチヤネルの処理は、そのまま続行さ
せる。

〔作用〕

本発明によれば、第１障害処理部は各チヤネル
ごとの障害発生の有無に応答し、単一のチヤネル
の障害を軽度のチヤネル障害として終了報告す
る。しかし、１つのチヤネル障害の報告処理中
に、他のチヤネル障害が重なつて発生したような
場合には、重度の障害として第２障害処理部で報
告するが、その際それらの障害チヤネルの位置も
通知されるので、報告を受けたCPUのオペレー
テイングシステムは、直ちに障害チヤネルを指定
して回復処理を行うことができ、無駄な処理が生
じない。

〔実施例〕

第５図は、本発明の１実施例システムの構成を
示したものであり、第６図はその処理フローであ
る。

第５図において、１は主記憶装置MSU、２は
中央処理装置CPU、３はチヤネルプロセツサ
CHP、４はチヤネルCH、５は入出力装置I/O、
６はサービスプロセツサSVP、８は個別部、９
は共通部、１１はオペレーテイングシステムOS、
１２はエラー検出ラツチEDL、１５は第１障害
処理部、１６は第２障害処理部、１８は第１障害
処理要求フラグ、１９は第２障害処理要求フラ
グ、２０は実行ラツチ、２１はチヤネル位置通知
回路を表している。

チヤネルプロセツサCHP内の多数のエラー検
出ラツチEDLは、関連する個別部８および共通
部９により統括されており、障害発生状態を表示
すると、対応する個別部８あるいは共通部９によ
つて認識される。またこれらの各EDLは、シフ
トレジスタの各段としても構成されており、サー
ビスプロセツサSVPの指示により、内容がスキ
ヤンアウトできるようになつている。

各個別部８は、それぞれ１ビツトの第１障害処
理要求フラグ１８を有し、障害発生を配下の
EDLによつて認識したとき、フラグをオンにセ
ツトする。このフラグは、たとえば第３図のスタ
ツクメモリの各チヤネルごとの制御情報の一部に
含めることができる。

共通部９で発生した障害については、対応する
チヤネルCHが特定できる場合であれば、第１障
害処理要求フラグ１８の該当するものをオンにセ
ツトする。

しかし、チヤネルを特定できない場合あるいは
全体的に正常動作が保証できない場合には、重度
の障害として第２障害処理要求フラグ１９をオン
にセツトする。なお、この場合、その時点で動作
中の全てのチヤネルの個別部に対応する第１障害
処理要求フラグをオンにセツトする方法をとるこ
ともできる。

実行ラツチ２０は、第１障害処理部１５が障害
処理を実行している間、オンにセツトされる。

チヤネル位置通知回路２１は、複数のチヤネル
障害が重なつて発生した場合のチヤネルダメージ
報告の際、各障害チヤネルの番号を特定するため
の位置情報を発生する回路である。

第２障害処理部によるチヤネルダメージ（CD）
の報告は、障害プロセツサCHPあたり１ビツト
で済ますことができる。しかしチヤネル番号をコ
ードで通知するためには、さらに数ビツト必要と
なる。しかし本実施例では、チヤネルダメージ
（CD）報告用のビツトを発生るタイミングをチヤ
ネル位置に対応づけることによつて、チヤネル番
号通知用の特別なビツトの付加を不要にするよう
に工夫している。

たとえば、チヤネル数がCH0ないしCHFまで
16個ある場合、第７図に例示するようにT₀ない
しT₁₅からなる16個のタイミング位置すなわちタ
イムスロツトを定め、障害を発生したチヤネルの
タイムスロツト位置でだけパルス、すなわちCD
ビツトを送出すればよい。図示の例は、CH２お
よびCH５が障害チヤネルの場合である。なおT₀
ないしT₁₅のタイムスロツトは、第３図で説明し
たスタツクメモリ７を循環アクセスする個別部８
のタイムスロツトに同期させることができる。

第８図は、マルチプレクサを用いたチヤネル位
置通知回路の１実施例構成を示したものである。
図において、７はスタツクメモリ、８は個別部、
９は共通部、１６は第２障害処理部、２２は16入
力のマルチプレクサ、２３は障害チヤネル位置信
号、２４は４ビツトのタイムスロツト信号、２５
はチヤネル位置情報を含むCD信号を表している。

第２障害処理部１６は、第１障害処理部からチ
ヤネル障害が重なつて発生したことによる重度の
チヤネル障害状態を通知されると、該当するチヤ
ネルの障害チヤネル位置信号２３をオンにする。

マルチプレクサ２２は、16本の障害チヤネル位
置信号入力を４ビツトのタイムスロツト信号２４
によつて順次選択し、入力側の並列データを直列
データに変換する機能を果たす。このようにし
て、任意複数の障害チヤネル位置を情報として含
むCD信号をCPUへ送出することができる。

CPU側では、受信したCD信号から、パルスが
存在するタイムスロツト位置を検出し、これから
チヤネル番号を認識する。

なお、第８図のチヤネル位置通知回路は、１例
にすぎないものであり、同様な機能は、シフトレ
ジスタや、カウンタ、あるいはチヤネル番号を比
較器で比較するなどの手段を用いて、容易に構成
できるものである。またチヤネルを特定できない
重度の障害の場合には、全てのタイムスロツト位
置においてCD信号を出力すればよい。

次に第６図の処理フローを参照して、第１障害
処理部１５および第２障害処理部１６の機能を説
明する。

第１障害処理部１５は、第１障害処理要求フ
ラグ１８を調、オンであればの処理を実行
し、オフであればの処理を実行する。

第１障害処理要求フラグがオンの場合、実行
ラツチ２０がオンにセツトされているか否か、
すなわち現在すでに第１障害処理実行中である
か否かを調べ、オンであればを実行し、オフ
であればを実行する。

実行ラツチ２０がオフであるため、オンにセ
ツトする。次にを実行する。

第１障害処理を実行し、要求のあつたチヤネ
ルを障害チヤネルとしてテーブルに登録し、状
態レジスタ１０にチヤネルコントロールチエツ
ク（CCC）をセツトして、CPUのオペレーテ
イングシステムOSに報告する。次にを実行
する。

実行ラツチ２０をオフにリセツトする。

で第１障害処理要求フラグがオフの場合、
第２障害処理要求フラグ１９を調べる。オンの
場合を実行し、オフの場合へ戻る。

で実行ラツチがオンである場合、すなわち
先の障害チヤネルの障害処理中に同一チヤネル
あるいは他のチヤネルでさらに障害が発生した
場合と、で第２障害処理要求フラグがオンの
場合、すなわち共通部で発生した障害について
実行中のチヤネルを特定できない場合や以後の
正常動作が保証できない場合に、重度の障害と
して処理し、チヤネルダメージ（CD）を状態
レジスタ１０にセツトしてCPUのOSに報告す
る。なおチヤネル障害が重なつて発生した場合
のチヤネルダメージでは、チヤネル位置も通知
される。

オペレーテイングシステムOSは、チヤネルプ
ロセツサCHPからチヤネルコントロールチエツ
ク（CCC）あるいはチヤネルダメージ（CD）を
報告されると、チヤネルの状態を調べ、チヤネル
の初期化や制御メモリへの再ロードなど、それぞ
れに対応する回復処理を実行する。

またチヤネルダメージ（CD）の報告は、CPU
に対するのと同時にサービスプロセツサSVPに
対しても行われる。サービスプロセツサSVPは、
これに対応して、CPUへの報告処理から独立し
て、チヤネルプロセツサCHPの各エラー検出ラ
ツチEDLをスキヤンアウトにより読み出し、障
害解析のための詳細情報として収集し、処理終了
後、エラー検出ラツチEDLをリセツトする。

特にチヤネル障害が重なつて発生した場合のチ
ヤネルダメージ（CD）報告を受けたとき、オペ
レーテイングシステムOSは、同時に通知された
チヤネル位置についてだけ初期化処理を実行す
る。チヤネルプロセツサCHPでは、チヤネルダ
メージ（CD）であると報告されたチヤネルを障
害発生チヤネルとしてテーブルに記録し、CPU
からのI/O命令に対しては動作不可能の条件コー
ドで応答する。そして初期化が正常に完了すれば
テーブル上の記録をオンラインに変更する。

なお以上の説明では、チヤネルプロセツサ
CHPが１台しかない場合を例にして説明したが、
第９図に示すように、複数のチヤネルプロセツサ
CHPがチヤネルプロセツサコントローラCHPC
によつて制御される多重構成のシステムにおいて
も本発明が同様に適用できるものであることはい
うまでもない。

〔発明の効果〕

本発明によれば、チヤネルプロセツサにおいて
チヤネルが特定できる重度の障害の場合、そのチ
ヤネル位置すなわちチヤネル番号がチヤネル障害
報告と同時にCPUあるいは他の上位装置へ通知
されるため、回復処理を迅速化することができ、
システムの処理効率の改善を図ることができる。

【図面の簡単な説明】

第１図は本発明の原理的構成図、第２図は本発
明が対象とする一般的な計算機システムの構成
図、第３図はチヤネルプロセツサの制御機構の説
明図、第４図は従来システムのチヤネル障害検出
機構の説明図、第５図は本発明の実施例システム
の構成図、第６図は第５図の実施例システムの処
理フロー図、第７図はチヤネルダメージ（CD）
の信号タイミング図、第８図はチヤネル位置通知
回路の実施例構成図、第９図は多重チヤネルプロ
セツサの構成図である。 第１図において、２は中央処理装置CPU、３
はチヤネルプロセツサCHP、４はチヤネルCH、
６はサービスプロセツサSVP、８は個別部、９
は共通部、１５は第１障害処理部、１６は第２障
害処理部、１７は１組の障害位置表示ラツチ、
CCCはチヤネルコントロールチエツク、CDはチ
ヤネルダメージを示す。

Claims (1)

1. 【特許請求の範囲】 １ 複数のチヤネルを個別的、循環的に制御する
   個別部と、各チヤネルから発生する処理要求を逐
   次処理する共通部とを有し、個別部および共通部
   において発生した障害は、チヤネル障害として
   CPUに報告されるチヤネルプロセツサにおいて、 個別部で発生する障害について処理し、軽度の
   チヤネル障害として報告するとともに、共通部で
   発生する障害についても、共通部で動作中のチヤ
   ネルを特定できる場合には、個別部において発生
   する障害と同等の処理を行い、軽度のチヤネル障
   害として報告する第１の障害処理手段と、 共通部で発生する障害について共通部で動作中
   のチヤネルを特定できない場合に、重度のチヤネ
   ル障害として報告する第２の障害処理手段とをそ
   なえ、 第１の障害処理手段が１つのチヤネルの障害を
   検出して軽度のチヤネル障害を報告する処理を行
   つている間に、同一チヤネル若しくは他チヤネル
   で同種のもしくは異種の障害が発生した場合に
   は、第２の障害処理手段によつて重度の障害の報
   告を行わせ、そしてその際同時に障害チヤネルの
   位置を通知することを特徴とするチヤネルの障害
   処理方式。